通過減少主動區的凹陷及移除間隔體以增進電晶體效能的製作方法

2023-09-18 09:07:40 1

專利名稱：通過減少主動區的凹陷及移除間隔體以增進電晶體效能的製作方法
技術領域：
本揭示內容大體有關於集成電路的製造領域，且更特別的是，有關於包含在早期製造階段形成之高k值金屬柵極的電晶體。
背景技術：
複雜集成電路的製造需要提供大量的電晶體組件，這些為複雜電路的主要電路組件。例如，在目前市售複雜集成電路中有數百萬個電晶體。一般而言，目前實施多種製程技術，其中對於複雜的電路，例如微處理器、儲存晶片、及類似物，鑑於在操作速度及/或耗電量及/或成本效率方面有優異的特性，CMOS技術目前為最有前途的方法。在CMOS電路中，互補電晶體，亦即，P型溝道電晶體及/或η型溝道電晶體，用來形成電路組件，例如反相器及其它邏輯柵，以設計高度複雜的電路總成，例如CPU、儲存晶片、及類似物。MOS電晶體 或一般的場效應電晶體，不論是η型溝道電晶體還是P型溝道電晶體，都包含所謂的ρη結(pn-junction)，其由高度摻雜漏極和源極區與配置於漏極區、源極區間之反向或弱摻雜溝道區的接口形成。溝道區的導電率，亦即，導電溝道的驅動電流能力，由形成於溝道區附近以及用薄絕緣層與其隔開的柵極控制。除了別的以外，溝道區在因施加適當控制電壓至柵極而形成導電溝道時的導電率取決於摻雜物濃度、電荷載子的遷移率，以及對於在電晶體寬度方向有給定延伸部份的溝道區，也取決於源極及漏極區之間的距離，它也被稱作溝道長度。因此，縮短溝道長度以及減少與其相關的溝道電阻率為增加集成電路操作速度的主要設計準則。然而，電晶體尺寸的持續微縮(shrinkage)涉及與其相關的多種問題，必須予以解決以免不當地抵消通過持續縮短MOS電晶體之溝道長度所得到的效益。例如，漏極及源極區在垂直方向及橫向需要高度精密的摻雜物分布以便考慮到低值的片電阻率及接觸電阻率與所欲的溝道可控制性。在溝道長度減少下，通常漏極及源極區需要淺摻雜物分布，然而為了提供低串聯電阻則需要中高摻雜物濃度，接著這導致與減少之電晶體溝道結合的所欲驅動電流。通常用所謂的漏極及源極延伸區(可為在柵極結構下面延伸適當地連接至溝道區的極淺摻雜區)來實現與低整體漏極及源極電阻結合的淺摻雜物分布。另一方面，基於尺寸經適當地製作的側壁間隔體來調整離開溝道區的增加的橫向偏移(lateral offset)，相較於漏極及源極延伸區，該側壁間隔體用作植入掩膜供形成有所欲摻雜物濃度及深度增加的實際漏極及源極區。通過適當地選擇漏極及源極延伸區的尺寸，從而對於溝道很短的電晶體可維持溝道可控制性同時也提供漏極及源極區至溝道區的連接有想要的低整體串聯電阻。結果，對於精密電晶體組件的想要效能，使漏極及源極延伸區與柵極有某一程度的重迭以便得到低臨界電壓與高電流驅動能力是合乎需要的。漏極及源極延伸區與柵極的重迭產生也被稱作密勒電容(Miller capacitance)的特殊電容稱合。通常，基於植入製程來調整所欲的密勒電容，其中可加入漏極及源極摻雜物以便形成漏極及源極延伸區的基本組構，其中隨後可基於一序列的退火製程來調整這些區域的最終形狀，其中使植入誘發損傷再結晶以及也可能發生某一程度的摻雜物擴散，從而最終決定所得密勒電容。當持續地減少場效應電晶體的溝道長度時，通常需要增加電容耦合的程度以便維持溝道區的可控制性，這通常需要修改柵極介電材料的厚度及/或材料組合物。例如，對於約80納米的柵極長度，高效能電晶體可能需要厚度2納米以下、基於二氧化矽的柵極介電材料，不過這可能導致由熱載子注入及電荷載子通過極薄柵極介電材料之直接穿隧(direct tunneling)造成的漏電流增加。由於進一步減少基於二氧化娃之柵極介電材料的厚度可能變成與精密集成電路的熱功率要求越來越不兼容，尤其是設計用於低功率應用的裝置(例如，移動裝置及其類似者)，已有人開發其它替代方法增加溝道區的電荷載子遷移率，從而也增強場效應電晶體的整體效能。在此方面極具前途的一個方法是在溝道區中產生某一類型的應變，由於矽中的電荷載子遷移率強烈取決於結晶材料的應變狀態。例如，對於有標準晶體組構的矽基溝道區，P型溝道電晶體中的壓縮應變分量可產生優異的電洞遷移率，從而增加P型溝道電晶體的切換速度及驅動電流。用於誘發電晶體溝道區中之所欲應變的有效機構之一是沉積緊鄰電晶體的帶有高應力材料。為此目的，經常在裝置的接觸層級(contact level)，亦即鈍化電晶體及隔開 電晶體的層間介電材料，形成金屬化系統，這可提供適當的材料，例如形式為帶有高應力的氮化矽材料及其類似者，使得內部應力可有效地作用於底下電晶體的溝道區。不過，在精密裝置幾何中，一般以無孔隙(void-free)方式沉積層間介電材料難以達成，因為緊密隔開柵極結構之間的橫向距離是在150納米及更小的範圍內。特別是，結合上述應變誘發機構，在形成帶有高應力介電材料時經常產生與沉積有關之不規則性(例如，孔隙)，因為在此情形下，沉積條件顯著取決於在沉積介電材料時誘發高內部應力程度(internal stresslevel)的要求。此外，鑑於減少低功率應用(例如，移動裝置及其類似者)的靜態及動態漏電流，已有人考慮適當地修改柵極介電材料的材料組合物使得對於柵極介電材料(亦即，用於得到可接受程度的柵極漏電流者)的實質適當厚度還是可實現所欲的高電容耦合。為此目的，已有人開發出材料系統，相較於基於二氧化矽的常用材料(例如，氮氧化矽及其類似者)，它們有明顯較高的電介質常數。例如，包括鉿、鋯、鋁及其類似者的介電材料有明顯較高的電介質常數，因而被稱作高k值介電材料，它們應被理解為有10.0以上之電介質常數的材料。這些高k值介電材料常在早期製造階段提供，亦即在形成柵極結構時，有可能結合額外的含金屬電極材料，用來適當地調整功函數(work function)從而調整電晶體的臨界電壓。由於在裝置的進一步加工期間，這些材料對於所遭遇的多種反應製程環境可能很敏感，因此必須確保這些材料的囊封，這通常是通過在圖案化複雜柵極層堆棧後立即形成適當的氮化矽間隔體組件於敏感柵極材料的側壁上來實現。基本上，上述製程順序基本上允許提供設計可用於低功率應用的潛在精密半導體裝置，然而個別電晶體組件展現或多或少的高效能，例如由於有整體減少的尺寸，例如，以及通過提供高k值介電材料來實現的中低柵極漏電流。然而，結果是在基於上述加工流程所形成的半導體裝置中可觀察到顯著的良率損失，另外整體效能也低於預期，但仍可使用精密電晶體設計及材料組成物於柵極結構中。以下參考圖Ia及圖Ib更詳細地描述基於經減少之關鍵尺寸(例如，40納米以下之柵極長度)來形成半導體裝置的典型複雜製造流程。
圖Ia示意圖示處於極先進位造階段之半導體裝置100的橫截面圖。如圖示，裝置100包含基板101與半導體層102，在嵌入絕緣材料(未圖示)形成於半導體層102下面時，它們可一起形成SOI (絕緣體上矽)架構。在其它情形下，使用半導體層102與基板101之結晶半導體材料直接接觸的塊體組構。半導體層102包含多個主動區，這些主動區應被理解為用適當隔離結構(未圖示)橫向界定以及有一或更多電晶體形成於其中及上方的半導體區。為了便於說明，在圖la，主動區102a被圖示成包含電晶體150a、150b。電晶體150a、150b可為P型溝道電晶體或η型溝道電晶體以及包含基於漏極及源極延伸區152e及深漏極及源極區152d來形成的漏極及源極區152。此外，為了改善整體串聯電阻，通常在漏極及源極區152中提供金屬矽化物材料153。此外，電晶體150a、150b各自包含柵極結構160，接著它包含通常含有高k值介電材料(例如，氧化鉿及其類似者)的柵極介電材料161，如上述。此外，應了解，習知電介質組份或物種，例如基於氧化矽的材料、氮氧化矽及其類似者，可實現於柵極絕緣層161中以便提供穩定的接口特性及其類似者。此外，電極材料162，它可包括特定功函數金屬物種或其它含金屬電極材料(例如，氮化鈦、鉭、氮化鉭及其類似者)，形成於柵極介電材料161上以及也包含大量半導體材料，例如矽。此外，在圖示製造階段中，提供金屬矽化物163以便增強柵極結構160的電子特性。此外，如上述，形成側壁間隔 體164以便橫向圍封敏感的柵極材料，例如柵極介電材料161及電極材料162。為此目的，經常使用密集的氮化矽材料。此外，提供間隔體165，例如由二氧化矽構成者，以及通常有適合加入延伸區152e之漏極及源極摻雜物種的寬度。此外，提供另一間隔體166，例如氮化矽間隔體，以及在圖示製造階段中，有減少的寬度以及在進一步加工之前增加柵極結構160之間的橫向距離150x。可基於以下的製程策略來形成如圖Ia所示的半導體裝置100。通常利用公認有效及複雜的微影、蝕刻、沉積及平坦化技術，通過形成隔離區(例如，溝槽隔離)，來提供主動區102a。之後，結合硬掩膜材料，例如形式為氮化矽及其類似者，提供用於柵極介電層161及電極材料162的適當材料。應了解，如有必要，在提供基於半導體的電極材料之前，可應用圖案化製程以及適當的沉積製程以便提供各自符合P型溝道電晶體及η型溝道電晶體之要求的功函數金屬物種。在用於圖案化材料161、162的複雜製程後，沉積間隔體組件164的內襯材料，有可能結合間隔體165的材料，因而基於例如各向異性蝕刻策略加以圖案化，接著是圖案化間隔體165。結果，這些圖案化製程造成主動區102a大量損失材料因而在完成基本電晶體組態後導致明顯的凹陷，如150y所示。基於間隔體組件165，用離子植入形成漏極及源極延伸區152e，有可能結合加入反向摻雜物種，以便局部增加主動區102a的井區摻雜物濃度(well dopant concentration),在形成柵極結構160之前可能已調整它的基本摻雜物分布。接下來，例如通過沉積及圖案化氮化矽材料接著是另一植入製程，可形成間隔體166，以便加入深漏極及源極區152d的摻雜物種。應了解，間隔體166經裝設成可符合用以實作所欲複雜橫向及垂直摻雜物分布的要求。然後，在一或更多退火製程期間建立最終摻雜物分布，從而也活化摻雜物種以及使植入誘發損傷再結晶。在某些方法中，通過執行適當蝕刻製程可減少間隔體組件166的寬度以便得到增加的橫向距離，如距離150x所示，以便改善用於層間介電材料之後續沉積的條件。就此情形而言，也可能誘發主動區102a損失一些材料，因而也導致最終程度的凹陷150y。之後，應用公認有效之矽化技術以便形成材料153及163，其中通常在任何適當製造階段，例如在減少間隔體166及其類似者的寬度後立即移除在電極材料162上方的硬掩膜材料。圖Ib示意圖示處於更進一步製造階段的裝置100。如圖示，形成接觸層級120的第一介電材料121於主動區102a及柵極結構160上方。如以上所解釋的，經常提供形式為帶有高應力介電材料(例如，氮化矽材料)的材料121，其基於電漿增強CVD(化學氣相沉積)技術來沉積，其中製程參數經調整成可得到所欲的高內部應力。例如，當電晶體150a、150b為P型溝道電晶體時，形成有高內部壓縮應力的材料121。一方面，材料121的沉積可提供有高內部應力程度的中厚層以便增強電晶體150a、150b的效能，因而需要特定的製程參數，不過，它可能不提供必要的間隙填充能力以便完全填滿在柵極結構160之間的空間。所以，為了密集包裝的裝置區，即使減少間隔體166的寬度用以得到距離150x，可能因而導致有位於柵極結構160之間的孔隙121v。然而，孔隙121v可能導致裝置在進一步加工期間失效，例如在形成及圖案化另一層間介電材料122以便形成數個接觸開孔(contactopening) 123於其中時。就此情形而言，開口 123可連接至孔隙121v，然而它可能沿著寬度方向延伸，亦即沿著垂直於圖Iv之圖紙平面的方向，使得在填充接觸開孔123時，導電材料也可能沉積於孔隙121v中，從而形成可能使毗鄰接觸組件短路的嵌入「鎢溝道」而導致顯 著的良率損失。結果，上述製程策略在形成電晶體150a、150b的最終階段可能造成顯著的良率損失，同時顯著凹陷150y也可能導致電晶體效能降低。鑑於上述情況，本揭示內容有關於數種製造技術及半導體裝置，其中可提供包含以40納米以下之關鍵尺寸形成之場效應電晶體的半導體裝置，同時避免或至少減少上述問題中之一或更多者的影響。

發明內容
一般而言，本揭示內容大體提供數種製造技術及半導體裝置，可實現適於給定電晶體組構的優異電晶體效能，對於其它給定電晶體組構則通過修改沉積層間介電材料時的條件同時也減少電晶體之主動區的不當凹陷。為此目的，基於保護內襯材料(protectiveliner material)可形成漏極及源極延伸區，有可能結合反向摻雜區或暈圈區域(haloregion)，在進一步加工期間也可使用該保護內襯材料用以形成用來加入深漏極及源極區之漏極及源極摻雜物種的間隔體組件。以此方式，可減少主動區在柵極結構附近的凹陷程度，從而提供優異的電晶體特性，因為，例如減少植入進入點的橫向偏移使得施加的植入劑量可減少，儘管如此柵極與延伸區之間仍可得到想要的重迭。此外，由於主動區的材料損失減少，因此通過增加對應金屬矽化物區的尺寸，可實現優異的整體串聯電阻。此外，由於有帶圖案的內襯材料，可有效移除用於調整深漏極及源極區之橫向分布的附加間隔體組件，從而增加緊密隔開柵極結構之間的空間，接著這可致能例如形式為帶有高應力材料之層間介電材料的沉積，而對於其它給定電晶體尺寸不會誘發與沉積有關之不規則性。揭示於本文之一示範方法是有關於一種形成半導體裝置的方法。該方法包括形成保護內襯於主動區上方以及在該主動區上形成柵極結構，該柵極包含電介質覆蓋層。該方法更包括在該保護內襯存在的情況下，形成漏極及源極延伸區於該主動區中。此外，形成間隔體結構於該保護內襯上。該方法更包括用該間隔體結構作為蝕刻掩膜來移除該保護內襯之暴露部份。另外，該方法包括在該間隔體結構存在的情況下，通過在該主動區中形成深漏極及源極區來形成漏極及源極區。揭示於本文之另一示範方法包括形成保護內襯於電晶體之主動區上方，其中該保護內襯覆蓋形成於該主動區上的柵極結構。該方法更包括利用通過該保護內襯來加入漏極及源極摻雜物種於該主動區中來形成漏極及源極延伸區。該方法更包括在該柵極結構之側壁上形成間隔體組件，以及用該間隔體組件作為植入掩膜來形成漏極及源極區於該主動區中。此外，該方法包括在形成該漏極及源極區後，移除該間隔體組件與該柵極結構之電介質覆蓋層。揭示於本文之一示範半導體裝置包含形成於基板上方的主動區與形成於該主動區上的柵極結構。該柵極結構包含電極材料與含有高k值介電材料的柵極介電層。該半導體裝置更包含保護內襯，其具有形成於該電極材料之側壁及該柵極介電材料上的第一部份，其中該保護內襯有形成於該主動區上的第二部份。此外，形成漏極及源極區於該主動區中以及形成於該保護內襯附近並與其接觸的應變誘發介電材料。


本揭示內容的各種具體實施例皆定義於隨附權利要求中，閱讀以下參考附圖的詳細說明可更加明白這些具體實施例。圖Ia及圖Ib示意圖示半導體裝置在各種製造階段期間的橫截面圖，其根據習知策略，在形成層間介電材料時，主動區的顯著凹陷及與沉積有關之不規則性可能導致裝置效能降低；以及圖2a至圖2h示意圖示半導體裝置在各種製造階段期間的橫截面圖，其系根據示範具體實施例，藉由避免與沉積有關之不規則性，可形成有優異效能的一或更多電晶體以及有較高的生產良率。
具體實施例方式儘管用如以下詳細說明及附圖所圖解說明的具體實施例來描述本揭示內容，然而應了解，以下詳細說明及附圖並非旨在限定本揭示內容為所揭示的特定示範具體實施例，而是所描述的具體實施例只是用來舉例說明本揭示內容的各種方面，本發明的範疇是由隨附的權利要求定義。本揭示內容大體提供數種基於優異製造策略可形成電晶體的製造技術及半導體裝置，對於其它給定設計要求，可導致優異的電晶體效能及較高的生產良率。例如，尤其是在低功率應用中，在考量場效應電晶體的柵極長度時，必須基於小關鍵尺寸(例如，40納米及更小)來提供半導體裝置的電晶體組件，同時通常柵極結構必須加入精密的柵極材料，例如高k值介電材料。此外，在有高「電晶體密度」的裝置區中，在形成裝置之接觸層級後立即形成用作蝕刻中止材料及/或應變誘發機構的介電層時，可通過省略習知用來加入漏極及源極延伸物種的間隔體組件來增加柵極結構之間的橫向距離。此外，也可以高效的方式移除用來決定深漏極及源極區之橫向摻雜物分布的間隔體，藉此對於半導體裝置的其它給定幾何約束可導致優異的沉積條件。此時參考圖2a至圖2h更詳細地描述其它示範具體實施例,其中必要時也可能參考圖Ia及圖lb。
圖2a的橫截面圖示意圖示包含基板201及半導體層202的半導體裝置200。如先前說明裝置100時所述，基板201與半導體層202可按照裝置200之整體概念所要求的來形成SOI組構或塊體組構。此外，可用以淺溝槽隔離及其類似者之形式提供的隔離區202c把半導體層202分成多個主動區。為了便於說明，圖2a圖示單一主動區202a。此外，在此製造階段中，主動區202a上可形成數個柵極結構260。在此製造階段中，柵極結構260可包含柵極介電層261,在一些不範具體實施例中，它可包含高k值介電材料,也如以上所述者，接著是一或更多電極材料262 (例如，含金屬電極材料，未圖示)與基於半導體之材料。此夕卜，電介質覆蓋層267,例如由二氧化娃構成者,可形成於電極材料262上方。應了解,介電層261與電極材料262可具有任何適當組構按需要用以實現所欲功函數以及因而形成於主動區202a中及上方之電晶體的臨界電壓。同樣，若認為適當或必要時，主動區202a的表面可包含適當半導體合金(未圖示)用以調整對應電晶體特性。例如，可只針對一些電晶體提供任何此類半導體合金，例如矽/鍺合金，如果任何此類電晶體要求特定的臨界電壓值時。如圖2a所示的半導體裝置200可基於以下製程來形成。在形成隔離區202c (可 用微影、蝕刻、沉積、退火及平坦化技術實現)後，根據要形成於主動區202a中及上方之一或更多電晶體的特性，可形成主動區202a的基本摻雜物濃度。為此目的，可應用公認有效的植入技術及掩膜方案。之後，柵極結構260的形成可通過沉積或大體形成用於層261及至少一部份材料262的適當材料，如有必要可予以圖案化，以便適當地調整柵極結構260對於其它裝置區之其它柵極結構的功函數。在其它情形下，單一電極材料262可能適合用來得到想要的電晶體特性。因此，在沉積材料262及覆蓋材料267後，有可能結合其它材料，例如ARC(抗反射塗層)材料及其類似者，可應用複雜圖案化製程以便形成有所欲橫向尺寸的柵極結構260。例如，在精密應用中，柵極結構260的長度，亦即電極材料262的水平延伸，可等於40納米及更小。應了解，在一些示範具體實施例中，可提供形式與間隔體結構之蝕刻特性實質相同的覆蓋材料267，該間隔體結構可在後期製造階段提供以便形成深漏極及源極區於主動區202a中。圖2b示意圖示有保護內襯2641形式於主動區202a之任何暴露部份及柵極結構260之表面區上的裝置200。為此目的，可應用公認有效之沉積技術，例如多層沉積製程、低壓CVD(LPCVD)或上述任何組合，以便提供有I至數納米厚的氮化矽材料。應了解，用於形成高度共形氮化矽材料的任何此類沉積技術在本技藝皆公認有效。圖2c示意圖示在一或更多植入製程203、204期間的裝置200。例如，在植入製程203期間，漏極及源極摻雜物種可加入主動區202a，從而形成源極及漏極延伸區252e。因此，在植入製程203期間，保護內襯2641存在並且實質決定製程203進入點對於電極材料262的橫向偏移。由於高度共形地沉積材料2641，該偏移實質取決於I至數納米的初始層厚，藉此基於減少之植入劑量，漏極及源極延伸區252e與電極材料262能有想要的重迭。結果，與基於專屬偏移間隔體(如圖Ia及圖Ib所示之間隔體165)來形成的習知電晶體相比，延伸區252e的所得ρη結有減少的濃度梯度，因而可減少柵極誘發的漏極洩露。應了解，在內襯2641存在下，可立即調整其它植入參數，例如植入能量，以便得到想要的穿透深度。之後，如有必要，可應用另一植入製程204以便加入反向摻雜物種來形成反向摻雜或暈圈區域254，其中應了解，術語反向摻雜是關於漏極及源極延伸區252e的導電類型。此外，就此情形而言，由保護內襯2641提供的減少橫向偏移可導致製程204期間的植入能量減少，因而也有助於優異的製程條件。在植入製程203、204之後，通過沉積間隔體層可繼續該加工，在一些示範具體實施例中，該間隔體層可基於與覆蓋層267有極類似之蝕刻特性的介電材料來形成。例如，用二氧化矽材料的形式，可提供該間隔體層，其可基於公認有效之沉積技術來沉積。之後，可執行圖案化製程，其中保護內襯2641可有效地用作蝕刻中止層以便得到側壁間隔體組件。圖2d示意圖示有間隔體266形成於內襯2641上的半導體裝置200。為此目的，如上述，可應用製程順序。結果，可實現漏極及源極延伸區252e相對於柵極結構260的定位與間隔體組件266的圖案化而不會不當地造成主動區202a的材料腐蝕。在一些示範具體實施例中，可執行另一植入製程205a以便加入深漏極及源極區252d的摻雜物種，這可在內襯2641存在下達成，如圖2d所示。另一方面，間隔體組件266可定義深漏極及源極區252d的橫向分布。在其它示範具體實施例中，在此製造階段可省略植入製程205a。圖2e示意圖示處於更進一步製造階段的半導體裝置200。如圖示，可圖案化內襯 2641 (參考圖2d)以便移除它的任何暴露部份，藉此形成有第一部份264b形成於柵極結構260之側壁上的保護內襯或間隔體264而因此局限材料261、262。此外，間隔體或內襯264包含形成於主動區202a上的第二部份264a，亦即延伸區252e，其中部份264a的橫向延伸實質取決於間隔體266的寬度。基於「溫和的」蝕刻製程可實現內襯2641的圖案化(參考圖2d)，例如基於溼化學蝕刻化學方法或電漿輔助蝕刻配方，其中有多種選擇性蝕刻配方可用來對於二氧化矽及矽材料有選擇性地蝕刻氮化矽。在對應蝕刻製程期間，可產生某一程度的凹陷，如250y所示，不過,這明顯小於如圖Ia及圖Ib所示之半導體裝置100主動區102a的顯著凹陷。此外，應了解，凹陷250y是通過間隔體266而與柵極材料262橫向偏移。如以上在說明圖2d時所述，在加入深漏極及源極區252d後，可執行內襯2641的圖案化使得在執行數個掩膜步驟及阻劑移除製程時，該內襯仍可用作有效的蝕刻中止材料，按典型需要供加入用於不同導電型之電晶體的漏極及源極摻雜物。在其它情形下，如圖2e所示，在形成保護內襯或間隔體264後，可應用用於形成深漏極及源極區252d的植入製程205b。之後，可應用一或更多退火製程以便調整最終垂直及橫向摻雜物分布以及也使植入誘發損傷再結晶。就此情形而言，由於用於形成延伸區252e的植入劑量減少，在摻雜物活化及再結晶方面，可得到優異的效率，尤其是在溝道區251附近。圖2f示意圖示處於更進一步製造階段的裝置200，其中可應用蝕刻製程206以便移除間隔體266，其中，如前述，同時可移除電介質覆蓋層267。例如，如果組件266、267實質由二氧化矽構成的話，可執行基於氟化氫(HF)的蝕刻製程。就此情形而言，間隔體264可用作有效的蝕刻中止材料，同時對於主動區202a及電極材料262可實現高度的選擇性以避免這些組件的不當材料腐蝕。另一方面，在一些示範具體實施例中，蝕刻製程206可同時製備主動區202a的任何暴露表面區以及材料262供後續製程用來形成金屬矽化物從而有助於高效的整體製造流程。同時，間隔體結構266的移除可導致柵極結構260之間的距離增加。另一方面，L形間隔體264還可提供高效的矽化掩膜以便決定要形成於漏極及源極區252之金屬娃化物材料的橫向偏移。圖2g示意圖示處於更進一步製造階段的裝置200。如圖示，完成電晶體250a、250b的基本組構，亦即形成金屬矽化物253於漏極及源極區252以及也形成金屬矽化物263於柵極結構260中。為此目的，可應用任何適當矽化技術。如上述，金屬矽化物區253的橫向偏移實質取決於內襯或間隔體264的部份264a。此外，對於給定幾何組構的裝置200，可增加柵極結構260之間的橫向空間，如橫向距離250x所示，這是因為完全移除間隔體組件266(參考圖2e)以及沒有任何其它間隔體組件，例如用於習知方法形式為間隔體組件165的偏移間隔體(參考圖la、圖lb)。結果，在後續沉積製程期間，會遭遇明顯較不關鍵的表面狀態，這可導致產生與沉積有關之不規則性的機率顯著減少。此外，如圖示，相較於習知策略，凹陷250y也明顯地較不顯著，藉此能夠提供厚度增加的金屬矽化物區253，接著這可產生優異的接觸電阻率。
圖2h示意圖示處於更進一步製造階段的裝置200。如圖示，接觸層級220的第一介電層221可形成於主動區202a及柵極結構260上方。由於距離250x增加，可提供有所欲層厚的層221以及產生任何孔隙的機率明顯減少，如上述，習知這會因嵌入鎢溝道而造成顯著的良率損失。因此，基於材料層221能可靠地圖案化另一介電材料222以及接著可形成接觸開孔，也如以上在說明裝置100時所述。應了解，在一些示範具體實施例中，至少可提供有高內部應力程度的材料層221以便進一步增強電晶體250a、250b的效能，其中由於距離250x增加而可提供數量增加的帶應力材料，或其中對於給定層厚，可顯著減少產生與沉積有關之孔隙的機率。結果，本揭示內容可提供數種製造技術及半導體裝置，其中省略用於描繪漏極及源極延伸區之外形的偏移間隔體以及有效地移除用於形成深漏極及源極區的間隔體可產生最終電晶體幾何而大幅放寬用於沉積層間介電材料(例如，帶有高應力介電材料)的任何限制。同時，主動區的矽損失明顯較低以及更加偏離溝道區，因而也有助於增強電子裝置特性。最後，由於可省略例如沉積及圖案化偏移間隔體材料的製程步驟，可提高整體製程的總生產量。因此，對於低功率應用，可提供有優異特性和有較高生產良率及總生產量的高效能電晶體。本領域技術人員基於本說明可明白本揭示內容的其它修改及變體。因此，本說明應被視為僅供圖解說明而且目的是用來教導本領域技術人員實施本文提供之教導的一般方式。應了解，應將圖示及描述於本文的形式應視為目前為較佳的具體實施例。
權利要求
1.ー種形成半導體裝置的方法，該方法包含下列步驟 形成保護內襯於主動區上方以及在該主動區上形成柵極結構，該柵極包含電介質覆蓋層； 在該保護內襯存在的情況下，在該主動區中形成漏極及源極延伸區； 形成間隔體結構於該保護內襯上； 用該間隔體結構作為蝕刻掩膜來移除該保護內襯的暴露部份；以及在該間隔體結構存在的情況下，通過在該主動區中形成深漏極及源極區來形成漏極及源極區。
2.如權利要求I所述的方法，還包含下列步驟用該保護內襯的未移除部份作為蝕刻中止材料來移除該間隔體結構。
3.如權利要求2所述的方法，還包含下列步驟移除該電介質覆蓋層，其中在同一蝕刻製程中移除該電介質覆蓋層及該間隔體結構。
4.如權利要求3所述的方法，還包含下列步驟在該柵極結構及該漏極及源極區中形成金屬娃化物。
5.如權利要求I所述的方法，還包含下列步驟形成應變誘發介電材料於該漏極及源極區上方及該柵極結構上方。
6.如權利要求I所述的方法，還包含下列步驟執行植入製程以便在該保護內襯存在的情況下加入反向摻雜物種。
7.如權利要求I所述的方法，其中，形成該間隔體結構的步驟包括沉積氧化矽材料及圖案化該氧化矽材料以便形成間隔體組件。
8.如權利要求7所述的方法，還包含下列步驟由氧化矽材料形成該電介質覆蓋層。
9.如權利要求I所述的方法，還包含下列步驟形成有40納米或更短的柵極長度的該柵極結構。
10.ー種方法，包含下列步驟 形成保護內襯在電晶體的主動區上方，該保護內襯覆蓋形成在該主動區上的柵極結構； 利用通過該保護內襯來加入漏極及源極摻雜物種於該主動區中來形成漏極及源極延伸區； 在該柵極結構的側壁上形成間隔體組件； 用該間隔體組件作為植入掩膜來形成漏極及源極區於該主動區中；以及 在形成該漏極及源極區後，移除該間隔體組件與該柵極結構的電介質覆蓋層。
11.如權利要求10所述的方法，其中，通過執行共享蝕刻製程來移除該間隔體組件與該電介質覆蓋層。
12.如權利要求11所述的方法，其中，執行該共享蝕刻製程的步驟更包括製備該漏極及源極區的暴露表面區用以形成金屬矽化物於其中。
13.如權利要求10所述的方法，其中，形成該間隔體組件的步驟包括沉積氧化矽材料於該保護內襯上以及用該保護內襯作為蝕刻中止層來圖案化該氧化矽材料。
14.如權利要求10所述的方法，還包含下列步驟形成該柵極結構以便包含高k值介電材料。
15.如權利要求10所述的方法，還包含下列步驟用該間隔體組件作為蝕刻掩膜來圖案化該保護內村。
16.如權利要求15所述的方法，其中，在形成該漏極及源極區之前，圖案化該保護內襯。
17.如權利要求15所述的方法，其中，在形成該漏極及源極區之後，圖案化該保護內襯。
18.如權利要求10所述的方法，還包含下列步驟在移除該間隔體組件之後，形成應變誘發介電層於該主動區及該柵極結構上方。
19.一種半導體裝置，其包含 主動區，其形成於基板上方的； 柵極結構，其形成於該主動區上該柵極結構包含電極材料與含有高k值介電材料的柵極介電層； 保護內襯，其具有形成於該電極材料的側壁及該柵極介電層上的第一部份，該保護內村有形成於該主動區上的第二部份； 漏極及源極區，其形成於該主動區中；以及 應變誘發介電材料，其形成於該保護內襯附近及與該保護內襯接觸。
20.如權利要求19所述的半導體裝置，還包含形成於該漏極及源極區中的金屬矽化物，其中該金屬矽化物與該電極材料的橫向偏移實質取決於該保護內襯的該第二部份。
全文摘要
本發明涉及通過減少主動區的凹陷及移除間隔體以增進電晶體效能，基於優異的製程順序可形成半導體裝置的精密電晶體，其中可獲得增加緊密隔開柵極結構之間的空間以及減少主動區的材料損失。結果，可省略習知用於描述漏極及源極延伸區之橫向外形的偏移間隔體以及可完全移除用於深漏極及源極區的間隔體。
文檔編號H01L27/092GK102820265SQ20121006938
公開日2012年12月12日 申請日期2012年3月15日 優先權日2011年3月16日
發明者S·弗拉克郝斯基, J·亨治爾 申請人:格羅方德半導體公司, 格羅方德半導體德勒斯登第一模數有限責任及兩合公司