低k介電層和成孔劑的製作方法

2023-09-09 19:59:10

專利名稱：低k介電層和成孔劑的製作方法
技術領域：
本發明涉及半導體領域，具體而言，本發明涉及介電層和成孔劑。
背景技術：
在微型化半導體器件的當前工藝中，為了減少在信號傳播中由於電容效應引起的電阻電容(RC)延遲，期望低k介電材料作為導電互連件之間的金屬層間和/或層間電介質。鑑於此，電介質的介電層常數越低，鄰近導電線的寄生電容就越低，以及集成電路(IC)的RC延遲就越小。可以通過首先形成前體膜來形成低k介電層。這種前體膜可以具有兩種組分，如基體材料和在基體材料內形成的成孔劑材料。一旦在期望低k介電材料存在的區域中形成並固化了前體膜，則可以從前體膜中去除成孔劑，從而形成「孔隙」，該孔隙降低了前體膜的介電常數，並形成低k介電材料。然而，目前正在使用中的成孔劑，如I-異丙基-4-甲基-I，3-環己二烯(ATRP)或者二環(2. 2. I)-庚-2，5-二烯(BCHD)，當將它們用於形成低k介電層時，通常具有較差的流動特性。具體而言，這些成孔劑可能不能有效地進行動量擴散，當運輸成孔劑時引起橫截面中流量改變，以及在整個低k介電層中引起分布不均勻。另外，這些成孔劑的使用還可能形成與下面各層粘合較差的低k材料，並且，為了結合至前體膜內以及在前體膜內交聯可能還需要更高的能量。

發明內容
為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種用於製造半導體器件的方法，所述方法包括在襯底上方形成第一材料；以及在所述第一材料內形成第二材料，其中所述第二材料是成孔劑，所述成孔劑包括單鍵比例大於約80 %的有機環結構。在上述方法中，其中所述成孔劑包含碳原子小於15個的分子。在上述方法中，其中所述成孔劑包含碳原子小於15個的分子，其中所述成孔劑的粘度大於I. 3釐泊，以及雷諾數小於O. 5。在上述方法中，其中所述成孔劑包含碳原子小於15個的分子，其中所述成孔劑的粘度大於I. 3釐泊，以及雷諾數小於O. 5，其中所述成孔劑包含環辛烷。在上述方法中，進一步包括去除至少一部分的成孔劑以形成低k介電層。在上述方法中，進一步包括去除至少一部分的成孔劑以形成低k介電層，其中所述去除至少一部分的成孔劑進一步包括採用退火工藝加熱所述成孔劑。在上述方法中，進一步包括去除至少一部分的成孔劑以形成低k介電層，進一步包括在所述低k介電層內形成開口；以及用導電材料填充所述開口。在上述方法中，進一步包括在形成所述第一材料之前，在所述襯底上方形成緩衝層，所述在襯底上方形成第一材料的步驟是直接在所述緩衝層上形成所述第一材料，其中所述緩衝層和所述第一材料包含相同的化合物。在上述方法中，進一步包括在形成所述第一材料之前，在所述襯底上方形成緩衝層，所述在襯底上方形成第一材料的步驟是直接在所述緩衝層上形成所述第一材料，其中所述緩衝層和所述第一材料包含相同的化合物，所述方法進一步包括在形成所述緩衝層之前，在所述襯底上方形成介電層，所述形成緩衝層的步驟是直接在所述介電層上形成所述緩衝層。在上述方法中，其中形成所述第二材料進一步包括在形成所述第二材料的整個過程中在恆定流速下引入所述成孔劑。在上述方法中，其中形成所述第二材料進一步包括在形成所述第二材料的整個過程中在恆定流速下引入所述成孔劑，其中形成所述第一材料進一步包括在形成所述第一材料的整個過程中在恆定流速下引入所述第一材料。根據本發明的另一方面，還提供了一種用於製造半導體器件的方法，所述方法包括通過在襯底上共同沉積基體材料和成孔劑來形成前體層，所述成孔劑包含有機分子，所述有機分子具有碳環結構和小於15個的碳原子，其中每個所述碳原子之間的鍵僅僅是單鍵；以及通過從所述前體層去除所述成孔劑由所述前體層形成第一介電層。在上述方法中，其中所述成孔劑的粘度大於I. 3釐泊。在上述方法中，其中所述成孔劑的雷諾數小於O. 5。在上述方法中，其中所述成孔劑是環辛烷。上述方法中進一步包括在共同沉積所述基體材料和所述成孔劑之前，在所述襯底上方形成第二介電層，所述共同沉積基體材料和成孔劑的步驟是共同沉積與所述第二介電層物理接觸的所述基體材料和所述成孔劑。上述方法中進一步包括在共同沉積所述基體材料和所述成孔劑之前，在所述襯底上方形成第二介電層，所述共同沉積基體材料和成孔劑的步驟是共同沉積與所述第二介電層物理接觸的所述基體材料和所述成孔劑，且上述方法進一步包括在形成所述第二介電層之前，在所述襯底上方形成接觸蝕刻停止層，所述形成第二介電層的步驟是形成與所述接觸蝕刻停止層物理接觸的所述第二介電層。上述方法中進一步包括在共同沉積所述基體材料和所述成孔劑之前，在所述襯底上方形成第二介電層，所述共同沉積基體材料和成孔劑的步驟是共同沉積與所述第二介電層物理接觸的所述基體材料和所述成孔劑，其中形成所述前體層進一步包括在形成所述前體層的整個過程中在恆定流速下引入所述成孔劑和所述基體材料。根據本發明的又一方面，還提供了一種半導體器件，包括襯底；以及介電層，位於所述襯底上方，所述介電層具有的硬度為至少2GPa，以及具有的k值小於約2. 6。在上述半導體器件中，其中所述介電層具有的楊氏模量大於約14GPa。


為了更充分地理解本發明及其優點，現在將結合附圖所進行的以下描述作為參考，其中圖I示出了根據實施例的半導體器件；圖2示出了根據實施例的接觸蝕刻停止層和第一介電層的形成；
圖3示出了根據實施例的第二介電層的形成；圖4示出了根據實施例的用於形成第二介電層的氣體分布系統；圖5示出了根據實施例的穿過第二介電層的互連件的形成；以及圖6示出了根據實施例的在第二介電層和第一介電層之間形成的緩衝層。除非另有說明，不同附圖中的相應數字和符號通常是指相應的部件。繪製附圖用於清楚地示出實施例的相關方面，但不是必須按比例繪製。
具體實施例方式在下面詳細討論實施例的製造和使用。然而，應該理解，實施例提供了許多可以在各種具體環境中實現的可應用的概念。所討論的具體實施例僅僅是製造和使用實施例的示例性具體方式，並不用於限制實施例的範圍。將參考具體情況下即用成孔劑形成用於互連件的低k介電層的實施例對實施例進行描述。然而，實施例也可以應用於其他介電層。現在參考圖I，示出了具有襯底101、有源器件103、金屬化層105和接觸件107的半導體器件100。襯底101可以包含摻雜或未摻雜的體矽或者絕緣體上矽(SOI)襯底的有源層。一般來說，SOI襯底包括半導體材料如矽、鍺、矽鍺、SOI、絕緣體上矽鍺(SGOI)、或者其組合的層。可以使用的其他襯底包括多層襯底、梯度襯底或者混合取向襯底。有源器件103在圖I中表示為單個電晶體。然而，作為本領域技術人員將認識到，可以使用各種有源器件如電容器、電阻器、和電感器等來滿足期望的半導體器件100的結構性和功能性設計需求。可以採用任何合適的方法在襯底101內或者在襯底101的表面上形成有源器件103。金屬化層105形成於襯底101和有源器件103的上方，並設計成用於連接各種有源器件103以形成功能電路。雖然在圖I中示出的為單層，金屬化層105可以由介電材料和導電材料的交替層形成，並可以通過任何合適的工藝(如沉積、鑲嵌、雙鑲嵌等)形成。在實施例中，可以有一個或者多個通過至少一個層間介電層(ILD)與襯底101分開的金屬化層，但是金屬化層105的確切數量取決於半導體器件100的設計。此外，金屬化層105可以不全都是可以用於提供到有源器件103或者來自有源器件103的互連和通路信號導電材料層。接觸件107可以延伸穿過一個或者多個單獨的金屬化層105以與至少一個有源器件103形成電接觸。根據公知的光刻和蝕刻技術可以穿過一個或者多個單獨的金屬化層105形成接觸件107。一般來說，光刻技術包括沉積光刻膠材料，對光刻膠材料進行掩模、暴露、以及顯影以暴露部分待去除的一個或者多個單獨的金屬化層105。剩餘的光刻膠材料保護下面的材料不進行後續加工步驟，如蝕刻。利用光刻膠材料來形成經圖案化的掩模以限定接觸件107。也可以使用可選的掩模，如硬掩模。一旦已形成了經圖案化的掩模，可以通過首先蝕刻經圖案化的掩模下面的層，然後在經圖案化的層內形成接觸件107來形成接觸件107。在實施例中，接觸件107可以包括用於阻止擴散並在接觸件107和一個或者多個單獨的金屬化層105之間提供更好的粘合性的阻擋/粘合層(未示出)。在實施例中，阻擋層由一層或者多層的鈦、氮化鈦、鉭、或氮化鉭等形成。可以通過化學汽相沉積形成阻擋層，但是也可以可選地採用其他技術。可以形成合併厚度為約10 A至約500 A的阻擋層。接觸件107也可以包含合適的導電材料，如高導電性、低電阻的金屬、元素金屬、或過渡金屬等。在實施例中，接觸件107可以由鎢形成，但是可選地可以利用其他材料，如銅。在接觸件107是由鎢形成的實施例中，可以通過本領域中公知的化學汽相沉積(CVD)技術沉積接觸件107，但是可選地可以使用任何形成方法。圖2示出了第一接觸蝕刻停止層(CESL) 201和第一介電層203的形成。可以在襯底101和金屬化層105的上方形成第一 CESL 201。第一 CESL201可以用於保護襯底101和金屬化層105免受由於進一步加工引起的損傷，並為進一步的蝕刻工藝提供控制點。在一個實施例中，第一 CESL 201可以採用等離子體增強化學汽相沉積(PECVD)由氮化矽形成，但是可以可選地使用其他材料如氮化物、氮氧化物、碳化物、硼化物、或其組合等，以及形成第一 CESL 201的可選技術，如低壓CVD (LPCVD)、或PVD等。第一 CESL 201具有的厚度可以
處於約50 A和約2,000 A之間，如約200 A。第一介電層203可以形成於第一 CESL 201的上方，並可以用於幫助進一步屏蔽金屬化層105,同時在第一 CESL 201和下面的第二介電層301之間提供過渡層。第一介電層203可以是例如氧化物層，並可以通過諸如CVD技術的工藝使用四乙基原矽酸鹽(TEOS)和氧氣作為前體來形成。然而，可以可選地利用其他材料和工藝來形成第一介電層203。在實施例中，可以形成厚度處於約10 A和約2000 A之間，如約200 A的第一介電層203。圖3示出了第二介電層301在第一介電層203上方以及直接在第一介電層203上而無介入初始層(IL)或者過渡層(TL)的形成。第二介電層301可以是例如低k介電膜，低k介電膜預期用於幫助隔離互連件501 (在圖3中未示出，但在下面參考下面的圖5示出和討論)與半導體器件100內的其他結構。通過隔離互連件501，可以減少互連件501的電阻-電容(RC)延遲，從而改進總體效率和通過互連件501的電流的速度。在實施例中，通過首先在第一介電層203上方形成前體層可以形成第二介電層301。前體層可以包含基體材料和在基體材料內散布的成孔劑二者，或者可以可選地包含基體材料而不包含成孔劑。在實施例中，可以例如通過採用諸如PECVD的工藝共同沉積基體和成孔劑形成前體層，在該實施例中，在與成孔劑的同時沉積基體材料，從而形成具有混合在一起的基體材料和成孔劑的前體層。然而，作為本領域普通技術人員將認識到，採用同步PECVD工藝的共同沉積不是可以用於形成前體層的唯一的工藝。也可以利用任何合適的可選工藝，如將基體材料和成孔劑材料預混合為液體，然後在第一介電層203上旋轉塗布該混合物。可以形成厚度足以提供第二介電層301所期望的隔離和布線特性的前體層。在實施例中，可以形成厚度處於約10人和約1000人之間，如約300人的前體層。然而，這些厚度僅意為示例性的，並不用於限制實施例的範圍，因為前體層的確切厚度可以是任何合適的
期望厚度。可以採用諸如PECVD的工藝形成基體材料或者基礎介電材料，但是可以可選地利用任何合適的工藝，如CVD、PVD、或者甚至是旋塗。PECVD工藝可以利用前體如甲基二乙氧基娃燒(DEMS),但是可以可選地利用其他如體,如其他娃燒、燒基娃燒(例如，二甲基娃燒和四甲基娃燒)、燒氧基娃燒(例如，甲基二乙氧基娃燒(MTEOS)、甲基二甲氧基娃燒(MTMOS)、甲基二甲氧基矽烷(MDMOS)、三甲基甲氧基矽烷(TMMOS)和二甲基二甲氧基矽烷(DMDMOS))、線性矽氧烷和環矽氧烷(例如，八甲基環四矽氧烷(OMCTS)和四甲基環四矽氧烷(TMCTS)、和這些的組合等。然而，作為本領域普通技術人員將認識到，本文所列出的材料和工藝僅僅是示例性的，並不意為限制實施例，因為可以可選地利用任何其他合適的基體前體。成孔劑可以是分子，該分子在基體材料已設置之後可以從基體材料中去除，以便在基體內形成孔隙，並從而降低第二介電層301的介電常數的總值。成孔劑可以是足夠大以形成孔隙同時又保持足夠小使得單個孔隙的尺寸不過度取代基體材料的材料。鑑於此，成孔劑可以包括有機分子，該有機分子在單個成孔劑分子內包含一個或者多個環結構。另外，為了減小單個孔隙的尺寸，單個成孔劑分子應具有小環或者低質量，如在該分子內包含的碳原子小於15個。通過使用環結構並具有低質量，可以對一旦去除成孔劑即形成的單個孔隙的尺寸進行調整以降低第二介電層301的介電常數。成孔劑還可以是很容易結合至現有工藝中並具有容許其很容易與其他分子鍵合和交聯的高機械性能的材料，如下面的第一介電層203。這兩種性能可以通過在環結構內在各個原子之間具有大比例的單鍵，如是單鍵的鍵大於約80%至約100%的材料滿足。通過在原子之間具有大比例的是單鍵的鍵，並且不具有大量的雙鍵或者叄鍵，可以很容易地斷裂並重新形成各原子間的鍵，以便容易結合至CVD工藝中，以及容許鍵很容易被斷裂以使單個分子可以比具有雙鍵或者叄鍵的分子更容易在彼此之間(和各層之間)進行交聯。通過使用具有大比例的容易交聯的單鍵的材料，第二介電層301可以更容易粘合至下面的層，如在圖3中所示出的第一介電層203。通過增加第二介電層301的粘合性，可以將先前已利用的初始層(IL)和過渡層(TL)去除，並可以實現約5%的電容增量。另外，成孔劑也可以是具有合適的流動特性以便有助於獲得更一致和均勻的通過製造設備(如下面參考圖4所述的氣體分布系統400)的流量的材料。通過獲得更均勻的流量，成孔劑在形成工藝期間可以更均勻地分散在前體層內。例如，成孔劑可以是其粘度大於約I. 3釐泊且其雷諾數(Reynolds number)小於約O. 5的材料。通過具有這些特性，成孔劑的動量可以在流動的成孔劑之間更快速地擴散，以及成孔劑可以具有更均勻的通過管道(代替該管道處的典型流速，管道中心處的成孔劑比管道壁處的成孔劑更快得通過管道)和通過蓮蓬式噴頭(在下面參考圖4進一步所述的)的流動圖案。通過利用這種更均勻的流動，成孔劑可以更均勻地分散在整個基體材料中，形成具有更平均的介電常數的第二介電層301。在實施例中，成孔劑可以是環狀的、非芳香族的、低質量、高粘度、小雷諾數、單鍵的分子如環辛烷，環辛烷具有帶有八個碳原子的非芳香環結構，2. IcPoise的高粘度，O. 397的小雷諾數，並在整個環結構中具有單鍵。然而，可以可選地利用具有一個或多個環結構、在各原子之間具有大比例的單鍵、低質量、高粘度和小雷諾數的任何合適的分子，如環庚烷、環己烷、環戊二烯。另外，一個或者多個官能團，如甲基基團(-CH3)、乙基基團(-C2H5)、或異丙基基團(-C3H7)等可以連接在環結構的側面。本文所述的這些成孔劑和所有其他合適的成孔劑預期全部包括在實施例的範圍內。當已用在基體材料內分散的成孔劑形成前體層之後，可以從基體材料去除成孔劑以在基體材料內形成孔隙。可以通過退火工藝實施成孔劑的去除，退火工藝可以分解並蒸發成孔劑材料，從而容許成孔劑材料擴散並保留基體材料，從而留下結構上完整的多孔介電材料作為第二介電層301。例如，可以在約200°C和約500°C之間，如約400°C下實施退火，退火時間處於約10秒和約600秒之間，如約200秒。然而，作為本領域普通技術人員將認識到，上面所述的熱處理不是可以用於從基體材料中去除成孔劑以形成第二介電層301的唯一方法。可以可選地利用其他合適的工藝，如用UV輻射輻射成孔劑以分解成孔劑或者利用微波分解成孔劑。用於去除全部或者部分的成孔劑的這些工藝和任何其他合適的工藝全部預期完全包括在實施例的範圍內。圖4不出了氣體分布系統400,氣體分布系統400可以用於形成第二介電層301。氣體分布系統400可以包括腔室401、氣體輸入區403、和控制器405。腔室401可以能夠保持真空，在壓板407上容納襯底101 (及其上面的層如第一 CESL 201和第一介電層203)，並通過排氣孔409排出氣體。而且，在腔室401內設置蓮蓬式噴頭411。蓮蓬式噴頭411可以連接於氣體輸入區403，氣體輸入區403將氣體投入蓮蓬式噴頭411內。蓮蓬式噴頭411可以通過氣體管道415從氣體輸入區403同時接收多種氣體。機構417可以在適當的位置在結構上支持、加熱和旋轉襯底101。在另一個實施例中，腔室401可以被配置用於容納多種工作件。氣體輸入區403可以位於氣體分布系統400的內部，比如，例如氣源瓶、交替氣源、或連接於外部氣體分布區的閥門系統等。可選地，氣體輸入區403可以位於氣體分布系統400的外部。在任何情況下，可以將多種氣體同時輸入到蓮蓬式噴頭411，並且通過蓮蓬式噴頭411，可以同時將氣體輸送到腔室401。控制器405可以是任何適當的微處理器單元，包括在氣體分布系統400內部或者外部的計算機。控制器405可以控制通過連接件419進入蓮蓬式噴頭411的氣體流量。而且，控制器405可以通過連接件421控制襯底101的溫度、襯底101的旋轉、和腔室401的
真空和/或抽氣等。在實施例中，控制器405控制氣體輸入區403以同時向腔室401引入基體前體和成孔劑。例如，為了形成前體層，採用處於約100W和約2000W之間，如約800W的RF功率，可以在約100mg/min和約4000mg/min之間，如約2000mg/min的速率下引入基體前體，同時可以在約500mg/min和約5000mg/min之間，如約2000mg/min的速率下引入成孔劑。另外，可以在約50sccm和約IOOOsccm之間，如約200sccm的流速下引入氧氣。另外，通過利用如上面所述的成孔劑，在形成前體層的整個過程中，可以以穩定的流速引入基體前體和成孔劑(而不是首先在較低的流速下開始僅引入基體材料，然後在低流速下引入成孔劑，以及然後持續增速以獲得大量的材料)。基體前體和成孔劑共同沉積到第一介電層203上，以便形成前體層。在利用具有大比例單鍵的環狀、非芳香族、低質量、高粘性、小雷諾數的分子如上面所述的那些分子的實施例中，成孔劑可以更均勻地分散在基體材料內，產生更平均的介電常數，並且成孔劑可以更容易交聯以及更容易結合至製造工藝內。圖5示出了穿過第二介電層301、第一介電層203和第一 CESL 201的互連件501的形成。互連件501可以用於提供與下面的金屬化層105的電連接，並且如圖5中所示，可以在雙鑲嵌結構中形成，雙鑲嵌結構包含在相同工藝中形成的通孔503和溝槽505 二者。然而，作為本領域普通技術人員將認識到，雙鑲嵌結構不是可以用於形成互連件501的唯一結構，可以可選地利用其他結構，如單鑲嵌結構或者任何其他合適的形成方法。在實施例中，可以通過首先採用兩步蝕刻工藝形成通孔503和溝槽505。可以塗覆
8初始第一掩模(未示出)來限定通孔503的圖案，並且可以實施蝕刻工藝以在第二介電層301內蝕刻通孔503的圖案達到處於約1500人和約300 A之間，如約650 A的深度。掩模可以是例如已被塗覆、圖案化、暴露、和顯影的光刻膠材料。可以使用其他類型的掩模。已在第二介電層301中形成通孔503的圖案之後，可以以與第一掩模相同的方式塗覆第二掩模(也未示出)來限定溝槽505的圖案。然後第二蝕刻工藝可以穿過第二介電層301的剩餘距離、穿過第一介電層203以及穿過第一 CESL 201蝕刻通孔503的圖案，以暴露下面的金屬化層105,從而形成通孔503的開口。第二蝕刻工藝可以同時形成溝槽505的進入第二介電層301的開口。之後，可以去除任何剩餘的光刻膠材料。在已形成通孔503和溝槽505的開口之後,可以用阻擋/粘合層507和導電材料509填充開口。阻擋/粘合層507可以由一層或者多層導電材料如鈦、氮化鈦、鉭、或氮化鉭等形成。在實施例中，阻擋/粘合層507可以由採用PVD技術沉積的氮化鉭薄層和鉭薄層形成。在實施例中，氮化鉭層和鉭層的合併厚度是約50 A至約500 L·用於填充通孔503和溝槽505的開口的導電材料509可以是例如銅。可以例如通過首先沉積種子層(未示出)，然後在種子層上電鍍導電材料509來填充通孔503和溝槽505的開口，直到導電材料509填充和過度填充通孔503和溝槽505的開口。導電材料509可以可選地包含金屬、元素金屬、或過渡金屬等。一旦導電材料509已填充了通孔503和溝槽505的開口，阻擋/粘合層507和導電材料509可以與第二介電層301 —起進行平坦化。平坦化工藝可以是例如化學機械拋光，化學機械拋光通過化學反應和機械研磨去除導電材料509和阻擋/粘合層507，直到導電材料509和阻擋/粘合層507與第二介電層301是平坦的。在實施例中，當已完成了平坦化工藝時，溝槽505可以在第二介電層內延伸處於約1500 A和約300 A之間，如約650 A的距離，同時通孔503可以在溝槽505下面延伸處於約1500 A和約300 A之間，如約650 A的距離。圖6示出了其中在形成第二介電層301之前可以在第一介電層203上形成可選的緩衝層601的另一實施例。可以採用與第二介電層301相同的工藝和前體(例如，利用DEMS和環辛烷的PECVD)製成緩衝層601，但是為了改進緩衝層601和下面的第一介電層203之間的粘合性可以更改沉積參數。例如，用於緩衝層601的成孔劑的流速可以小於用於第二介電層301的成孔劑的流速(在上面參考圖3和圖4所述的)。在實施例中，用於緩衝層601的成孔劑的流速可以處於約100mg/min和約4000mg/min之間，如約2000mg/min,同時用於基體材料的前體可以小於約5000mg/min,如約1000mg/min。另外，為了形成緩衝層601,可以在約50sccm和約IOOOsccm之間，如約200sccm的流速下引入氧氣，或者可以將RF功率調節至處於約100W和約2000W之間，如約800W。通過調節沉積參數，為了有助於第二介電層301粘合至第一介電層203，用於緩衝層601的介電材料的粘合性可以增大。另外，通過使用與第二介電層相同的材料，緩衝層601可以僅遇到在緩衝層601的介電常數和第二介電層301的介電常數之間的小差值，從而有助於改進對半導體器件100的總介電常數具有最小效應的粘合性。緩衝層601的厚度可以處於約10 A和約500 A之間，如約150 A。通過利用具有大比例單鍵的環狀、非芳香族、低質量、高粘度、小雷諾數的分子作為成孔劑，第二介電層301可以具有低介電常數，如2. 6或者低於2. 6，同時保持硬度為 2GPa或者大於2GPa，以及楊氏模量大於約14GPa。這些性能實現了低介電常數以及更容易的工藝聯合和孔隙在第二介電層301內更均勻的分散。這容許第二介電層301更好地隔離互連件501和其他結構，而且不使製造工藝複雜化，有助於將半導體器件微型化至低於28納米技術節點如20納米技術節點,或者更低。根據實施例，提供了用於製造半導體器件的方法，該方法包括在襯底上方形成第一材料；在第一材料內形成第二材料，其中第二材料是成孔劑，成孔劑包含單鍵比例大於約80%的有機環結構。根據另一實施例，提供了用於製造半導體器件的方法，該方法包括通過在襯底上共同沉積基體材料和成孔劑形成前體層，成孔劑包括有機分子，該有機分子具有碳環結構和小於15的碳原子，其中每個碳原子之間的鍵僅是單鍵；通過從前體層去除成孔劑由前體層形成第一介電層。根據又一個實施例，提供了半導體器件，該半導體器件包括襯底；位於襯底上方的介電層，該介電層具有至少為2Gpa的硬度和小於約2. 6的k值。儘管已經詳細地描述了本發明及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明的精神和範圍的情況下，進行各種不同的改變、替換和更改。例如，用於成孔劑的確切化學品可以不同於本文所顯示的示例性實施例。另外，可以採用其他工藝形成第二介電層，同時仍保持在實施例的範圍內。而且，本申請的範圍預期並不限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員根據本發明的公開內容應很容易理解，根據本發明可以利用現有的或今後開發的用於執行與本文所述相應實施例基本上相同功能或獲得基本上相同結果的工藝、機器、製造、材料組分、裝置、方法或步驟。因此，所附權利要求預期在其範圍內包括這樣的工藝、機器、製造、材料組分、裝置、方法或步驟。
權利要求
1.一種用於製造半導體器件的方法，所述方法包括 在襯底上方形成第一材料；以及在所述第一材料內形成第二材料，其中所述第二材料是成孔劑，所述成孔劑包括單鍵比例大於約80%的有機環結構。
2.根據權利要求I所述的方法，其中所述成孔劑包含碳原子小於15個的分子，所述成孔劑的粘度大於I. 3釐泊，以及雷諾數小於O. 5，所述成孔劑包含環辛烷。
3.根據權利要求I所述的方法，進一步包括去除至少一部分的成孔劑以形成低k介電層，所述去除至少一部分的成孔劑進一步包括採用退火工藝加熱所述成孔劑；或者所述方法進一步包括去除至少一部分的成孔劑以形成低k介電層，且在所述低k介電層內形成開口，以及用導電材料填充所述開口。
4.根據權利要求I所述的方法，進一步包括在形成所述第一材料之前，在所述襯底上方形成緩衝層，所述在襯底上方形成第一材料的步驟是直接在所述緩衝層上形成所述第一材料，其中所述緩衝層和所述第一材料包含相同的化合物，所述方法進一步包括在形成所述緩衝層之前，在所述襯底上方形成介電層，所述形成緩衝層的步驟是直接在所述介電層上形成所述緩衝層。
5.根據權利要求I所述的方法，其中形成所述第二材料進一步包括在形成所述第二材料的整個過程中在恆定流速下引入所述成孔劑，其中形成所述第一材料進一步包括在形成所述第一材料的整個過程中在恆定流速下引入所述第一材料。
6.一種用於製造半導體器件的方法，所述方法包括通過在襯底上共同沉積基體材料和成孔劑來形成前體層，所述成孔劑包含有機分子，所述有機分子具有碳環結構和小於15個的碳原子，其中每個所述碳原子之間的鍵僅僅是單鍵；以及通過從所述前體層去除所述成孔劑由所述前體層形成第一介電層。
7.根據權利要求6所述的方法，其中所述成孔劑的粘度大於I.3釐泊，所述成孔劑的雷諾數小於O. 5，所述成孔劑是環辛烷。
8.根據權利要求6所述的方法，進一步包括在共同沉積所述基體材料和所述成孔劑之前，在所述襯底上方形成第二介電層，所述共同沉積基體材料和成孔劑的步驟是共同沉積與所述第二介電層物理接觸的所述基體材料和所述成孔劑，所述方法進一步包括在形成所述第二介電層之前，在所述襯底上方形成接觸蝕刻停止層，所述形成第二介電層的步驟是形成與所述接觸蝕刻停止層物理接觸的所述第二介電層，其中形成所述前體層進一步包括在形成所述前體層的整個過程中在恆定流速下引入所述成孔劑和所述基體材料。
9.一種半導體器件，包括襯底；以及介電層，位於所述襯底上方，所述介電層具有的硬度為至少2GPa，以及具有的k值小於約 2. 6。
10.根據權利要求9所述的半導體器件，其中所述介電層具有的楊氏模量大於約14GPa。
全文摘要
提供了用於低k介電層的系統和方法。優選的實施例包括形成基體，以及在基體內形成成孔劑。成孔劑包含具有少於15個碳原子和大比例單鍵的有機環結構。另外，成孔劑可以具有大於1.3的粘度以及小於0.5的雷諾數。
文檔編號H01L23/522GK102915954SQ20121003192
公開日2013年2月6日 申請日期2012年2月13日 優先權日2011年8月5日
發明者劉中偉, 楊慧君, 彭羽筠, 林耕竹 申請人:臺灣積體電路製造股份有限公司