沉積材料及形成方法

2023-09-09 14:03:20

專利名稱：沉積材料及形成方法
技術領域：
本發明涉及半導體技術領域，更具體地，涉及沉積材料及形成方法。
背景技術：
介電材料已被用於半導體製造領域中以實現多種目的。它們能夠被用於將ー個區與另ー個區電隔離。另外，可以採用被選擇的用於介電材料的具體材料來幫助微調半導體晶片內的電磁場，從而可以獲得多種部件。在一個實例中，可以通過製造被電容器介電材料分開的第一電容器電極和第二電容器電極來形成電容器。當施加電流時，這種電容器介電材料允許第一電容器電極和第二電容器電極容納電荷。這允許被採用的電容器臨時存儲所需電荷。然而，隨著半導體器件變得越來越小，可能出現關於介電層的問題。具體來說，當半導體製造從40nmエ藝節點急速衝過28nmエ藝節點時，當前的形成這些介電層的方法對被要求滿足當今競爭環境中期望的性能和製造規範的任務是完全不夠的。

發明內容
為了解決現有技術中所存在的問題，根據本發明的ー個方面，提供了一種用於製造半導體器件的方法，所述方法包括向沉積腔室引入第一前體並持續第一時間；在引入所述第一前體之後，向所述沉積腔室引入第一清除氣體並持續第二時間，其中所述第二時間大於所述第一時間；在引入所述第一清除氣體之後，向所述沉積腔室引入第二前體並持續第三時間，其中所述第三時間大於或等於所述第一時間；以及在引入所述第二前體之後向所述沉積腔室引入第二清除氣體並持續第四時間。在一可選實施例中，所述第四時間大於所述第三時間。在一可選實施例中，所述第二時間和所述第四時間的第一總和大於所述第一時間和所述第三時間的第二總和。在一可選實施例中，所述第二前體含有氧。在一可選實施例中，所述方法進ー步包括向所述沉積腔室引入所述第一前體並持續第五時間，在向所述沉積腔室引入所述第二清除氣體之後進行向所述沉積腔室引入所述第一前體並持續第五時間的步驟；向所述沉積腔室引入第三清除氣體並持續第六時間，所述第六時間小於所述第二時間；向所述沉積腔室引入所述第二前體並持續第七時間，所述第七時間小於所述第三時間；以及向所述沉積腔室引入所述第四清除氣體並持續第八時間，所述第八時間小於所述第四時間。在一可選實施例中，所述第五時間、所述第六時間、所述第七時間、和所述第八時間全都彼此相等。在一可選實施例中，引入的所述第一前體包含鋯。
在一可選實施例中，所述方法進ー步包括在引入第二清除氣體之後形成DRAM電容器頂板。根據本發明的另一方面，還提供了一種用於製造半導體器件的方法，所述方法包括執行第一循環以形成介電材料的第一單層，所述第一循環包括使襯底的表面與第一前體反應並持續第一時間周期以形成第一前體表面；從所述第一前體表面清除所述第一前體並持續第二時間，其中，所述第二時間周期大於所述第一時間周期；用第二前體氧化所述第一前體表面以形成所述介電材料的所述第一單層，氧化所述第一前體表面持續第三時間周期，其中，所述第三時間周期大於或等於所述第一時間周期；以及從所述介電材料的所述第一單層清除所述第二前體並持續第四時間周期，其中，所述第四時間周期大於所述第三時間周期；以及在執行所述第一循環之後執行第二循環以形成所述介電材料的第二單層。在一可選實施例中，所述第一前體包含鋯。在一可選實施例中，所述第二循環進一歩包括使所述介電材料的所述第一單層的表面與所述第一前體反應並持續第五時間周期以形成第二前體表面；從所述第二前體表面清除所述第一前體並持續第六時間周期，其中，所述第六時間周期小於所述第二時間周期；用所述第二前體氧化所述第二前體表面以形成所述介電材料的第二單層，氧化所述第ニ前體表面持續第七時間 周期，所述第七時間周期小於所述第三時間周期；以及從所述第ニ單層清除所述第二前體並持續第八時間周期，其中，所述第八時間周期小於所述第四時間周期。在一可選實施例中，所述方法進ー步包括執行第三循環以形成所述介電材料的第三單層，所述執行第三循環發生在所述執行第二循環之後，所述第三循環與所述第一循環相同。在一可選實施例中，所述方法進ー步包括在所述第二單層上方形成DRAM頂部電容器極板。在一可選實施例中，所述方法進ー步包括在所述第二單層上方形成電容器頂板。在一可選實施例中，所述方法進ー步包括在所述第二單層上方形成柵電極。根據本發明實施例的又ー個方面，還提供了一種半導體器件，該半導體器件包括第一層，包括第一材料，所述第一層包括多個第一單層，所述多個第一單層具有第一密度；以及第二層，位於所述第一層上方，所述第二層包括所述第一材料，所述第二層包括多個第二單層，所述多個第二單層具有小於所述第一密度的第二密度。在一可選實施例中，所述第一材料是氧化鋯。在一可選實施例中，所述半導體器件進ー步包括位於所述第二層上方的第三層，所述第三層包括所述第一材料，並包括多個第三單層，所述多個第三單層具有大於所述第ニ密度的第三密度。
在一可選實施例中，所述第一層具有比所述第二層更高的氧濃度。在一可選實施例中，所述半導體器件進ー步包括位於所述第二層上方的電容器頂部電極。


為了更充分地理解實施例及其優點，現將結合附圖進行的以下描述作為參考，其中圖1示出了根據ー實施例的具有柵層疊和底部電容器電極的襯底；圖2A不出了根據ー實施例的位於底部電容器電極上方的介電層的形成；圖2B示出了根據ー實施例的可用於形成介電層的沉積腔室；圖3示出了根據ー實施例的可用於形成介電層的第一沉積エ藝；圖4示出了根據ー實施例的位於介電層上方的頂部電容器電極和位線的形成；圖5A示出了根據ー實施例的複合介電層；圖5B示出了根據ー實施例的可用於幫助形成複合介電層的第二沉積エ藝；圖6A-6B示出了根據ー實施例的複合介電層；圖7A-7B示出了根據ー實施例的顯示密度増加的試驗數據；圖8示出了根據ー實施例的顯示洩露減少的試驗數據；圖9示出了根據ー實施例的用作CMOS電晶體中的柵極電介質的介電層；和圖10示出了根據ー實施例的用作II1-V族金屬柵極電晶體中的柵極電介質的介電層。除非另有說明，不同附圖中的相應數字和符號通常是指相應的部件。繪製附圖是為了清楚地舉例說明實施例的相關方面，附圖並不必需按比例繪製。
具體實施例方式下面詳細討論實施例的製造和使用。然而，應該理解，這些實施例提供了許多可以在各種具體環境中實現的可應用概念。所討論的具體實施例僅僅是製造和使用實施例的示例性的具體方式，並不用於限制實施例的範圍。實施例將描述關於具體環境中的實施例，即在28納米エ藝節點的金屬-絕緣體-金屬(MIM)中的高k電介質。然而，這些實施例也可以適用於其他用途中的其他介電層。現在參考圖1，示出了襯底101以及位於襯底101內的隔離區103、位於襯底101上的多個柵層疊102、源扱/漏極區111、第一層間介電(ILD)層113、第一蝕刻停止層119、電容器接觸件115、下位線接觸件117、第二 ILD層121、和底部電容器極板123。襯底101可以包括摻雜的或未摻雜的體矽或者絕緣體上矽(SOI)襯底的有源層。通常，SOI襯底包括半導體材料的層，如矽、鍺、矽鍺、SO1、 絕緣體上矽鍺(SGOI)、或它們的組合。可以使用的其他襯底包括多層襯底、梯度襯底、或混合取向襯底。隔離區103可以是淺溝槽隔離(STI)區，並且可以通過蝕刻襯底101形成溝槽並用如本領域中已知的介電材料填充溝槽來形成。可以使用通過本領域中已知的常規方法形成的介電材料，如氧化物材料、高密度等離子體(HDP)氧化物或類似氧化物填充隔離區103。位於襯底101上的柵層疊102可以包括柵極介電層105、柵電極107、和間隔件109。柵極介電層105可以是介電材料，如氧化矽、氮氧化矽、氮化矽、氧化物、含氮氧化物、或它們的組合等。柵極介電層105可以具有大於約4的相對介電常數值。這些材料的其他實例包括氧化鋁、氧化鑭、氧化鉿、氧化鋯、氮氧化鉿、或它們的組合。在柵極介電層105包括氧化物層的實施例中，柵極介電層105可以在包含氧化物、H2O, NO、或它們的組合的環境中通過任何氧化工藝形成，如溼法或幹法熱氧化。可選地，可以採用化學汽相沉積(CVD)技術將四こ基原矽酸鹽(TEOS)和氧氣用作前體來形成柵極電介質105。在一實施例中，柵極介電層105的厚度可以在約8A至約200A之間。柵電極107可以包含導電材料，如金屬(例如，鉭、鈦、鑰、鶴、鉬、招、鉿、釕)、金屬矽化物(例如，矽化鈦、矽化鈷、矽化鎳、矽化鉭)、金屬氮化物(例如，氮化鈦、氮化鉭)、摻雜的多晶矽、其他導電材料、或它們的組合等。在柵電極107是多晶矽的實施例中，可以通過採用低壓化學汽相沉積(LPCVD)沉積摻雜的或未摻雜多晶矽來形成厚度在約400A至約2,400A範圍內，如約1,400A的柵電極107。—旦形成了柵極介電層105和柵電極107,則可以圖案化柵極介電層105和柵電極107。在一實施例中，可以米用例如光刻掩膜和蝕刻エ藝來圖案化柵極介電層105和柵電極107，由此在柵電極107上方形成光刻掩膜(在圖1中未示出)，然後使其暴露到圖案化的光下。暴露之後，去除光刻掩膜的期望部分暴露出下面的柵電極107，然後可以蝕刻下面的柵電極107以去除暴露部分，從而圖案化 柵電極107和柵極介電層105。可以通過在柵電極107和襯底101的上方均厚沉積ー個或多個間隔件層(未示出)來形成間隔件109。間隔件層可以包含SiN、氮氧化物、SiC, SiON、氧化物和類似化合物，並可以通過常用方法如化學汽相沉積(CVD)、等離子體增強CVD、濺射、和本領域中已知的其他方法形成。可以諸如通過各向同性或各向異性蝕刻來圖案化間隔件層，從而從結構的水平面去除間隔件層，並形成如圖1中所示出的間隔件109。可以在柵極介電層105的相對側的襯底101中形成源扱/漏極區111。在襯底101是n型襯底的實施例中，可以通過注入適當的p型摻雜劑如硼、鍺、銦或類似物來形成源極/漏極區111。可選地，在襯底101是p型襯底的實施例中，可以通過注入適當的n型摻雜劑如磷，神，或類似物來形成源扱/漏極區111。可以使用柵極介電層105、柵電極107和間隔件109作為掩膜注入這些源扱/漏極區111。可以在柵層疊102和襯底101上方形成第一 ILD層113以便提供襯底101、柵層疊102、和上面的金屬層之間的電隔離。第一 ILD層113可以通過以下方法來形成化學汽相沉積、濺射或任何本領域中用於形成ILD的已知和使用的其他方法，使用例如四こ基正矽酸鹽(TEOS)和氧氣作為前體。第一 ILD層113的厚度可以是約4,000A至約13,000人,但也可以使用其他厚度。第一 ILD層113可以包含摻雜的或未摻雜的氧化矽，但是可選地也可以採用其他材料，如摻雜氮化矽的矽酸鹽玻璃、高k材料、或這些的組合，或類似物。形成之後，可以採用例如化學機械拋光(CMP)エ藝平坦化第一 ILD層113。在形成第一 ILD層113之後,可以通過第一 ILD層113形成電容器接觸件115和下位線接觸件117。在一實施例中，可以形成電容器接觸件115以提供襯底101和底部電容器極板123 (在下面進ー步描述)之間的電連接。可以形成下位線接觸件117以幫助提供柵層疊102之間的源極/漏極區111與位線407 (下面參考圖4討論的)之間的電連接。可以通過鑲嵌エ藝形成電容器接觸件115和下位線接觸件117，以此掩膜沉積在第一 ILD層113的表面上，在表面內蝕刻空穴，並使用導電材料(如鎢或銅)填充空穴。應當注意到，電容器接觸件115和下位線接觸件117可以包含一層或多層導電材料。例如，電容器接觸件115和下位線接觸件117可以包括阻擋層、粘合層、多個導電層或類似層。可以在第一 ILD層113上方形成第一蝕刻停止層119以便為後續蝕刻エ藝提供控制點。第一蝕刻停止層119可以是介電材料，如SiN或SiON，但是也可以使用本領域中已知的其他材料，如SiC或氧化物。在一實施例中，可以採用エ藝如CVD、PECVD、ALD或類似エ藝形成第一蝕刻停止層119，並且可以形成具有厚度在約300A和約1,500A之間的第一蝕刻停止層119。可以在第一蝕刻停止層119上方形成第二 ILD層121，並且第二 ILD層121可以包含通過以下方法形成的氧化物通過化學汽相沉積(CVD)技術使用四こ基正矽酸鹽(TEOS)和氧氣作為前體形成或者通過等離子體增強化學汽相沉積(PECVD)形成的氧化物。在ー實施例中，第二 ILD層121的厚度可以處於約4,000A和約13,000A之間。可以平坦化第二ILD層121的表面，諸如使用氧化物漿液通過CMPエ藝來平坦化。一旦形成了第二 ILD層121，可以圖案化第二 ILD層121和第一蝕刻停止層119以便暴露出下面的電容器接觸件115，以及提供在第二 ILD層121中的開ロ，其中，底部電容器極板123可以形成在開口中。第二 ILD層121和第一蝕刻停止層119可以採用例如合適的光刻掩膜和蝕刻エ藝來圖案化，其中光刻膠(在圖1中未示出)形成在第二 ILD層121的上方、然後照射並顯影使得暴露出第二 ILD層121的下面部分。一旦光刻膠已被顯影，可以使用合適的蝕刻劑並且還使用光刻膠作為掩膜來去除暴露出的第二 ILD層121。第二 ILD層121的蝕刻可以停止在第一蝕刻停止層119上，然後採用光刻膠和第二 ILD層121作為掩膜可以蝕刻第一蝕刻停止層119以便暴露出下面的電容器接觸件115。一旦圖案化了第二 ILD層121和第一蝕刻停止層119，可以形成與電容器接觸件115電接觸的底部電容器極板123。底部電容器極板123可以通過沉積並圖案化導電材料層，如TiN、TaN、釕或類似物層，來形成。底部電容器極板123可以例如通過CVD或SLD技術來形成，並且底部電容器極板123可以具有約100A至約500A之間的厚度，如約200A的厚度。在形成了底部電容器極板123之後，可以通過例如CMPエ藝或回蝕刻エ藝去除第二ILD層121的表面上的任何多餘的導電材料。圖2A示出了可形·成在底部電容器極板123上方的沉積層201。沉積層201可以用作介電層以將底部電容器板123與頂部電容器極板401 (圖2A中未示出，但在下面參考圖4並討論)電隔離。在一實施例中，沉積層201可以結合底部電容器極板123和頂部電容器極板401—起使用以形成電容器，所述電容器可用於以例如嵌入式動態隨機存取存儲器(eDRAM)結構存儲電荷。圖2B示出了可用於形成沉積層201的沉積系統200。在一實施例中，沉積系統200可以接收來自第一前體輸送系統205和第二前體輸送系統207的前體材料,並形成在第二ILD層121以及襯底101上方的底部電容器極板123上的沉積層201 (為了清楚起見位於襯底101和第一蝕刻停止層119之間的介入層被從圖2B中去除)。沉積層201的形成可以在接收第一前體材料和第二前體材料的沉積腔室203中實施。
第一前體輸送系統205和第二前體輸送系統207可以彼此結合起來工作以向沉積腔室203供應各種不同的前體材料。在一實施例中，第一前體輸送系統205可以包括載氣供應系統208、流量控制器209和前體罐211。載氣供應系統208可以供應可用於幫助向沉積腔室203 「運載」前體氣體的氣體。載氣可以是惰性氣體或者不與沉積系統200內的前體材料或其他材料反應的其他氣體。例如，載氣可以是氦氣(He)、氬氣(Ar)、氮氣(N2)、氫氣(H2)、或它們的組合，或類似氣體，然而可選地也可以採用任何其他合適的載氣。載氣供應系統208可以是容器，如氣體貯藏罐，所述容器或者位於沉積腔室203當地處或者位於遠離沉積腔室203處。載氣供應系統208可以向流量控制器209供應期望的載氣。可以採用流量控制器209以控制到前體罐211的載氣的流量，並且最終控制到沉積腔室203的載氣得流量，從而還有助於控制沉積腔室203內的壓強。流量控制器209可以是例如比例閥、調節閥、針閥、調壓器、質量流量控制器、或它們的組合，或類似裝置。流量控制器209可以向前體罐211供應受控載氣。可以採用前體罐211通過蒸發或升華可以固相或液相輸送的前體材料來向沉積腔室203供應期望的前體。前體罐211可以具有蒸汽區，在蒸汽區內前體材料可被驅動轉化成氣相以致來自流量控制器209的載氣可以進入前體罐211，並使得或者運載氣態前體材料離開前體罐211並去往沉積腔室203。如果可以使用載氣和升華/蒸發エ藝來實現第二前體材料，則第二前體輸送系統207可以包括與第一前體輸送系統205相似的部件。可選地，在在製備和存儲期間第二前體材料呈氣體狀態的實施例中，第二前體輸送系統207可以包括第二前體材料供應系統210，如氣體貯藏罐或機器，以在按需基礎上生成第二前體材料。例如，在採用臭氧作為第二前體材料的實施例中，第二前體材料供應系統210可以包括集中器或者其他的能夠按需生成臭氧以便向前體氣體控制器213供應臭氧的臭氧生成器。第二前體材料供應系統210可以供應一連串的第二前體材料到，例如，流量控制器209,其與上面描述的關於第一前體輸送系統205的流量控制器相似。第二前體輸送系統207中的流量控制器209可以幫助控制第二前體材料流向前體氣體控制器213的流量，流量控制器209可以是例如比例 閥、調節閥、針閥、調壓器、質量流量控制器、或它們的組合，或類似裝置，然而可選地也可以採用任何其他合適的控制第二前體材料的流量的方法。第一前體輸送系統205和第二前體輸送系統207可以將它們各自的前體材料供應到前體氣體控制器213中，該前體氣體控制器213可以將第一前體輸送系統205和第二前體輸送系統207與沉積腔室203連接或者隔離，以便向沉積腔室203輸送期望的前體材料。前體氣體控制器213可以包括諸如閥門、流量計、傳感器或類似物之類的器件，以控制每種前體的輸送速率，並且前體氣體控制器213可以通過接收到的來自控制單元215的指令來控制。前體氣體控制器213在接收到來自控制単元215的指令時，可打開或者關閉閥門以便將第一前體輸送系統205和第二前體輸送系統207之一與沉積腔室203連接，並通過多岐管216將期望的前體材料輸送到沉積腔室203中並至蓮蓬式噴頭217。蓮蓬式噴頭217可以被用於將所選的前體材料散布至沉積腔室203中，並可以被設計成均勻散布前體材料以便最小化可能由不均勻散布引起的不期望的エ藝條件。在一實施例中，蓮蓬式噴頭217可以具有圓形設計，該圓形設計帶有在蓮蓬式噴頭217周圍均勻散布的開ロ，以使得將期望的前體材料散布到沉積腔室203中。沉積腔室203可以接收期望的前體材料，並將前體材料暴露於襯底101，並且沉積腔室203可以是可適於散布前體材料並使前體材料與襯底101接觸的任何期望的形狀。在圖2B中所示出的實施例中，沉積腔室203具有圓柱形側壁和底部。而且，沉積腔室203可以被殼體219圍繞，殼體219由與各種エ藝材料不反應的材料製成。在一實施例中，殼體219可以是鋼、不鏽鋼、鎳、鋁、這些的合金、或者這些的組合。在沉積腔室203內，襯底101可以被放置在安裝平臺221上，以便在沉積エ藝期間定位和控制襯底101。安裝平臺221可以包括加熱機構，以便在沉積エ藝期間加熱襯底101。進ー步地，雖然圖2B中示出了單個安裝平臺221，但是另外，在沉積腔室203內可以包括任何數量的安裝平臺221。沉積腔室203還可以具有用於廢氣排出沉積腔室203的排氣ロ 225。為了幫助排出廢氣，還可以將真空泵223連接至沉積腔室203的排氣ロ 225。在控制單元215的控制下，真空泵223還可以用於以減少和控制沉積腔室203內的壓強達到期望壓強，以及還可以用於從沉積腔室203中排出前體材料以便為引入下一種前體材料做準備。可以採用沉積系統200在襯底101上形成沉積層201。在一實施例中，沉積層201可以是材料如氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化鑭(La2O3)或類似物的高k介電層。可以採用沉積エ藝如原子層沉積(ALD)在沉積腔室203中形成沉積層201。然而，雖然本文所述的實施例描述了採用ALD形成電容器內的介電層的沉積層201，這些實施例不g在限制電容器介電層，或者甚至完全不限制介電材料，因為採用這些實施例可以形成其他用途和材料，如導電材料。僅僅作為實例，微電子技術中的ALD可以用於形成高k(高介電常數)柵極氧化物 、高k存儲器電容器介電層(如圖1至圖6B中示出的沉積層201)、鐵電體、和用於電極和互連件的金屬和氮化物。在高k柵極氧化物中，可以期望對超薄膜的更大控制，在45nm技術下ALD可以達到更廣泛的應用。在金屬化中，共形膜是有用的，並且目前期望ALD可以用於65nm節點下的主流生產中。在動態隨機存取存儲器(DRAM)中，共形層的有用性更大，並且當部件尺寸變得小於IOOnm時ALD能夠有助於滿足加工目標。在採用ALD形成金屬氧化物半導體場效應電晶體(MOSFET)中的柵極介電層的實施例中，可以採用ALD沉積高k氧化物如A1203、ZrO2和Hf02。當高k氧化物按比例縮小至1. Onm或以下的厚度時，對高k氧化物的刺激來自通過當前使用的SiO2 MOSFET柵極介電層的高隧道電流的問題。採用高k氧化物，可以製成更厚的柵極介電層以實現要求的電容密度，因而可以減小通過該結構的隧道電流。動態隨機存取存儲器(DRAM)電容器介電層的發展與迄今為止產業中廣泛使用的柵極介電層一SiO2的發展相似，但其可能在不久的將來隨著器件尺寸的減小而逐步被淘汰。為了增強操作，按比例縮小的DRAM電容器中的電容器介電層通常具有良好的共形性和200以上的介電常數值。鑑於此，雖然電容器介電層可以包括與用於MOSFET柵極介電層的材料相似的材料(例如，如上面所討論的Al2O3,ZrO2、和HfO2)，然而用於DRAM電容器介電層的候選材料還可以包括與用於MOSFET柵極介電層的那些材料不同的其他材料，如(Ba，Sr)TiO30鑑於此，ALDエ藝，其能夠幫助滿足高共形目的以實現DRAM電容器介電層，對形成用於DRAM應用的電容器介電層(如圖1至圖6B中所討論的電容器介電層的實施例)也是有用的。在又一個實例中，ALDエ藝可以用於形成過渡金屬氮化物，如TiN、WN和TaN，這發現作為金屬阻擋物和作為柵極金屬的潛在用途。金屬阻擋物可以使用在基於銅的晶片中以避免銅擴散至周圍的材料中，如絕緣體和矽襯底，也阻止由元素從絕緣體擴散的銅汙染，絕緣體採用金屬阻擋物層包圍銅互連件。通常期望金屬阻擋物是純的、緻密的、導電的、共形的、薄的，並對金屬或絕緣體具有良好的粘合性。從加工技術立場來看，通過採用ALD的實施例可以實現這些屬性。在一實施例中，氮化鈦是ー種這樣的ALD氮化物，其可以採用ALDエ藝用前體TiCl4和NH3形成。ALDエ藝還可以用於形成其他金屬膜。作為實例，在使用沉積層201作為導電層的實施例中，沉積層201可以形成金屬互連件(例如，銅)、金屬插塞(例如，鎢插塞)、DRAM電容器電極、鐵電隨機存取存儲器(FRAM)電極(例如，貴金屬)、以及甚至用於雙柵極MOSFET的高功函數金屬和低功函數金屬。基於所給出的這些，雖然，如圖1至圖6B所示出的實施例中所討論的，本文所述的實施例可以用於形成作為電容器介電層的沉積層201，但是沉積層201並不g在限制為電容器介電層或者甚至完全不限於介電材料。如上面段落中所討論的，沉積層201可以形成為任何其他合適的介電層，包括用於MOSFET或介電材料的其他用途的柵極氧化物。可選地，可以形成沉積層201作為導電材料，並且該沉積層201可用於形成在導電互連件內的柵極金屬或阻擋物金屬。可選地，沉積層201的這些用途和所有其他合適的用途以及ALDエ藝可以被採用，並且所有這些打算全部包括在這些實施例的範圍內。返回到沉積層201是電容器介電層的實施例中，可以通過將第一前體放入第一前體輸送系統205中啟動沉積層201的形成。例如，在沉積層201是ZrO2的實施例中，第一前體材料可以是諸如四[こ基甲基氨基]鋯(TEMAZr)的前體。可選地，可以採用為任何合適的相(固相、液相或氣相 )的任何合適的前體材料以形成ZrO2層，如氯化鋯(ZrC14)、ZyALD、或 Zr-PAZ。另外，第二前體材料可置入第二前體輸送系統207中或通過第二前體輸送系統207形成。在對於沉積層201，ZrO2層被期望的實施例中，第二前體材料可以含有氧以便氧化第一前體材料以形成ZrO2單層。例如，在TEMAZr作為第一前體材料採用的實施例中，臭氧(O3)可作為第二前體材料使用，並臭氧可以置入第二前體輸送系統207中。可選地,任何其他合適的前體材料如氧氣、水(H2O)、N20、H2O-H2O2、或這些的組合可作為第二前體材料使用。—旦將第一前體材料和第二前體材料分別準備好在第一前體輸送系統205和第ニ前體輸送系統207中，通過控制單元215發送指令給前體氣體控制器213從而將第一前體輸送系統205連接至沉積腔室203可啟動沉積層201的形成。一旦連接，第一前體輸送系統205能夠將第一前體材料(例如，TEMAZr)通過前體氣體控制器213和多歧管216向蓮蓬式噴頭217輸送。然後蓮蓬式噴頭217能夠將第一前體材料散布至沉積腔室203中，在沉積腔室203中第一前體材料能夠被吸收並與第二 ILD層121和底部電容器極板123的暴露的表面反應。在沉積層201是ZrO2的實施例中，第一前體材料可以在約150sccm和約600sccm之間如約200sCCm的流速下流入沉積腔室203中並持續每循環為大約2秒的第一時間t:。另外，沉積腔室203可以保持在約Itorr和約IOtorr之間如約3torr的壓強下以及在約250°C和約400°C之間如約300°C的溫度下。然而，作為本領域普通技術人員將意識到，這些エ藝條件僅僅g在示例，因為可以採用任何合適的エ藝條件，同時這些合適的エ藝條件保留在實施例的範圍內。當第一前體材料被吸收到第二 ILD層121和底部電容器極板123上時，第一前體材料將與位於第二 ILD層121和底部電容器極板123的暴露表面上的開放活性位點反應。然而，一旦第二 ILD層121和底部電容器極板123上所有的開放活性位點都已與第一前體材料發生反應，則反應將停止，因為不再有與第一前體材料鍵合的開放活性位點。這種限制導致第一前體材料與第二 ILD層121和底部電容器極板123的反應是自限制性的以及在第ニ ILD層121和底部電容器極板123的表面上形成經過反應的第一前體材料的單層，從而實現對沉積層201的厚度的精確控制。在第二 ILD層121和底部電容器極板123上的自限制性反應完成後，可以清除沉積腔室203中的第一前體材料。例如，控制單元215可以指令前體氣體控制器213斷開第一前體輸送系統205 (包含將被從沉積腔室203清除走的第一前體材料)並連接清除氣體輸送系統214以向沉積腔室203輸送清除氣體。在實施例中，清除氣體輸送系統214可以是向沉積腔室203提供清除氣體如氮氣、氬氣、氙氣、或其他非反應性氣體的氣體罐或者其他設備。另外，控制單元215也可以啟動真空泵223，以便對沉積腔室203施加壓強差從而來輔助去除第一前體材料。 清除氣體連同真空泵223 —起可以從沉積腔室203清除第一前體材料並持續第二時間t2，該第二時間t2大於第一時間h。在一實施例中，第二時間t2可以處於約2秒和約12秒之間，如約10秒。通過採用更長的清除時間，可以從沉積腔室203去除更大量的殘留有機金屬化學品(例如，第一前體及其元素如碳、氮和氫)。鑑於此，將存在更少量的可能汙染沉積層201的有機金屬化學品，並汙染可以減少。當完成清除第一前體材料之後，可以通過控制單元215發送指令給前體氣體控制器213從而斷開清除氣體輸送系統214並將第二前體輸送系統207 (供應第二前體材料)連接至沉積腔室203來啟動向沉積腔室203引入第二前體材料(例如，臭氧)。一旦連接，第二前體輸送系統207可以向蓮蓬式噴頭217輸送第二前體材料。然後蓮蓬式噴頭217能夠將第二前體材料散布至沉積腔室203中，在沉積腔室203中第二前體材料可以與第一前體材料以另ー自限制性反應方式反應以在第二 ILD層121和底部電容器極板123的表面上形成期望材料例如ZrO2的單層。在上面討論的用臭氧形成ZrO2層的實施例中，臭氧可以在約500sccm和約900sccm之間如約700sccm的流速下引入至沉積腔室203中，同時，沉積腔室203可以保持在約Itorr和約IOtorr之間的壓強下以及約250°C至約400°C之間的溫度下。然而,作為本領域普通技術人員將意識到，這些エ藝條件預期僅僅g在示例，因為可以採用任何合適的エ藝條件來引入氧氣，同時這些任何合適的エ藝條件仍保留在實施例的範圍內。另外，可以將第二前體材料引入至沉積腔室203中並持續第三時間t3，該第三時間t3大於或等於第一時間h。在第二前體材料是氧化劑如臭氧的實施例中，使第三時間セ3大於第一時間、有助於完成第一前體材料的氧化。在至少ー個實施例中，第三時間t3可以大於或者等於第一時間h，如處於約2秒和約5秒之間，如4秒。
在已形成期望材料例如ZrO2的單層之後，可以再次清除沉積腔室203(留下位於襯底101上的期望材料的單層)。例如，控制單元215可以指令前體氣體控制213斷開第二前體輸送系統207 (含有將被從沉積腔室203清除走的第二前體材料)並連接清除氣體輸送系統214以向沉積腔室203輸送清除氣體。另外，控制單元215還可以啟動真空泵223以向沉積腔室203施加壓強差從而輔助去除第二前體材料。清除氣體連同真空泵223 —起可以從沉積腔室203清除第二前體材料並持續第四時間t4，該第四時間t4大於第三時間t3。在一實施例中，第四時間t4可以處於約2秒和約12秒之間，如約10秒。通過採用更長的清除時間，可以從沉積腔室203去除更大量的殘留化學品(例如，第二前體材料和可能在副反應中形成的任何其他化學品)。另外，在ー實施例中，總清除時間(例如第二時間t2和第四時間t4之和)可以大於引入前體材料的總時間(例如，第一時間h和第三時間t3)。鑑於此，將存在更少量的可能汙染沉積層201的殘留化學品汙染，並且汙染可以減少。在已對沉積腔室203清除第二前體材料之後，完成了用於形成材料的第一循環，並可以開始類似於第一循環的第二循環。例如，重複循環可以引入第一前體材料約2秒，用清除氣體清除約10秒，用第二前體脈衝約4秒，以及用清除氣體清除約10秒。可以重複這些循環直到襯底101上的沉積層201具有約65A和約105A之間如約85A的厚度。在ー實施例中，用處於約70個循環和約120個循環之間的循環可以獲得期望的厚度。一旦沉積層201已達到了期望的厚度，則可以從沉積腔室203中去除襯底101以進行更進一歩的加工。圖3不出了描述的用於形成沉積層201的第一沉積エ藝300的總括。在一實施例中，第一沉積エ藝300採用ー個循環，在該循環中，在第一步驟301中引入第一前體材料並持續第一時間b，並在第二步驟303中清除沉積系統200並持續第二時間t2，其中第二時間大於第一時間h。在第三步驟305中引入第二前體材料並持續第三時間t3，其中第三時間大於或等於第一時間h。然後在第四步驟307中清除沉積系統200並持續第四時間t4，其中第四時間大於第三時間t3。

圖4示出了頂部電容器極板401的形成以及頂部電容器極板401和沉積層201的圖案化。頂部電容器極板401可以由導電材料如TiN、TaN、釕、鋁、鎢、銅、或這些的組合，或類似物形成，並可以採用エ藝如CVD、PECVD、或ALD或類似エ藝形成。在一實施例中，可以形成厚度處於約IOOA和約500A之間的頂部電容器極板401。一旦形成了頂部電容器極板401，則可以圖案化頂部電容器極板401和沉積層201以形成電容器。在一實施例中，頂部電容器極板401和沉積層201可以採用例如合適的光刻掩膜和蝕刻エ藝來圖案化，在光刻掩膜和蝕刻エ藝中，光刻膠(在圖4中未示出)形成在頂部電容器極板401上方、然後被照射並顯影以致暴露出下面的頂部電容器極板401的部分。一旦顯影了光刻膠，可以採用合適的蝕刻劑並還可以使用光刻膠作為掩膜去除暴露的頂部電容器極板401和下面的沉積層201。圖4還示出了第三ILD層403、上位線接觸件405和位線407的形成。第三ILD層403可以包含氧化物，該氧化物可以通過化學汽相沉積(CVD)技術使用四こ基正矽酸鹽(TEOS)和氧氣作為前體形成。然而，可以使用本領域中已知的其他方法和材料。在ー實施例中，第三ILD層403的厚度可以處於約4,000A和約13,000A之間，然而也可以使用其他厚度。可以平坦化第三ILD層403的表面，諸如通過CMPエ藝使用氧化物漿液來平坦化。
一旦形成了第三ILD層403，可以形成上位線接觸件405以延伸通過第三ILD層403和第一蝕刻停止層119。可以採用鑲嵌エ藝形成上位線接觸件405，據此在第三ILD層403的表面上沉積掩膜，開ロ蝕刻至表面內，並使用導電材料(如鎢或銅)來填充開ロ。然而，也可以採用本領域中已知的其他方法和材料來形成上位線接觸件405。應當注意到，上位線接觸件405可以包括一個或多個導電材料層。例如，上位線接觸件405可以包括阻擋層、粘合層、多重導電層或類似層。位線407可以與上位線接觸件405電連接以連接至襯底101中的源扱/漏極區111。可以通過鑲嵌エ藝形成位線407，通過鑲嵌エ藝在第三ILD層403的表面上沉積掩膜，圖案蝕刻至表面內，並使用導電材料填充圖案。本領域中已知的其他方法或材料也可以用於形成這種位線407。圖5A至圖5B示出了可以採用第一沉積エ藝300 (如上面參考圖3所討論的)連同第二沉積エ藝500 —起形成的複合介電層501。該實施例雖然仍適用於28納米エ藝節點中的電容器，但也可以同樣用於增加40nmエ藝節點中的eDRAM中的電容器的數據保留。在該實施例中，第一沉積エ藝300可以與第二沉積エ藝500結合起來應用，以形成複合介電層501。在這些實施例中，第二沉積エ藝500可以採用比第一沉積エ藝300更快的循環時間，從而使複合介電層501的總形成在時間上比採用例如第一沉積エ藝300自身形成沉積層201更有效。例如，看圖5A,複合介電層501可以包括第一介電材料503和第二介電材料505的複合結構。可以米用上面參考圖2至圖3描述的第一沉積エ藝300形成第一介電材料503。然而，為了在總生產中節省時間，可以採用圖5B中概括的第二沉積エ藝500形成第二介電材料505。 在該實施例中，第二沉積エ藝500可以包括在第5步驟507中引入第一前體材料並持續第一時間h。然後在第6步驟509中，可掃吹沉積系統200並持續第五時間t5，其中第五時間小於第二時間t2 ;然後在第7步驟511中，可以引入第二前體材料到沉積系統200並持續第六時間t6，其中第六時間小於第三時間t3，以及然後在第8步驟513中，再次掃吹沉積系統200並持續第七時間t7，其中第七時間t7小於第四時間t4。通過採用比第一沉積エ藝300更短的清除第二前體材料的時間周期，可以減少第ニ沉積エ藝500的循環時間，從而減少複合介電層501的總沉積エ藝，並使總沉積エ藝消耗時間更少且更有效。在一具體實施例中，第一時間b、第五時間t5、第六時間t6和第七時間t7可以全都是相同的時間，如2秒。然而，第五時間t5、第六時間t6和第七時間t7並不打算限制為彼此是相同的時間，可選地可以採用其他時間周期。因此，通過採用第一沉積エ藝300和第二沉積エ藝500，可以首先形成第一介電材料503以有助於減少複合介電層501的洩露，同時可以米用第二介電材料505以使總沉積エ藝更有效。另外，通過採用第一沉積エ藝300和第二沉積エ藝500，第一介電材料503由於氧化時間增加將具有比第二介電材料505更高的氧含量。在一具體實施例中，可以形成厚度處於約25A和約35A之間的第一介電材料503(採用第一沉積エ藝300形成)，同時，可以形成厚度處於約50A和約70A之間的第二介電材料505 (採用第二沉積エ藝500形成)。第一介電材料503比第二介電材料505薄。由於這些厚度，複合介電層501可以獲得處於約lpcs/hr和約2pcs/hr之間的更快的生產量(以晶圓/時計)，同時還實現洩露減少。
圖6A至圖6B示出了複合介電層501的其他實施例。在圖6A中，可以形成厚度處於約45A和約50A之間的第一介電材料503 (採用第一沉積エ藝300)。可以形成厚度處於約45A和約50A之間的第二介電材料505 (採用第二沉積エ藝500)。第一介電材料503和第二介電材料505可以具有基本上相同的厚度。該エ藝可以比採用第一沉積エ藝300自身獲得更高的生產量，如約1. 5pcs/hr (但是沒有如上面參考圖5A所述的實施例高)，同時仍獲得相比於上面參考圖5A描述的實施例的更大的洩露減少。圖6B示出了複合介電層501的實施例，其中第一介電材料503A和503B可以形成在第二介電材料的兩面上。第一介電材料503A和503B可以比第二介電材料505薄。在該實施例中，可以形成厚度處於約27A和約37A之間如約32A的第一介電材料503A(採用例如第一沉積エ藝300)，以及可以形成厚度處於約45A和約50A之間如約47A的第二介電材料505(米用第二沉積エ藝500)。另外,一旦形成了第二介電材料505,可以在第二介電材料505上方形成第一介電材料的另ー層503B。在實施例中，可以形成具有處於約14A和約18A之間如約16A的厚度的第一介電材料的附加層503B。相比於上面參考圖6A描述的實施例，該實施例可以獲得更大的洩露減少。並且，該實施例還可以具有更低的生產量(以晶圓/時計)，如約lpcs/hr。另外，作為本領域技術人員將意識到上面描述的關於複合介電層的實施例僅僅是複合介電層的示例性實例，並不g在以任何方式限制實施例。可以採用第一介電材料503和第二介電材料505的任何其他合適的組合,如通過首先形成第二介電材料505,然後在第ニ介電材料505上方形成第一介電材料503。可選地，這些以及任何其他合適的組合可以被採用，並打算全都包括在實施例的範圍內。圖7A至圖7B示出了通過採用第一沉積エ藝300(如上面參考圖3所述的)，可以更好地控制沉積層201的密度和缺陷計數。看圖7A，採用第一沉積エ藝300形成的電介質測量的平均密度為5. 53k，其大於採用第二沉積エ藝500形成的電介質的平均測量密度，採用第二沉積エ藝形成的電介質的平均測量密度為5. 2k。這種增加的密度表明採用第一沉積エ藝300形成的電介質中的缺陷計數更低。圖7B示出了採用XRR擬合模型的増加密度的相似測試結果，其中，收集在0. 12度至2度的光譜。看由第二沉積エ藝500形成的且厚度為27.45A的氧化鋯層，由第二沉積エ藝500形成的氧化鋯層的測量密度為5. 278。然而，採用第一沉積エ藝300形成的且厚度為39.25A的氧化鋯層的測量密度為5. 586。鑑於此，雖然在正常情況下期望介電層如氧化鋯可以具有相同的密度，但是與其他形成方法如第二沉積エ藝500相比，採用第一沉積エ藝300導致沉積層201的密度増加。圖8示出了隨著上面在圖7A至圖7B中示出的密度和缺陷計數方面的改進，當沉積層201為介電材料時其洩露也可以得到改進。在該圖表中，等效氧化物厚度(EOT)(以埃計)沿著X軸確定，同時採用沉積層201並在-1. 8伏特的電容器的洩露沿著y軸確定。如所示的，當採用第一沉積エ藝300而不是第二沉積エ藝500吋，出現了不期望的洩露升高，洩露升高了約I個數量級。圖9示出了可以採用第一沉積エ藝300來形成用於高k金屬柵極電晶體900的第ニ柵極介電層901的另ー實施例。在該 實施例中，高k金屬柵極電晶體900可以形成在例如襯底101上，並且如上面參考圖1描述的隔離區103可以形成在襯底101內。
然而，在該實施例中，如上面參考圖2至圖3描述的，可以採用第一沉積エ藝300形成第二柵極介電層901。例如，可以引入第一前體材料並持續第一時間h，可以執行清除並持續第二時間t2，可以引入第二前體材料並持續第三時間t3，以及可以執行清除並持續第四時間t4。可以重複該循環以形成厚度處於約5A和約20A之間的第二柵極介電層901，並且可以形成具有更低的洩露、更高的密度和更少的缺陷的第二柵極介電層901，例如ZrO20可選地，可以使用通過第一沉積エ藝300和第二沉積エ藝500的組合形成的複合介電材料形成第二柵極介電層901，如上面參考圖5A至圖6B所述的。例如，可以採用厚度為約32A的第一介電材料503和厚度為約63A的第二介電材料505形成第二柵極介電層901，但是可選地可以採用第一介電材料503和第二介電材料505的任何合適的組合。一旦形成了第二柵極介電層901，可以形成如上面參考圖1所述的柵電極107、間隔件109和源極/漏極區111。然而，通過採用第一沉積エ藝300 (或者其自身或者與第二沉積エ藝500結合)，可以形成具有第二柵極介電層901的高k金屬柵極電晶體900並且具有更低的洩露、更高的密度以及更少的缺陷。圖10示出了沉積層201或者複合介電層501可被用作II1-V族高k金屬柵極結構1000中的第三柵極介電層1025的又一個實施例。在該實施例中，II1-V族高k金屬柵極結構1000可以包括4° (100)裁切矽襯底1001、厚度為0.7 iim的GaAs成核和緩衝層1003、厚度為0. 7iim的Ina52Ala48As緩衝層1005、厚度為IOOnm的Ina52Ala48As底部阻擋層1007、厚度為IOnm的In0.7Ga0.3As QW溝道1009、厚度為2nm的InP層1011、厚度為3nm的Ina52Ala48As 層 1013、娃 S-摻雜層 1015、厚度為 3nm 的 Ina52Ala48AsjH 1017、厚度為 6nm的InP蝕刻停止層1019、厚度為20nm的n++InGaAs層1021、以及源扱/漏極區1023。在該實施例中，第三柵極介電層1025 (或者通過第一沉積エ藝300自身或者與第二沉積エ藝500結合形成)可以被形成為延伸穿過Ina52Ala48As層1013、娃S-摻雜層1015、In。. 52AlQ.48As層1017、InP蝕刻停止層1019、和n++InGaAs層1021，採用第一沉積エ藝300自身或者與第ニ沉積エ藝500結合通過例如蝕刻這些層然後形成第三柵極介電層1025。一旦形成了第三柵極介電層1025，可以在第三柵極介電層1025上方形成柵電極1027。通過採用使用第一沉積エ藝300自身或第一沉積エ藝300與第二沉積エ藝500結合形成的沉積層201或複合介電層501，II1-V族高k金屬柵極結構1000內的第三柵極介電層1025可以增加密度和減少缺陷計數的數量。另外，採用介電層的器件中可能發生的任何洩露可被減少，從而增加器件的效能。在一實施例中，提供了一種用於製造半導體器件的方法，該方法包括向沉積腔室中引入第一前體並持續第一時間；在引入第一前體之後向沉積腔室引入第一清除氣體並持續第二時間，其中，第二時間大於第一時間。在引入第一清除氣體之後向沉積腔室引入第二前體並持續第三時間，其中，第三時間大於第一時間。在引入第二前體之後向沉積腔室引入第二清除氣體並持續第四時間。在另ー個實施例中，提供了一種用於製造半導體器件的方法，該方法包括執行第一循環以形成介電材料的第一單層。第一循環包括使襯底的表面與第一前體反應並持續第ー時間周期(也即襯底的表面與第一前體反應的時間長為第一時間周期)以形成第一前體表面；從第一前體表面清除第一前體並持續第二時間周期，其中，第二時間周期大於第一時間周期；用第二前體氧化第一前體表面以形成介電材料的第一單層，所述氧化第一前體表面持續第三時間周期，其中，第三周期大於或等於第一時間周期；以及從介電材料的第一單層清除第二前體並持續第四時間周期，其中，第四時間周期大於第三時間周期。該方法還包括在執行第一循環之後執行第二循環以形成所述介電材料的第二單層。在又一個實施例中，提供了一種半導體器件，該半導體器件包括包含第一材料的第一層，該第一層包括多個第一單層，該多個第一單層具有第一密度。第二層位於第一層的上方，該第二層包括第一材料，該第二層包括多個第二單層，該多個第二單層具有小於第一密度的第二密度。儘管已經詳細地描述了實施例及其優勢，但應該理解，可以在不背離所附權利要求限定的實施例的精神和範圍的情況下，在此可進行各種改變、替換和更改。例如，可以顛倒複合電介質內的第一介電材料和第二介電材料的布置，首先形成第二介電材料，然後在第二介電材料上方形成第一介電材料。而且，本申請的範圍並不僅限於本說明書中描述的エ藝、機器、製造、材料組分、裝置、方法和步驟的具體實施例。作為本領域普通技術人員根據實施例的公開內容將很容易理解，根據實施例可以採用現有存在的 或今後開發的用於實現與本文所述相應實施例基本上相同的功能或者獲得基本上相同的結果的エ藝、機器、製造、材料組分、裝置、方法或步驟。因此，所附權利要求g在其範圍內包括這樣的エ藝、機器、製造、材料組分、裝置、方法或步驟。
權利要求
1.一種用於製造半導體器件的方法，所述方法包括 向沉積腔室引入第一前體並持續第一時間； 在引入所述第一前體之後，向所述沉積腔室引入第一清除氣體並持續第二時間，其中所述第二時間大於所述第一時間； 在引入所述第一清除氣體之後，向所述沉積腔室引入第二前體並持續第三時間，其中所述第三時間大於或等於所述第一時間；以及 在引入所述第二前體之後向所述沉積腔室引入第二清除氣體並持續第四時間。
2.根據權利要求1所述的方法，其中，所述第四時間大於所述第三時間。
3.根據權利要求1所述的方法，其中，所述第二時間和所述第四時間的第一總和大於所述第一時間和所述第三時間的第二總和。
4.根據權利要求1所述的方法，其中，所述第二前體含有氧。
5.一種用於製造半導體器件的方法，所述方法包括 執行第一循環以形成介電材料的第一單層，所述第一循環包括 使襯底的表面與第一前體反應並持續第一時間周期以形成第一前體表面； 從所述第一前體表面清除所述第一前體並持續第二時間，其中，所述第二時間周期大於所述第一時間周期； 用第二前體氧化所述第一前體表面以形成所述介電材料的所述第一單層，氧化所述第一前體表面持續第三時間周期，其中，所述第三時間周期大於或等於所述第一時間周期；以及 從所述介電材料的所述第一單層清除所述第二前體並持續第四時間周期，其中，所述第四時間周期大於所述第三時間周期；以及 在執行所述第一循環之後執行第二循環以形成所述介電材料的第二單層。
6.根據權利要求5所述的方法，其中，所述第一前體包含鋯。
7.根據權利要求5所述的方法，其中，所述第二循環進一步包括 使所述介電材料的所述第一單層的表面與所述第一前體反應並持續第五時間周期以形成第二前體表面； 從所述第二前體表面清除所述第一前體並持續第六時間周期，其中，所述第六時間周期小於所述第二時間周期； 用所述第二前體氧化所述第二前體表面以形成所述介電材料的第二單層，氧化所述第二前體表面持續第七時間周期，所述第七時間周期小於所述第三時間周期；以及 從所述第二單層清除所述第二前體並持續第八時間周期，其中，所述第八時間周期小於所述第四時間周期。
8.根據權利要求7所述的方法，進一步包括執行第三循環以形成所述介電材料的第三單層，所述執行第三循環發生在所述執行第二循環之後，所述第三循環與所述第一循環相同。
9.一種半導體器件，包括 第一層，包括第一材料，所述第一層包括多個第一單層，所述多個第一單層具有第一密度；以及 第二層，位於所述第一層上方，所述第二層包括所述第一材料，所述第二層包括多個第二單層，所述多個第二單層具有小於所述第一密度的第二密度。
10.根據權利要求9所述的半導體器件，其中，所述第一材料是氧化鋯。
全文摘要
本發明公開了一種用於製造半導體器件的系統和方法。一個實施例包括採用原子層沉積(ALD)工藝形成沉積層。ALD工藝可以利用第一前體並持續第一時間周期；第一清除並持續比第一時間周期更長的第二時間周期；第二前體並持續比第一時間周期更長的第三時間周期；以及第二清除並持續比第三時間周期更長的第四時間周期。本發明還公開了沉積材料及形成方法。
文檔編號H01L21/02GK103050376SQ201210057500
公開日2013年4月17日 申請日期2012年3月6日 優先權日2011年10月17日
發明者張耀文, 蔡正原, 林杏蓮 申請人:臺灣積體電路製造股份有限公司