時間數字轉換器和時間間隔測量方法與流程
2023-10-11 15:07:29 3
本發明涉及時間測量領域，具體而言，涉及一種時間數字轉換器和時間間隔測量方法。
背景技術：
時間間隔測量在信息技術領域有著非常廣泛的應用，多種物理量都可以通過一定的方法轉換為時間量，而時間數字轉換器(TimetoDigitalConverter，簡稱TDC)可以將時間量轉換為數字量，達到用計算機處理各種物理量的目的，可用在超聲波流量計、雷射測距儀、超聲波密度儀等多種設備中。時間數字轉換器的主要設計指標包括：時間測量精度和時間測量範圍。時間測量精度影響量化解析度，時間測量範圍影響時間數字轉換器的應用範圍。差分鏈是一種常用的提高時間測量精度的方法，通過對不同時間延遲的兩個延遲單元做差分，可以得到小於單個門級延遲的測量精度。相關技術中公開了一種使用環形差分鏈的時間數字轉換器，此種時間數字轉換器測量時需要在開機信號和結束信號進入的兩個階段分別記錄粗值計數、細值計數、圈內位置等信息，再通過一個複雜的算式得到測量結果，計算複雜且涉及多個參數。在一個純數字實現的時間數字轉換器中，這些參數是必需但無法預知的，所以這種方案不便於測量絕對的時間間隔值。並且此種時間數字轉換器還需要外圍電路進行電壓調節，來保證時間數字轉換器正常工作，造成時間數字轉換器的更加複雜。針對現有技術中時間數字轉換器比較複雜的問題，目前尚未提出有效的解決方案。
技術實現要素：
本發明的主要目的在於提供一種時間數字轉換器和時間間隔測量方法，以解決現有技術中時間數字轉換器比較複雜的問題。為了實現上述目的，根據本發明的一個方面，提供了一種時間數字轉換器，包括：第一脈衝整形器，用於接收開始脈衝和結束脈衝，對開始脈衝進行轉換以輸出第一脈衝，對結束脈衝進行轉換以輸出第二脈衝，其中，第一脈衝和第二脈衝的脈衝寬度相等；環形差分鏈，用於記錄第一脈衝以及第二脈衝匹配時，第一脈衝以及第二脈衝在 環形差分鏈中的環內位置，環形差分鏈具有第一延遲環和第二延遲環，第一延遲環用於傳輸第一脈衝，第二延遲環用於傳輸第二脈衝，其中，第一延遲環的延遲時間不同於第二延遲環的延遲時間；計數器，用於對第一脈衝在第一延遲環內的傳輸圈數計數，得到第一計數值，並對第二脈衝在第二延遲環內的傳輸圈數計數，得到第二計數值；寄存器，用於當第一脈衝以及第二脈衝匹配時，存儲第二計數值、第一計數值和第一脈衝以及第二脈衝匹配時在環形差分鏈中的環內位置，以計算開始脈衝和結束脈衝之間的時間間隔。進一步地，時間數字轉換器還包括：使能單元，其輸入端與計數器連接，用於為環形差分鏈提供使能信號。進一步地，第一延遲環具有編號為D1至Dn的n個緩衝器，緩衝器Di的輸出端與緩衝器Di+1的輸入端相連接，緩衝器Dn的輸出端與緩衝器D1的輸入端相連接，緩衝器D1的輸入端還用於接收第一脈衝，第二延遲環具有編號為B1至Bn的n個緩衝器，緩衝器Bi的輸出端與緩衝器Bi+1的輸入端相連接，緩衝器Bn的輸出端與緩衝器B1的輸入端相連接，緩衝器B1的輸入端還用於接收第二脈衝，i＝1至n-1，n為2以上的自然數，環形差分鏈還包括：編號為A1至An的n個第一邏輯單元，均用於對接收到的信號進行邏輯與運算，其中，第一邏輯單元A1至第一邏輯單元An的第一輸入端均與使能單元的輸出端相連接，第一邏輯單元Aj的第二輸入端與緩衝器Dj的輸出端相連接，第一邏輯單元Aj的第三輸入端與緩衝器Bj的輸出端相連接，j＝1至n；編號為RS1至RSn的n個觸發器，其中，觸發器RSj的置位端與第一邏輯單元Aj的輸出端相連接，觸發器RS1至觸發器RSn的輸出端均與編碼器相連接，編碼器用於對環內位置進行編碼，得到編碼值後，將編碼值發送至寄存器。進一步地，環形差分鏈還包括：編號為E1至En的n個緩衝器，緩衝器Ei的輸出端與緩衝器Ei+1的輸入端相連接，緩衝器E1的輸入端與使能單元的輸出端相連接，第一邏輯單元Aj的第一輸入端連接至緩衝器Ej的輸出端。進一步地，時間數字轉換器還包括：第二脈衝整形器，輸入端與緩衝器Dn的輸出端和緩衝器Bn的輸出端均相連接，輸出端與緩衝器D1的輸入端和緩衝器B1的輸入端均相連接。進一步地，時間數字轉換器還包括：第二邏輯單元，輸入端與第一脈衝整形器和第二脈衝整形器均相連接，用於選擇將第一脈衝整形器輸出的第一脈衝和第二脈衝輸送至環形差分鏈，或將在環形差分鏈中傳輸的第一脈衝和第二脈衝再次輸送至環形差分鏈；以及第三邏輯單元，輸入端與第二邏輯單元的輸出端相連接，輸出端與緩衝器D1的輸入端和緩衝器B1的輸入端均相連接，用於選擇輸送復位信號至環形差分鏈，或輸 送第一脈衝和第二脈衝至環形差分鏈。進一步地，第二邏輯單元包括：第一或門，第一或門的第一輸入端連接至第一脈衝整形器的第一輸出端，第一或門的第二輸入端連接至第二脈衝整形器的第一輸出端；以及第二或門，第二或門的第一輸入端連接至第一脈衝整形器的第二輸出端，第二或門的第二輸入端連接至第二脈衝整形器的第二輸出端，第三邏輯單元包括：第一與門，第一與門的第一輸入端連接至第一或門的輸出端，第一與門的第二輸入端用於接收清零信號；以及第二與門，第二與門的第一輸入端連接至第二或門的輸出端，第二與門的第二輸入端用於接收清零信號。進一步地，使能單元包括：邏輯模塊，與計數器相連接，用於在第二計數值與第一計數值相等時輸出邏輯1；觸發器模塊，觸發器模塊的置位端與邏輯模塊的輸出端相連接；以及多路選擇器，多路選擇器的第一輸入端與觸發器模塊的輸出端相連接，多路選擇器的第二輸入端用於接收邏輯1，多路選擇器的輸出端連接至n個第一邏輯單元的第一輸入端。為了實現上述目的，根據本發明的另一方面，提供了一種時間間隔測量方法，應用於時間數字轉換器，時間數字轉換器包括第一延遲環以及第二延遲環，第一延遲環的延遲時間不同於第二延遲環的延遲時間，時間間隔測量方法包括：接收開始脈衝以及結束脈衝；對開始脈衝和結束脈衝分別進行轉換，對應得到第一脈衝和第二脈衝，其中，第一脈衝和第二脈衝的脈衝寬度相等；輸送第一脈衝至第一延遲環，並輸送第二脈衝至第二延遲環；對第一脈衝在第一延遲環內的傳輸圈數進行計數，得到第一計數值，並對第二脈衝在第二延遲環內的傳輸圈數進行計數，得到第二計數值；獲取第一脈衝和第二脈衝匹配時的第一脈衝以及第二脈衝在環形差分鏈的環內位置、第一脈衝在第一延遲環中的傳輸圈數以及第二脈衝在第二延遲環中的傳輸圈數；根據第二計數值、第一計數值和環內位置計算開始脈衝和結束脈衝之間的時間間隔，其中，第一計數值為第一脈衝在第一延遲環中的傳輸圈數，第二計數值為第二脈衝在第二延遲環中的傳輸圈數。進一步地，在得到第二計數值和第一計數值之後，並且在獲取第一脈衝和第二脈衝匹配時的環內位置之前，時間間隔測量方法還包括：判斷第二計數值和第一計數值是否相等，若判斷出第二計數值和第一計數值相等，則確定第一脈衝與第二脈衝匹配。進一步地，第一延遲環和第二延遲環均包括n個緩衝器，根據第二計數值、第一計數值和環內位置計算開始脈衝和結束脈衝之間的時間間隔包括：按照公式T＝Tp×(C×n+X)計算開始脈衝和結束脈衝之間的時間間隔，其中，Tp為第一延遲環和第二延遲環之間的解析度，C為第二計數值或第一計數值，X為環內位置，T為時間間隔。進一步地，第一延遲環和第二延遲環均包括n個緩衝器，根據第二計數值、第一 計數值和環內位置計算開始脈衝和結束脈衝之間的時間間隔包括：計算第一計數值與第二計數值之差；以及按照公式T＝Tp×(Cq×n+X+Cd×Nr)計算開始脈衝和結束脈衝之間的時間間隔，其中，Tp為第一延遲環和第二延遲環之間的解析度，Cq為第二計數值，Cd為第一計數值與第二計數值之差，X為環內位置，Nr為第二延遲環的延遲時間與解析度的比值，T為時間間隔。進一步地，在接收開始脈衝以及結束脈衝之前，時間間隔測量方法還包括：校準時間數字轉換器，得到第一延遲環和第二延遲環之間的解析度Tp和第二延遲環的延遲時間與解析度的比值Nr。進一步地，校準時間數字轉換器，得到第一延遲環和第二延遲環之間的解析度Tp包括：將參考時鐘的兩個連續上升沿對應輸送至第一延遲環和第二延遲環；檢測參考時鐘的兩個連續上升沿之間的時間間隔；以及按照公式計算第一延遲環和第二延遲環之間的解析度Tp，其中，Tc為參考時鐘的周期，T測為檢測到的參考時鐘的兩個連續上升沿之間的時間間隔。進一步地，第一延遲環和第二延遲環均包括n個緩衝器，校準時間數字轉換器，得到第二延遲環的延遲時間與解析度的比值Nr包括：將參考時鐘的兩個連續上升沿對應輸送至第一延遲環和第二延遲環；至少連續兩次記錄兩個連續上升沿匹配時的環內位置和第一延遲環內傳輸的脈衝的傳輸圈數；以及按照公式計算第二延遲環的延遲時間與解析度的比值Nr，其中，Ci′2和Ci′1為相鄰兩次記錄的第一延遲環內傳輸的脈衝的傳輸圈數，Xi′2和Xi′1為相鄰兩次記錄的兩個連續上升沿匹配時的環內位置，N為記錄次數。本發明採用包括以下結構的時間數字轉換器：第一脈衝整形器，用於接收開始脈衝和結束脈衝，並對開始脈衝進行轉換以輸出第一脈衝，以及對結束脈衝進行轉換以輸出第二脈衝，其中，第一脈衝和第二脈衝的脈衝寬度相等；環形差分鏈，用於記錄第一脈衝以及第二脈衝匹配時，第一脈衝以及第二脈衝在環形差分鏈中的環內位置，環形差分鏈具有第一延遲環和第二延遲環，第一延遲環用於傳輸第一脈衝，第二延遲環用於傳輸第二脈衝，其中，第一延遲環的延遲時間不同於第二延遲環的延遲時間；計數器，用於對第一脈衝在第一延遲環內的傳輸圈數計數，得到慢環圈數，並對第二脈衝在第二延遲環內的傳輸圈數計數，得到快環圈數；以及寄存器，用於當第一脈衝以及第二脈衝匹配時，存儲第二計數值、第一計數值和第一脈衝以及第二脈衝匹配時在環形差分鏈中的環內位置，以計算開始脈衝和結束脈衝之間的時間間隔。通過設置脈衝整形器對開始脈衝和結束脈衝進行轉換，避免了脈衝信號在延遲環的奇數圈和偶數圈出現傳輸極性的不同，進而能夠利用計數器對開始脈衝和結束脈衝從進入延遲環 到發生匹配的總圈數進行計數，避免了現有技術中因需要兩個階段對脈衝信號的傳輸圈數進行計數而導致的複雜控制操作的問題，解決了現有技術中時間數字轉換器比較複雜的問題，進而達到了簡化結構、降低功耗的效果。附圖說明構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用於解釋本發明，並不構成對本發明的不當限定。在附圖中：圖1是根據本發明實施例的時間數字轉換器的示意圖；圖2是根據本發明實施例的時間數字轉換器中環形差分鏈的示意圖；圖3是根據本發明實施例的時間數字轉換器中差分比較單元的示意圖；圖4是根據本發明優選實施例的時間數字轉換器的示意圖；圖5是根據本發明實施例的時間間隔測量方法的流程圖；圖6是採用本發明實施例的時間間隔測量方法進行準確測量的示意圖；圖7是採用本發明實施例的時間間隔測量方法進行快速測量的示意圖；以及圖8是採用本發明實施例的時間間隔測量方法進行校準的示意圖。具體實施方式需要說明的是，在不衝突的情況下，本申請中的實施例及實施例中的特徵可以相互組合。下面將參考附圖並結合實施例來詳細說明本發明。本發明實施例提供了一種時間數字轉換器，以下對本發明實施例所提供的時間數字轉換器進行具體介紹：圖1是根據本發明實施例的時間數字轉換器的示意圖，如圖1所示，該實施例的時間數字轉換器包括第一脈衝整形器10、環形差分鏈20、計數器30和寄存器50，具體地：第一脈衝整形器10用於接收開始脈衝和結束脈衝，對開始脈衝進行轉換以輸出第一脈衝，對結束脈衝進行轉換以輸出第二脈衝，其中，第一脈衝和第二脈衝的脈衝寬度相等；優選地，第一脈衝整形器10具有第一輸入端、第二輸入端、第一輸出端和第二輸出端，第一輸入端用於接收開始脈衝Sin，第二輸入端用於接收結束脈衝Sref，開始脈衝Sin和結束脈衝Sref經過第一脈衝整形器10後，可以被轉換為脈衝寬度相等的脈衝 信號，再分別由第一輸出端和第二輸出端輸出，以保證後續根據轉換後的脈衝信號進行時間間隔測量，在本發明實施例中，為避免脈衝寬度過寬，第一脈衝整形器10將開始脈衝和結束脈衝均轉換為脈衝寬度固定的脈衝信號，具體的脈衝寬度根據實際需要進行設定，其中，第一輸出端輸出對開始脈衝Sin轉換後所得到的第一脈衝，第二輸出端輸出對結束脈衝Sref轉換後所得到的第二脈衝。環形差分鏈20用於記錄第一脈衝以及第二脈衝匹配時，第一脈衝以及第二脈衝在環形差分鏈中的環內位置，環形差分鏈具有第一延遲環和第二延遲環，第一延遲環用於傳輸第一脈衝，第二延遲環用於傳輸第二脈衝，其中，第一延遲環的延遲時間不同於第二延遲環的延遲時間；在本發明實施例中，兩個延遲環的延遲時間不相同，以下描述中以第一延遲環的延遲時間大於第二延遲環的延遲時間進行說明。計數器30，用於對第一脈衝在第一延遲環內的傳輸圈數計數，得到第一計數值，並對第二脈衝在第二延遲環內的傳輸圈數計數，得到第二計數值；該計數器30與第一延遲環和第二延遲環均相連接，對第一脈衝在第一延遲環內的傳輸圈數計數，得到第一計數值Cq，並對第二脈衝在第二延遲環內的傳輸圈數計數，得到第二計數值Cr。寄存器50，用於當第一脈衝以及第二脈衝匹配時，存儲第二計數值、第一計數值和第一脈衝以及第二脈衝匹配時在環形差分鏈中的環內位置，以計算開始脈衝和結束脈衝之間的時間間隔。其中，寄存器50與計數器30和環形差分鏈20均相連接，優選地，寄存器50可以根據自身內部所存儲的計算原理，在接收到第一計數值、第二計數值和環內位置後，直接計算時間差，也可以將第一計數值、第二計數值和環內位置傳輸至其它能夠執行計算功能的器件對間差進行計算。其中，所謂發生匹配是指第一脈衝傳輸到第一延遲環的(a為正整數，b為自然數，並且a≤b)處時，第二脈衝也傳輸到第二延遲環的處，對於環形差分鏈來說，其內兩個延遲環的長度相等，當兩個脈衝同樣都傳輸到所處環的處時，說明這兩個脈衝發生匹配，也即是第二脈衝追上第一脈衝，在第一脈衝和第二脈衝傳輸過程中，由於兩個延遲環快慢不同，所以會出現原先落後於第一脈衝的第二脈衝將逐漸接近並最終超過第一脈衝，其中，第二脈衝趕上第一脈衝的下降沿時，兩個脈衝信號發生匹配。通過設置脈衝整形器對開始脈衝和結束脈衝進行轉換，避免了脈衝信號在延遲環的奇數圈和偶數圈出現傳輸極性的不同，進而能夠利用計數器對開始脈衝和結束脈衝 從進入延遲環到發生匹配的總圈數進行計數，避免了現有技術中因需要兩個階段計數而導致時間數字轉換器電路結構比較複雜的問題，進而達到了簡化電路結構、降低功耗的效果。本發明實施例提供了一種環形差分鏈20的具體結構，圖2是本發明實施例中環形差分鏈20的具體結構圖，如圖2所示，第一延遲環具有編號為D1至Dn的n(n為2以上的自然數)個緩衝器(圖2中示意性示出了n為8的情況所構成的時間數字轉換器)，這n個緩衝器首尾依次相連接組成第一延遲環，即，緩衝器Di(i依次取1至n-1)的輸出端與緩衝器Di+1的輸入端相連接，緩衝器Dn的輸出端與緩衝器D1的輸入端相連接，其中，緩衝器D1的輸入端還用於作為第一延遲環的輸入端，可以與第一脈衝整形器10的第一輸出端相連接，以接收第一脈衝，即，第一脈衝通過緩衝器D1的輸入端傳入第一延遲環後在第一延遲環內傳輸。第二延遲環具有編號為B1至Bn的n個緩衝器，這n個緩衝器首尾依次相連接組成第二延遲環，即，緩衝器Bi的輸出端與緩衝器Bi+1的輸入端相連接，緩衝器Bn的輸出端與緩衝器B1的輸入端相連接，緩衝器B1的輸入端還用於作為第二延遲環的輸入端，與可以第一脈衝整形器10的第二輸出端相連接，以接收第二脈衝，即，第二脈衝通過緩衝器B1的輸入端傳入第二延遲環後在第二延遲環內。環形差分鏈20還具有編號為A1至An的n個第一邏輯單元，第一邏輯單元的個數與第一延遲環中緩衝器的個數以及第二延遲環中緩衝器的個數均相同，這n個第一邏輯單元均用於在各自接收到的信號均為高電平信號的情況下，對應輸出邏輯1，即，相當於對接收到的信號進行邏輯與運算，圖2中示意性示出了第一邏輯單元為與門，其中，緩衝器Dj(j依次取1至n)的輸出端和緩衝器Bj的輸出端均對應相連接至相應的第一邏輯單元Aj的輸入端。本發明實施例中，一個緩衝器Dj、一個緩衝器Bj和相連接的第一邏輯單元Aj構成環形差分鏈20中的一個差分比較單元的主要部件，圖2中示意性示出了環形差分鏈20具有8個差分比較單元，圖3是一個差分比較單元的示意圖。第一邏輯單元Aj在其輸入端的脈衝信號均處於高電平狀態時，該第一邏輯單元Aj輸出邏輯1，其它情況則輸出邏輯0，所以，在第一脈衝和第二脈衝傳輸過程中，由於兩個延遲環快慢不同，原先落後於第一脈衝的第二脈衝將逐漸接近並最終超過第一脈衝，當在某個差分比較單元中，第二脈衝趕上第一脈衝的下降沿時，兩個脈衝信號發生匹配，這個差分比較單元的第一邏輯單元輸出邏輯1，其它未發生匹配的差分比較單元的第一邏輯單元則輸出邏輯0，如圖4所示，本發明的時間數字轉換器還可以包括編碼器40，該編碼器40通過對環形差分鏈中不同差分比較單元輸出的邏輯信號，對第一脈衝和第二脈衝的傳輸位置進行記錄，來得到兩個脈衝發生匹配時的環內位置。進一步地，環形差分鏈20還包括：編號為RS1至RSn的n個觸發器(均為RS觸發器)，其中，觸發器RSj的置位端與第一邏輯單元Aj的輸出端相連接，觸發器RS1至觸發器RSn的輸出端均與編碼器40相連接。編碼器40用於對環內位置進行編碼，得到編碼值後，將編碼值發送至所述寄存器。雖然每一個差分比較單元中的第一邏輯單元均是在使能信號為1，並且匹配發生時輸出1，否則輸出0，編碼器相應地能夠確定出匹配發生的位置，但是在對匹配位置進行確定時，編碼器計數的條件(時鐘上升沿)是匹配信號經過匹配傳遞鏈的輸出；匹配信號的傳遞需要時間，與此同時延遲環中的兩個脈衝信號也進行了傳遞，相位關係已經產生了變化。因此，RS觸發器記錄匹配發生的位置，以供一段時間後的採樣使用，若不使用RS觸發器，採樣時所見的位置將是錯誤的位置。每一個差分比較單元中與RS觸發器的Q輸出端相連接的或門的作用則是用來收集匹配信號，確保在對第一計數值、第二計數值和環內位置採樣時已經得到了匹配位置信息。進一步地，本發明實施例的時間數字轉換器中的環形差分鏈20，還包括n個連接至第一邏輯單元前端的緩衝器E1至En，各個第一邏輯單元均通過各自相連接的緩衝器接收輸送至環形差分鏈20的匹配使能信號，其中，匹配使能信號用於確定時間數字轉換器進行時間間隔測量的模式，具體測量模式和對應測量模式的具體測量方法，在本發明實施例的以下內容所提供的時間間隔測量方法中進行具體介紹。如圖所示，環形差分鏈20由多個結構相同的差分單元組成。圖3所示出的一個差分比較單元中，緩衝器Ej的輸出端連接至第一邏輯單元Aj的一個輸入端，通過在第一邏輯單元前端設置緩衝器，實現了對匹配使能信號進行緩衝和放大，保證匹配使能信號傳遞過程中的穩定性，同時，這n個緩衝器相互串聯，串聯的優勢在於可以將用於傳輸串聯脈衝信號的延遲環包裝為一個模塊，以簡化時間數字轉換器的設計，並減少並聯方式同時翻轉可能帶來的劇烈壓降。圖4是根據本發明優選實施例的時間數字轉換器的示意圖。如圖4所示，計數器30的第一輸入端通過與門91與環形差分鏈中的緩衝器D1相連，計數器30的第二輸入端通過與門92與環形差分鏈中的緩衝器B1相連，用於對第一脈衝在第一延遲環內的傳輸圈數計數，得到第一計數值Cq，並對第二脈衝在第二延遲環內的傳輸圈數計數，得到第二計數值Cr，具體地，計數原理為計數器30的第一輸入端每遇到一個脈衝上升沿信號，則對應的第一計數值Cq加1，計數器30的第二輸入端每遇到一個脈衝上升沿信號，則對應的第二計數值Cr加1。優選地，本發明實施例的時間數字轉換器還包括使能單元60，用於為環形差分鏈20提供使能信號。圖4中示意性示出了使能單元60包括邏輯模塊、觸發器模塊(RS觸發器)和多路選擇器MUX，計數器30的第一輸出端和第二輸出端均與邏輯模塊的輸入端相連接，該邏輯模塊用於進行邏輯等於運算，當第一計數值與第二計數值相等 時，邏輯模塊輸出邏輯1，觸發器模塊的置位端與邏輯模塊的輸出端相連接，觸發器模塊的輸出端與多路選擇器MUX的第一輸入端相連接，在置位端接收到邏輯1的情況下，觸發器模塊的輸出端輸出邏輯1，多路選擇器MUX的第二輸入端直接接收邏輯1信號，多路選擇器的輸出端與第一邏輯單元A1至第一邏輯單元An的第一輸入端均相連接，通過此種結構的使能單元，能夠通過多路選擇器選擇在觸發器模塊輸出邏輯1的情況下，將邏輯1信號輸送至第一邏輯單元A1至第一邏輯單元An，此種情況，第一邏輯單元A1至第一邏輯單元An將斷續性地接收到邏輯1信號，即，斷續性地接收到使能信號，以使時間數字轉換器採用準確模式進行時間差測量。若多路選擇器選擇在第二輸入端始終接收邏輯1信號的情況下，將邏輯1信號輸送至第一邏輯單元A1至第一邏輯單元An，此種情況，第一邏輯單元A1至第一邏輯單元An將始終接收到邏輯1信號，即，始終接收到使能信號，以使時間數字轉換器採用快速模式進行時間差測量。準確模式和快速模塊的具體測量方法在本發明實施例的以下內容所提供的時間間隔測量方法中進行具體介紹。通過設置使能單元來傳輸使能信號至各個第一邏輯單元的置位端，實現了能夠控制時間數字轉換器採用不同模式進行時間間隔測量，豐富了時間數字轉換器的測量方式。進一步地，時間數字轉換器還包括第二邏輯單元80和第三邏輯單元90，第二邏輯單元80的輸入端與所述第一脈衝整形器10和所述第二脈衝整形器70均相連接，第三邏輯單元90的輸入端與第二邏輯單元80的輸出端相連接，輸出端與緩衝器D1的輸入端和緩衝器B1的輸入端均相連接，具體地，在本發明實施例所提供的時間數字轉換器中，第二邏輯單元80包括第一或門81和第二或門82，第三邏輯單元90包括第一與門91和第二與門92，第一或門的第一輸入端連接至第一脈衝整形器的第一輸出端，第一或門的第二輸入端連接至第二脈衝整形器的第一輸出端；第二或門的第一輸入端連接至第一脈衝整形器的第二輸出端，第二或門的第二輸入端連接至第二脈衝整形器的第二輸出端；第一與門的第一輸入端連接至第一或門的輸出端，第一與門的第二輸入端用於接收清零信號；第二與門的第一輸入端連接至第二或門的輸出端，第二與門的第二輸入端用於接收清零信號。優選地，時間數字轉換器還包括第二脈衝整形器70，第二脈衝整形器70的第一輸入端與緩衝器Dn的輸出端相連接，第二脈衝整形器70的第二輸入端與緩衝器Bn的輸出端均相連接，第二脈衝整形器70的第一輸出端依次通過或門81以及與門91與緩衝器D1的輸入端相連接，第二脈衝整形器70的第二輸出端依次通過或門82以及與門92與緩衝器B1的輸入端均相連接。通過在第一延遲環和第二延遲環的首尾相連接處設置第二脈衝整形器，實現了延遲環中傳輸的脈衝信號每傳輸一圈後，均經過第二脈衝整形器進行整形後再進行下一 圈的傳輸，此種通過第二脈衝整形器對每一圈後脈衝信號進行整形，避免了傳輸過程中出現脈衝收縮，進而達到了提高測量精度的效果。第一或門和第二或門的作用是選擇將第一脈衝整形器輸出的第一脈衝和第二脈衝，經第一與門和第二與門傳送至環形差分鏈，或選擇將已經在環形差分鏈中傳輸的第一脈衝和第二脈衝經第二脈衝整形器整形後，再次經第一與門和第二與門傳入環形差分鏈。第一與門和第二與門還均具有一個可控輸入端，在利用時間數字轉換器進行時間差測量之前，通過與門的可控輸入端輸入邏輯0信號至環形差分鏈(即，發送清零信號至第一與門和第二與門)，可以實現將時間數字轉換器中環形差分鏈清零，同時，還可以發送復位信號至各個RS觸發器的R端以對觸發器進行復位，實現對時間數字轉換器進行測量前的初始化。本發明實施例還提供了一種時間間隔測量方法，該時間間隔測量方法可以通過本發明實施例上述內容所提供的時間數字轉換器執行，以下對本發明實施例所提供時間間隔測量方法進行具體介紹：圖5是根據本發明實施例的時間間隔測量方法的流程圖，如圖5所示，該實施例所提供的時間間隔測量方法包括如下步驟S501至S506：S501：接收開始脈衝以及結束脈衝；S502：對開始脈衝和結束脈衝分別進行轉換，對應得到第一脈衝和第二脈衝；具體地，可以通過本發明實施例上述內容所提供的時間數字轉換器中的第一脈衝整形器對開始脈衝進行轉換，得到第一脈衝，以及利用上述第一脈衝整形器對結束脈衝進行轉換，得到第二脈衝。也可以通過其它能夠將開始脈衝和結束脈衝轉換為脈衝寬度固定的器件進行轉換，對應得到第一脈衝和第二脈衝。其中，轉換後的第一脈衝和第二脈衝的脈衝寬度相等，以保證後續能夠根據第一脈衝和第二脈衝的傳輸進行時間間隔測量。在本發明實施例中，為避免脈衝寬度過寬，可以將開始脈衝和結束脈衝均轉換為脈衝寬度固定的脈衝信號，具體的脈衝寬度根據實際需要進行設定。進一步地，在對開始脈衝和結束脈衝分別進行轉換之前，可以先輸送清零信號至進行時間間隔測量的第一延遲環和第二延遲環內，以對第一延遲環和第二延遲環進行初始化，保證後續的測量精度。S503：輸送第一脈衝至第一延遲環，並輸送第二脈衝至第二延遲環；其中，第一延遲環的延遲時間和第二延遲環的延遲時間不同，在本發明實施例中，以第一延遲環的延遲時間Tq大於第二延遲環的延遲時間Tr為例進行具體說明，第一延遲環和第二延遲環構成進行時間間隔檢測的差分鏈，差分鏈中的一節為一個差分比較單元，每一節均主要由一對延遲相差(也稱解析度)為Tp的緩衝器構成，即，S504：對第一脈衝在第一延遲環內的傳輸圈數計數，並對第二脈衝在第二延遲環內的傳輸圈數計數；具體地，可以通過計數器對傳輸圈數進行計數。S505：獲取第一脈衝以及第二脈衝匹配時的環內位置第一脈衝以及第二脈衝在環形差分鏈的環內位置、第一脈衝在第一延遲環中的傳輸圈數以及所述第二脈衝在所述第二延遲環中的傳輸圈數；所謂匹配時的環內位置即是指第二脈衝趕上第一脈衝下降沿時，這一狀態發生時第一脈衝和第二脈衝傳輸所位於的差分比較單元的位置，也即是這一狀態發生所處於差分鏈中的第幾節。S506：根據第一計數值、第二計數值和環內位置計算開始脈衝和結束脈衝之間的時間間隔，其中，第一計數值為第一脈衝在第一延遲環中的傳輸圈數，第二計數值為第二脈衝在第二延遲環中的傳輸圈數；具體地，可以採用以下兩種模式對時間差進行計算：準確模式：在得到第一計數值和第二計數值之後，判斷二者是否相等，一旦判斷出二者相等，則對環內位置進行記錄，具體地，在利用本發明實施例上述內容所提供的時間數字轉換器進行測量時，則在判斷出第一計數值和第二計數值相等的情況下，控制使能單元產生使能信號，並使使能信號沿使能傳遞鏈順次送到環形差分鏈的每一級差分比較單元。當在某個差分比較單元中，第二脈衝趕上第一脈衝的下降沿時，兩個脈衝信號發生匹配，這個差分比較單元將輸出邏輯1，其它差分比較單元則輸出邏輯0，通過對第一脈衝和第二脈衝的傳輸位置進行記錄，來得到兩個脈衝發生匹配時的環內位置。圖6是準確模式下測量示意圖，如圖6所示，測量時間間隔為每一級延遲差乘以從開始到最終匹配所經過的差分比較單元的總級數，即，使用T＝Tp×(C×n+X)計算開始脈衝和結束脈衝之間的時間間隔，其中，Tp為第一延遲環和第二延遲環之間的解析度，可以在測量前通過對時間數字轉換器進行校準計算得出，C為第一計數值或第二計數值，X為兩個脈衝匹配時的環內位置，T為所求時間間隔。快速模式：快速模式中，使能單元總是處於輸出使能信號狀態，無需等待第一計數值和第二計數值相同，需要同時記錄第一脈衝以及第二脈衝的傳輸圈數Cq和Cr，所以快速模式類似於準確模式中第一計數值和第二計數值已經相等後的情況。當第二脈衝趕上第一脈衝的上升沿時，記錄匹配發生的位置。然後，按照公式T＝Tp×(Cq×n+X+Cd×Nr)計算開始脈衝和結束脈衝之間的時間差，其中，Tp為第 一延遲環和第二延遲環之間的解析度，Cq為第一計數值，Cd為第二計數值與第一計數值之差，即Cd＝Cr-Cq，X為第一脈衝以及第二脈衝匹配時的環內位置，Nr為第二延遲環的延遲時間與解析度之商，即T為時間差，Nr同樣可以在測量前通過對時間數字轉換器進行校準計算得出。本發明的方案中通過匹配使能的設計，簡化了準確模式下的測量。圖7是快速模式下的測量示意圖，如圖7所示，直觀來看，快速模式的測量結果是匹配時第一脈衝在第一延遲環中所經過的時間，減去第二脈衝在第二延遲環中經過的時間，即，時間差為：但因為Tq＝Tp×n+Tr，所以上述公式可以進行推導：T＝Tq×Cq+Tp×X-Tr×Cr＝(Tp×n+Tr)×Cq+Tp×X-Tr×Cr＝Tp×(Cq×n+X)+Tr×(Cq-Cr)＝Tp×(Cq×n+X)+Tr×Cd＝Tp×(Cq×n+X)+Tp×Nr×Cd＝Tp×(Cq×n+X+Cd×Nr)。通過對開始脈衝和結束脈衝進行轉換，避免了脈衝信號在延遲環的奇數圈和偶數圈出現傳輸極性的不同，進而能夠對開始脈衝和結束脈衝從進入延遲環到發生匹配的總圈數進行計數，避免了現有技術中因需要兩個階段計數而帶來的複雜結構和控制，解決了現有技術中時間數字轉換器比較複雜的問題，進而達到了簡化結構、降低功耗的效果。以下舉例說明對本發明實施例所提供的時間數字轉換器進行校準，得到參數Tp和Nr的方法：對於解析度Tp，校準模式下，以參考時鐘的兩個上升沿作為第一脈衝和第二脈衝，由於已知參考時鐘周期，假設為Tc，所以，可用準確模式或快速模式的方法得到測量結果並與時鐘周期計算得到測量的解析度Tp，即，按照公式計算第一延遲環和第二延遲環之間的解析度Tp，其中，Tc為參考時鐘的周期，T測為檢測到的參考時 鐘的兩個連續上升沿之間的時間間隔，在準確模式中在快速模式中其中C、n、X，Cq、Cd、Nr等參數均由時間數字轉換器的硬體結構決定。對於參數Nr，在校準模式中，參考時鐘的第一脈衝和第二脈衝各自在慢環和快環中傳輸，每當匹配一次記錄下當前的第一計數值C和環內位置X，對兩次相鄰匹配之間第一脈衝所傳輸的差分鏈的節數計算，這個結果的差值即為Nr，亦可對多次匹配中每兩次相鄰匹配之間第一脈衝所傳輸的差分鏈的節數計算求平均，得到參數Nr，即，其中，Ci′2和Ci′1為相鄰兩次記錄的第一脈衝在第一延遲環內的輸出圈數，Xi′2和Xi′1為相鄰兩次記錄的第一脈衝和第二脈衝匹配時的環內位置，N為記錄次數，圖8是校準模式中兩次匹配的示意圖，如圖8所示，令差分鏈長度為n，則Nr＝(C2-C1)×n+(X2-X1)。其推導過程如下，兩次匹配之間的過程就是第二延遲環中傳輸的第二脈衝，超過第一延遲環中傳輸的第一脈衝一圈的過程，假設兩次匹配之間，第一脈衝在第一延遲環中傳輸了Y圈和X個差分單元，則有：Tq×Y+Tp×X＝Tr×(Y+1)(Tr+Tp×n)×Y+Tp×X＝Tr×(Y+1)，Tp×(Y×n+X)＝Tr所以，通過校準得到參數Tp和Nr，即可計算出準確模式和快速模式下時差測量的結果。同時，通過數字方法進行校準，簡化了傳統時間數字轉換器需要調節電壓的方式來保證電路工作的方案，避免需要外圍電路支持才能進行時差測量的弊端，實現了在利用時間數字轉換器進行時間間隔測量時，簡化外圍電路的效果。從以上的描述中，可以看出，本發明避免了現有技術中因需要兩個階段計數而帶來的複雜結構和控制，解決了現有技術中時間數字轉換器比較複雜的問題，進而達到了簡化結構、降低功耗的效果。需要說明的是，在附圖的流程圖示出的步驟可以在諸如一組計算機可執行指令的計算機系統中執行，並且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同於此處的順序執行所示出或描述的步驟。顯然，本領域的技術人員應該明白，上述的本發明的各模塊或各步驟可以用通用 的計算裝置來實現，它們可以集中在單個的計算裝置上，或者分布在多個計算裝置所組成的網絡上，可選地，它們可以用計算裝置可執行的程序代碼來實現，從而，可以將它們存儲在存儲裝置中由計算裝置來執行，或者將它們分別製作成各個集成電路模塊，或者將它們中的多個模塊或步驟製作成單個集成電路模塊來實現。這樣，本發明不限制於任何特定的硬體和軟體結合。以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。