矽腔結構製作方法以及矽腔結構的製作方法
2023-10-10 07:16:09 1
矽腔結構製作方法以及矽腔結構的製作方法
【專利摘要】本發明提供了一種矽腔結構製作方法以及矽腔結構。所述矽腔結構製作方法包括：在襯底上形成多晶矽柵極以及柵極側牆；在兩個多晶矽柵極的柵極側牆之間形成U型矽腔；對U型矽腔進行表面氧化，形成表面氧化層；去除表面氧化層，以形成擴張的U型矽腔；在擴張的U型矽腔中執行鍺矽外延生長，以在擴張的U型矽腔中形成鍺矽區域。
【專利說明】矽腔結構製作方法以及矽腔結構
【技術領域】
[0001]本發明涉及半導體製造領域，更具體地說，本發明涉及一種矽腔結構製作方法以及相應的矽腔結構。
【背景技術】
[0002]在半導體技術中，提高半導體器件的性能是一個很重要的課題。隨著關鍵尺寸以及柵極氧化層不斷的縮小，導致載流子的遷移率大大降低，從而引起器件開態電流的降低並導致器件性能的退化。對於22納米高性能工藝來說，簡單的縮小關鍵尺寸的大小，已經無法滿足器件性能的要求，尤其是PMOS器件，因為空穴遷移率比電子遷移率要低兩倍。鍺的電子遷移率是矽中的2倍，空穴遷移率是矽的4倍，所以鍺矽工藝被提出，該工藝可以通過提高載流子的遷移率來提高器件性能，是22納米及以下技術代高性能工藝中最為重要和核心的工藝技術。
[0003]Intel在90納米技術節點便將鍺矽源/漏(S/D)應變增強器應用於高性能邏輯器件的製造，這也成為鍺矽技術的重要轉折點。隨後的45nm、32nm和22nm技術節點一再引入嵌入式鍺矽，逐步把鍺含量從15%增加到40%。隨著PMOS尺寸進一步縮小，嵌入式外延生長鍺矽源漏(S/D)技術被大量報導並應用於增強PMOS驅動電流。如圖1為現有的U型矽腔窗口，在此基礎上外延生長鍺矽。
【發明內容】
[0004]本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種擴張的矽腔結構及其該結構的製作方法；其中，在該矽腔結構的基礎上進行矽腔的擴張後進行外延生長錯娃，可以大大提聞器件的性能。
[0005]為了實現上述技術目的，根據本發明的第一方面，提供了一種矽腔結構製作方法，包括:
[0006]第一步驟:在襯底上形成多晶矽柵極以及柵極側牆；
[0007]第二步驟:在兩個多晶矽柵極的柵極側牆之間形成U型矽腔；
[0008]第三步驟:對U型矽腔進行表面氧化，形成表面氧化層；
[0009]第四步驟:去除表面氧化層，以形成擴張的U型矽腔
[0010]優選地，所述的矽腔結構製作方法還包括:
[0011]第五步驟:在擴張的U型矽腔中執行鍺矽外延生長，以在擴張的U型矽腔中形成鍺矽區域。
[0012]優選地，在第四步驟中，通過溼法刻蝕表面氧化層以去除表面氧化層。
[0013]優選地，在第四步驟中，通過氣體刻蝕表面氧化層以去除表面氧化層。
[0014]優選地，在第四步驟中，通過氣體等離子體去除表面氧化層。
[0015]優選地,氣體等離子體為NF3氣體。
[0016]優選地，所述矽腔結構製作方法用於製造CMOS器件。
[0017]優選地，在第二步驟中，通過幹法刻蝕在兩個多晶矽柵極的柵極側牆之間形成U
型矽腔。
[0018]根據本發明的第二方面，提供了一種根據本發明的第一方面所述的矽腔結構製作方法製成的矽腔結構。
[0019]本發明提供的新的矽腔結構的製作方法及過程和原有工藝及結構相比，需要在原有U型矽腔的地方，採用表面氧化的方法進行處理，並在經過一定時間的氧化後去除表面氧化層得到新矽腔結構，形成了擴張的矽腔，即可得到新的擴張的矽腔結構。由此，形成了擴張的U型矽腔，減少矽腔到溝道的距離，同時增加矽腔的容積。
[0020]由此，本發明提供了一種改進型的矽腔結構及其結構的製作方法，根據該製作方法製造的矽腔結構與傳統方法得到的U型矽腔相比，可以增加矽腔的容積，達到提高器件性能目的。
【專利附圖】
【附圖說明】
[0021]結合附圖，並通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解並且更容易地理解其伴隨的優點和特徵，其中:
[0022]圖1示意性地示出了根據本發明優選實施例的矽腔結構製作方法的第一和第二步驟。
[0023]圖2示意性地示出了根據本發明優選實施例的矽腔結構製作方法的第三步驟。
[0024]圖3示意性地示出了根據本發明優選實施例的矽腔結構製作方法的第四步驟。
[0025]圖4示意性地示出了根據本發明優選實施例的矽腔結構製作方法的第五步驟。
[0026]需要說明的是，附圖用於說明本發明，而非限制本發明。注意，表示結構的附圖可能並非按比例繪製。並且，附圖中，相同或者類似的元件標有相同或者類似的標號。
【具體實施方式】
[0027]為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。
[0028]圖1至圖4根據本發明優選實施例的矽腔結構製作方法的各個步驟。
[0029]具體地說，如圖1至圖4所示，根據本發明優選實施例的矽腔結構製作方法包括:
[0030]第一步驟:在襯底100上形成多晶矽柵極200以及柵極側牆300 ；
[0031]第二步驟:在兩個多晶矽柵極200的柵極側牆300之間形成U型矽腔400 ;優選地，可以通過幹法刻蝕在兩個多晶矽柵極200的柵極側牆300之間形成U型矽腔400，如圖1所示；
[0032]第三步驟:對U型矽腔400進行表面氧化，形成表面氧化層500 ；
[0033]第四步驟:去除表面氧化層500，以形成擴張的U型矽腔600 ；
[0034]例如，在第四步驟中，可以通過溼法刻蝕表面氧化層500以去除表面氧化層500 ；可替換地，在第四步驟中，可以通過氣體刻蝕表面氧化層500以去除表面氧化層500 ;進一步例如，在第四步驟中，可以通過氣體等離子體(例如氣體等離子體為NF3氣體)去除表面氧化層500。
[0035]第五步驟:在擴張的U型矽腔600中執行鍺矽外延生長，以在擴張的U型矽腔600中形成鍺矽區域700。
[0036]本發明提供的新的矽腔結構的製作方法及過程和原有工藝及結構相比，需要在原有U型矽腔的地方，採用表面氧化的方法進行處理，並在經過一定時間的氧化後去除表面氧化層得到新矽腔結構，形成了擴張的矽腔，即可得到新的擴張的矽腔結構。由此，形成了擴張的U型矽腔，減少矽腔到溝道的距離，同時增加矽腔的容積。
[0037]由此，本發明提供的新的矽腔結構，可以減少應力鍺矽與溝道的距離，同時擴大矽腔錯娃的體積，提聞錯娃間的應力，從而提聞器件性能，可以應用於半導體器件性能提聞的研究中。該發明可以有利地應用於在40nm技術節點及以下高性能器件的設計。
[0038]根據本發明優選實施例的矽腔結構製作方法可有利地用於製造半導體器件。例如，根據本發明優選實施例的矽腔結構製作方法可有利地用於製造M0S器件以及CMOS器件。
[0039]本發明的另一優選實施例還涉及通過上述方法得到的如圖4所示的新的擴張的矽腔結構。
[0040]可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例並非用以限定本發明。對於任何熟悉本領域的技術人員而言，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
【權利要求】
1.一種娃腔結構製作方法，其特徵在於包括: 第一步驟:在襯底上形成多晶矽柵極以及柵極側牆； 第二步驟:在兩個多晶矽柵極的柵極側牆之間形成U型矽腔； 第三步驟:對U型矽腔進行表面氧化，形成表面氧化層； 第四步驟:去除表面氧化層，以形成擴張的U型矽腔。
2.根據權利要求1所述的矽腔結構製作方法，其特徵在於還包括: 第五步驟:在擴張的U型矽腔中執行鍺矽外延生長，以在擴張的U型矽腔中形成鍺矽區域。
3.根據權利要求1或2所述的矽腔結構製作方法，其特徵在於，在第四步驟中，通過溼法刻蝕表面氧化層以去除表面氧化層。
4.根據權利要求1或2所述的矽腔結構製作方法，其特徵在於，在第四步驟中，通過氣體刻蝕表面氧化層以去除表面氧化層。
5.根據權利要求1或2所述的矽腔結構製作方法，其特徵在於，在第四步驟中，通過氣體等離子體去除表面氧化層。
6.根據權利要求5所述的矽腔結構製作方法，其特徵在於，氣體等離子體為NF3氣體。
7.根據權利要求6所述的矽腔結構製作方法，其特徵在於，所述矽腔結構製作方法用於製造CMOS器件。
8.根據權利要求1所述的矽腔結構製作方法，其特徵在於，在第二步驟中，通過幹法刻蝕在兩個多晶矽柵極的柵極側牆之間形成U型矽腔。
9.一種根據權利要求1至8所述的矽腔結構製作方法製成的矽腔結構。
【文檔編號】H01L21/8238GK104409504SQ201410693331
【公開日】2015年3月11日 申請日期:2014年11月26日 優先權日:2014年11月26日
【發明者】周海鋒 申請人:上海華力微電子有限公司