形成具有擴展基底的導電柱的半導體器件和方法

2023-10-10 08:52:49 4

專利名稱：形成具有擴展基底的導電柱的半導體器件和方法
形成具有擴展基底的導電柱的半導體器件和方法
要求國內優先權本申請要求於2011年10月17日提交的臨時申請No. 61/548，120的利益，通過引用將其結合到本文中。技術領域
本發明總體上涉及半導體器件，並且更具體地涉及形成具有擴展基底(base)的導電柱(pillar)的半導體器件和方法。
背景技術：
通常在現代電子產品中見到半導體器件。半導體器件在電部件的數目和密度方面不同。分立的半導體器件一般包含一種電部件，例如發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效應電晶體(M0SFET)。集成半導體器件典型地包含數百個到數百萬個電部件。集成半導體器件的示例包括微控制器、微處理器、電荷耦合器件(CXD )、太陽能電池以及數字微鏡器件(DMD )。
半導體器件執行各種功能，諸如信號處理、高速計算、發送和接收電磁信號、控制電子器件、將太陽光轉變為電力以及創建用於電視顯示的視覺投影。在娛樂、通信、功率變換、網絡、計算機以及消費產品的領域中見到半導體器件。還在軍事應用、航空、汽車、工業控制器以及辦公設備中見到半導體器件。
半導體器件利用半導體材料的電特性。半導體材料的原子結構允許通過施加電場或基電流(base current)或通過摻雜工藝來操縱其導電性。摻雜將雜質引入到半導體材料中以操縱並控制半導體器件的導電性。
半導體器件包含有源和無源電結構。包括雙極電晶體和場效應電晶體的有源結構控制電流的流動。通過改變摻雜水平和電場或基電流的施加，電晶體或者促進或者限制電流的流動。包括電阻器、電容器和電感器的無源結構創建為執行各種電功能所必需的電壓和電流之間的關係。將無源和有源結構電連接以形成電路，這使得半導體器件能執行高速計算和其它有用的功能。
半導體器件一般使用兩個複雜的製造工藝來進行製造，即，前端(front-end)製造和後端(back-end)製造，每一個潛在地涉及數百個步驟。前端製造涉及在半導體晶片的表面上形成多個管芯(die)。每個半導體管芯典型地是相同的並且包含通過將有源部件和無源部件電連接而形成的電路。後端製造涉及從已完成的晶片分割(singulate)各個半導體管芯並對管芯進行封裝以提供結構支撐和環境隔離。本文所用的術語「半導體管芯」既指該詞的單數形式又指複數形式，並且因此，既能指單個半導體器件又能指多個半導體器件。
半導體製造的一個目標是生產較小的半導體器件。較小的器件典型地消耗較少的功率、具有較高的性能並且可以更有效地被生產。另外，較小的半導體器件具有較小的佔位面積(footprint)，這對於較小的終端產品而言是需要的。較小的半導體管芯尺寸可以通過前端工藝中的改進而獲得，該前端工藝中 的改進產生具有較小、較高密度的有源和無源部件的半導體管芯。後端工藝可以通過在電互連和封裝材料中的改進而產生具有較小的佔位面積的半導體器件封裝。
在常規的半導體管芯中，導電柱或高輪廓凸塊(bump)可以形成在管芯的有源表面上用於垂直偏移(offset)。通常在形成柱期間通過蝕刻工藝對在與有源表面的界面處的導電柱或凸塊的基底進行鑽蝕。即，導電柱的基底比導電柱的本體狹窄。特別是對於為了獲得精細的節距和高的輸入/輸出(I/O)記數和密度而要求具有最小寬度的導電柱的應用而言，在導電柱的基底處的鑽蝕削弱與半導體管芯的接合。導電柱的弱基底由於增加製造缺陷以及潛在的缺陷而減少產量。在臨時載體的去除、處理和運輸期間，導電柱的弱基底特別容易損壞。發明內容
對維持導電柱和半導體管芯之間接合強度以減少製造缺陷存在需求。因此，在一個實施例中，本發明是一種製作半導體器件的方法，該方法包括步驟提供半導體晶片；形成延伸到半導體晶片中的多個導電通孔；在半導體晶片的第一表面上形成多個導電柱；以及在與半導體晶片的第一表面相對的半導體晶片的第二表面上形成導電層。導電柱包括電連接到導電通孔的擴展基底。將導電層電連接到導電通孔。
在另一個實施例中，本發明是一種製作半導體器件的方法，該方法包括步驟提供半導體管芯；形成延伸到半導體管芯中的導電通孔；以及在半導體管芯的第一表面上形成導電柱。導電柱包括電連接到導電通孔的擴展基底。
在另一個實施例中，本發明是一種製作半導體器件的方法，該方法包括步驟提供第一半導體管芯；以及在第一半導體管芯的第一表面上形成第一導電柱。第一導電柱包括具有比導電柱的本體的寬度大的寬度的擴展基底。
在另一個實施例中，本發明是一種半導體器件，該半導體器件包括第一半導體管芯和形成在第一半導體管芯的第一表面上的第一導電柱。第一導電柱包括具有比導電柱的本體的寬度大的寬度的擴展基底。


圖1說明具有安裝到其表面的不同類型的封裝的印刷電路板(PCB)；圖2a-2c說明安裝到PCB的代表·性的半導體封裝的進一步細節；圖3a_3s說明形成通過半導體管芯的導電通孔和在半導體管芯上形成具有擴展基底的導電柱的工藝；圖4說明具有導電通孔和帶有擴展基底的導電柱的半導體管芯；圖5a-5f說明在半導體管芯上形成具有擴展基底的導電柱的工藝；圖6說明具有帶有擴展基底的導電柱的半導體管芯；圖7a_7c說明使用具有擴展基底的導電柱堆疊兩個半導體管芯；圖8說明具有導電通孔和帶有擴展基底的導電柱的半導體管芯；以及圖9說明使用具有擴展基底的導電柱堆疊兩個半導體管芯。
具體實施方式
在以下的描述中，參考附圖以一個或更多的實施例描述本發明，在這些圖中相似的標號代表相同或類似的元件。儘管以用於實現本發明的目的的最佳方式描述本發明，但是本領域技術人員應當理解，其旨在覆蓋如可以包括在由隨後的公開內容和附圖支持的所附的權利要求和其等價物所限定的本發明的精神和範圍內的替換、修改和等同物。
半導體器件一般使用兩個複雜的製造工藝來進行製造前端製造和後端製造。前端製造涉及在半導體晶片的表面上形成多個管芯。在晶片上的每個管芯包含有源和無源的電部件，將它們電連接以形成功能電路。諸如電晶體和二極體的有源電部件具有控制電流流動的能力。諸如電容器、電感器、電阻器和變壓器的無源電部件創建為執行電路功能所必需的電壓和電流之間的關係。
通過包括摻雜、沉積、光刻、蝕刻以及平面化的一系列工藝步驟在半導體晶片的表面上形成無源和有源部件。摻雜通過諸如離子注入或熱擴散的技術將雜質引入到半導體材料中。摻雜工藝修改了有源器件中的半導體材料的導電性，將半導體材料轉變為絕緣體、導體，或者響應於電場或基電流而動態地改變半導體材料的導電性。電晶體包含變化的類型和摻雜程度的區域，其按照需要被布置為根據電場或基電流的施加使電晶體能夠促進或者限制電流的流動。
由具有不同的電特性的材料層形成有源和無源部件。層可以通過部分由被沉積的材料類型確定的各種沉積技術來形成。例如，薄膜沉積可能涉及化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解鍍敷、以及化學鍍敷工藝。一般對每一層進行圖案化以形成有源部件 、 無源部件或部件之間的電連接的部分。
可以使用光刻對層進行圖案化，其涉及例如光致抗蝕劑的光敏材料在將要被圖案化的層上的沉積。使用光將圖案從光掩模轉印到光致抗蝕劑。在一個實施例中，使用溶劑去除經受光的光致抗蝕劑圖案的部分，暴露將被圖案化的下層部分。在另一個實施例中，使用溶劑去除不經受光的光致抗蝕劑圖案(負性光致抗蝕劑)的部分，暴露將被圖案化的下層部分。去除光致抗蝕劑的剩餘部分，留下圖案化後的層。可替換地，通過使用諸如化學鍍敷和電解鍍敷的技術直接將材料沉積到由之前的沉積/蝕刻工藝形成的區域或空隙中來對一些類型的材料進行圖案化。
圖案化是基本的操作，通過其去除在半導體晶片表面上的頂層的部分。可以使用光刻、光掩模、掩模、氧化物或金屬去除、照相術和模版印刷以及顯微光刻來去除半導體晶片的部分。光刻包括在中間掩模或光掩模中形成圖案和將圖案轉印到半導體晶片的表面層。光刻以兩個步驟工藝在半導體晶片的表面上形成有源和無源部件的水平尺寸。第一， 將在中間掩模或掩模上的圖案轉印到光致抗蝕劑的層中。光致抗蝕劑是光敏材料，其當被暴露於光時在結構和特性上經受變化。改變光致抗蝕劑的結構和特性的工藝作為負性作用的光致抗蝕劑或正性作用的光致抗蝕劑而發生。第二，將光致抗蝕劑層轉印到晶片表面中。 當蝕刻去除未被光致抗蝕劑覆蓋的半導體晶片的頂層的部分時發生轉印。光致抗蝕劑的化學性質使得當未被光致抗蝕劑覆蓋的半導體晶片的頂層的部分被去除時，光致抗蝕劑保持基本完整並且抵抗通過化學蝕刻溶液的去除。可以根據使用的特定抗蝕劑和期望的結果修改形成、暴露和去除光致抗蝕劑的工藝以及去除半導體晶片的部分的工藝。
在負性作用光致抗蝕劑中，光致抗蝕劑被暴露於光中並且在稱為聚合的工藝中從可溶解的狀態改變成不可溶解的狀態。在聚合中，將未聚合的材料暴露於光或能量源中並且聚合物形成抗蝕的交聯材料。在大多數負性抗蝕劑中，聚合物為聚異戊二烯。使用化學溶劑或顯影劑去除可溶解的部分(即，未被暴露於光的部分)在抗蝕劑層中留下對應於中間掩模上的不透明圖案的孔。其圖案存在於不透明區域中的掩模被稱為亮場掩模。
在正性作用光致抗蝕劑中，光致抗蝕劑被暴露於光中並且在稱為光溶解的工藝中從相對不溶解的狀態改變成更加可溶解的狀態。在光溶解中，將相對不可溶解的抗蝕劑暴露於適當的光能中並且轉變成更加可溶解的狀態。在顯影工藝中可以利用溶劑去除抗蝕劑的光溶解的部分。基本的正性光致抗蝕劑聚合物是酚醛聚合物，也稱為酚醛清漆樹脂 (phenol-formaldehyde novolak resin)。使用化學溶劑或顯影劑去除可溶解的部分(即， 被暴露於光的部分)在抗蝕劑層中留下對應於中間掩模上的透明圖案的孔。其圖案存在於透明區域中的掩模被稱為暗場掩模。
在去除了未被光致抗蝕劑覆蓋的半導體晶片的頂部之後，去除光致抗蝕劑的剩餘部分，留下圖案化後的層。可替換地，通過使用諸如化學鍍敷和電解鍍敷的技術直接將材料沉積到由之前的沉積/蝕刻工藝形成的區域或空隙中來對一些類型的材料進行圖案化。
將材料的薄膜沉積在現有的圖案上可以放大下面的圖案並且創建非均勻平坦的表面。需要均勻平坦的表面來生產更小並且更密堆疊的有源和無源部件。平面化可以被用於從晶片的表面去除材料並且生產均勻平坦的表面。平面化涉及使用拋光墊對晶片的表面進行拋光。在進行拋光的期間，將研磨材料和腐蝕的化學物質加入到晶片的表面。組合的研磨物的機械行為和化學物質的腐蝕行為去除任何不規則的外形，產生均勻平坦的表面。
後端製造是指將已完成的晶片切割或分割成各個半導體管芯並且然後對半導體管芯進行封裝用於結構支撐和環境隔離。為了分割半導體管芯，沿著被稱為鋸道或劃線的晶片的非功能區域對晶片進行劃痕並切斷。使用雷射切割工具或鋸條來分割晶片。在分割後，將各個半導體管芯安裝到封裝基板，該封裝基板包括用於與其它系統部件互連的引腳或接觸焊盤。然後將形成在半導體管芯上的接觸焊盤連接到封裝內的接觸焊盤。可以使用焊料凸塊、立柱凸塊、導電膠或引線接合來形成電連接。將密封劑或其它模塑材料沉積在封裝上以提供物理支撐和電隔離。然後將已完成的封裝插入到電系統中並且使得半導體器件的功能對於其它系統部件可用。
圖1說明具有晶片載體基板或印刷電路板(PCB) 52的電子器件50，該晶片載體基板或印刷電路板(PCB) 52具有安裝在其表面上的多個半導體封裝。電子器件50可以根據應用而具有一種類型的半導體封裝、或者多種類型的半導體封裝。為了說明的目的，在圖1 中示出不同類型的半導體封裝。
電子器件50可以是使用半導體封裝以執行一個或更多電功能的獨立系統。可替換地，電子器件50可以是較大系統的子部件。例如，電子器件50可以是蜂窩電話、個人數字助理(PDA)、數碼攝像機(DVC)、或其它電子通信器件的一部分。可替換地，電子器件50可以是圖形卡、網絡接口卡或可以插入到計算機中的其它信號處理卡。半導體封裝可以包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件、或者其它半導體管芯或電部件。小型化和重量減少對於這些產品被市場接受是至關重要的。必須減小半導體器件之間的距離以獲得更高的密度。
在圖1中，PCB 52提供`一般的基板用於安裝在PCB上的半導體封裝的結構支撐和電互連。使用蒸發、電解鍍敷、化學鍍敷、絲網印刷、或其它合適的金屬沉積工藝，在PCB 52的表面上或其層內形成導電信號跡線54。信號跡線54提供用於半導體封裝、安裝的部件以及其它外部系統部件中的每一個之間的電通信。跡線54還向半導體封裝中的每一個提供功率和接地連接。
在一些實施例中，半導體器件具有兩個封裝級別。第一級封裝是用於將半導體管芯機械地和電地附著到中間載體的技術。第二級封裝涉及將中間載體機械地和電地附著到 PCB。在其它實施例中，半導體器件可以僅具有第一級封裝，其中管芯被直接機械地和電地安裝到PCB。
為了說明的目的，在PCB 52上示出包括接合引線封裝56和倒裝晶片58的若干類型的第一級封裝。另外，示出在PCB52上安裝的若干類型的第二級封裝，包括球柵陣列 (BGA) 60、凸塊晶片載體(BCC) 62、雙列直插式封裝(DIP) 64、岸面柵格陣列(LGA) 66、多晶片組件(MCM) 68、四側無引腳扁平封裝(QFN) 70以及四側引腳扁平封裝72。取決於系統需求，使用第一和第二級封裝類型的任何組合配置的半導體封裝以及其它電子部件的任何組合可以連接到PCB 52。在一些實施例中，電子器件50包括單個附著的半導體封裝，而其它實施例需要多個互連的封裝。通過在單個基板上組合一個或更多半導體封裝，製造商可以將預製的部件結合到電子器件和系統中。由於半導體封裝包括複雜的功能，所以可以使用比較便宜的部件和流線型的製造工藝來製造電子器件。產生的部件不太可能發生故障並且比較便宜地進行製造導致針對消費者的較低的成本。
圖2a_2c示出示例性的半導體封裝。圖2a說明安裝在PCB52上的DIP 64的進一步細節。半導體管芯74包括有源區域，該有源區域包含作為根據管芯的電設計而在管芯內形成且電互連的有源器件、無源器件、導電層和電介質層實現的模擬或數字電路。例如， 電路可以包括一個或更多電晶體、二極體、電感器、電容器、電阻器以及在半導體管芯74的有源區域內形成的其它電路元件。接觸焊盤76是諸如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金 (Au)、或銀(Ag)的導電材料的一層或更多層，並且電連接到在半導體管芯74內形成的電路元件。在DIP 64的裝配期間，使用金-矽共熔層或諸如熱環氧物或環氧樹脂的粘合劑材料將半導體管芯74安裝到中間載體78。封裝本體包括諸如聚合物或陶瓷的絕緣封裝材料。 導線80和接合引線82提供半導體管芯74和PCB 52之間的電互連。將密封劑84沉積在封裝上，用於通過防止水分和微粒進入封裝並且汙染半導體管芯74或接合引線82而進行環境保護。
圖2b說明安裝在PCB 52上的BCC62的進一步細節。使用底部填料或環氧樹脂粘合劑材料92將半導體管芯88安裝在載體90上。接合引線94提供接觸焊盤96和98之間的第一級封裝互連。將模塑料或密封劑100沉積在半導體管芯88和接合引線94上以便為器件提供物理支撐和電隔離。使用諸如 電解鍍敷或化學鍍敷之類的合適的金屬沉積工藝將接觸焊盤102形成在PCB 52的表面上。將接觸焊盤102電連接到PCB52中的一個或更多導電信號跡線54。凸塊104形成在BCC 62的接觸焊盤98和PCB 52的接觸焊盤102之間。
在圖2c中，採用倒裝晶片類型第一級封裝將半導體管芯58面朝下地安裝到中間載體106。半導體管芯58的有源區域108包含作為根據管芯的電設計而形成的有源器件、 無源器件、導電層和電介質層實現的模擬或數字電路。例如，電路可以包括一個或更多電晶體、二極體、電感器、電容器、電阻器以及在有源區域108內形成的其它電路元件。半導體管芯58通過凸塊110電地和機械地連接到載體106。
採用使用凸塊112的BGA類型第二級封裝將BGA 60電地和機械地連接到PCB 52。 半導體管芯58通過凸塊110、信號線114、以及凸塊112電連接到PCB 52中的導電信號跡線54。將模塑料或密封劑116沉積在半導體管芯58和載體106上以便為器件提供物理支撐和電隔離。倒裝晶片半導體器件提供從半導體管芯58上的有源器件到PCB 52上的導電軌跡的短的導電路徑以便減少信號傳播距離、降低電容並且提供整體電路性能。在另一個實施例中，可以在沒有中間載體106的情況下使用倒裝晶片類型第一級封裝將半導體管芯 58直接機械地和電地連接到PCB 52。
與圖1和圖2a_2c相關聯，圖3a_3s說明形成通過半導體管芯的導電通孔和在半導體管芯上形成具有擴展基底的導電柱的工藝。圖3a示出半導體晶片120，該半導體晶片 120具有諸如矽、鍺、砷化鎵、磷化銦或碳化矽之類的基底基板材料122以用於結構支撐。多個半導體管芯或部件124形成在由如上所述的非有源管芯間晶片區域或鋸道126分隔的晶片120上。鋸道126提供切割區域以將半導體晶片120分割成各個半導體管芯124。
圖3b示出半導體晶片120的部分截面圖。每一個半導體管芯124具有背面128和有源表面130，該有源表面130包含作為根據管芯的電設計和功能而在管芯內形成並且電互連的有源器件、無源器件、導電層和電介質層實現的模擬或數字電路。例如，電路可以包括在有源表面130內形成以實現模擬電路或數字電路(諸如數位訊號處理器(DSP)、ASIC、 存儲器或其它信號處理電路)的一個或更多電晶體、二極體和其它電路元件。半導體管芯 124也可以包含用於RF信號處理的集成無源器件(IB))，諸如電感器、電容器和電阻器。
使用雷射鑽孔、機械鑽孔或深反應離子蝕刻(DRIE)從有源表面130通過基底基板材料122形成多個盲孔131。盲孔131部分而不是完全通過基底基板材料122地延伸。如圖3c中所示，使用電解鍍敷、化學鍍敷工藝或其它合適的金屬沉積工藝用Al、Cu、Sn、N1、 Au、Ag、鈦(Ti)、鎢(W)、多晶矽或其它合適的導電材料填充盲孔131以形成Z-方向垂直互連的導電穿矽通孔(TSV) 132。導電TSV132電連接到有源表面130上的電路。
使用諸如印刷、PVD、CVD、濺射、電解鍍敷、以及化學鍍敷之類的毯式金屬沉積 (blanket metal deposition)工藝將導電層134形成在有源表面130和導電TSV132上。 導電層134是包含鈦銅(TiCu)、鈦鎢銅(TiWCu)或鉭氮銅(TaNCu)的種子層。可替換地，導電層134可以是Al、Cu、Sn、T1、N1、Au、Ag、或其它合適的導電材料的一層或更多層。
在圖3d中，使用印刷、旋塗、或者噴塗將圖案化或光致抗蝕劑層136形成在有源表面130和導電層134上。在將絕緣層用於圖案化的一些實施例中，絕緣層可以包括Si02、 Si3N4、Si0N、Ta205、A1203、或具有類似的結構特性的其它材料的一層或更多層。光致抗蝕劑層136具有20-50微米(μ m)的厚度。
在圖3e中，通過蝕刻工藝去除光致抗蝕劑層136的一部分以形成圖案化的開口 138。將圖案化的開口 138定位以暴露導電TSV132和導電層134的一部分。圖3f示出圖案化的開口 138的進一步細節。控制蝕刻速率以張開(flare)與導電層134相鄰的較低的開口 部分138a。因此，擴展的開口部分138a的寬度大於開口部分138b的寬度。在一個實施例中，擴展的開口部分138a的寬度是22 μ m並且開口部分138b的寬度是20 μ m。圖案化的開口 138可以具有被配置用於形成導電柱的圓形截面區域，該導電柱具有包括圓形截面的圓柱形狀。圖3g示出具有圓形截面區域的圖案化的開口 138的平面圖。可替換地，圖案化的開口 138具有被配置用於形成導電柱的矩形截面區域，該導電柱具有包括矩形截面的立方體形狀。圖3h示出具有矩形截面區域的圖案化的開口 138的另一個實施例的平面圖。
使用蒸發、濺射、電解鍍敷、化學鍍敷或絲網印刷工藝在圖案化的開口 138內並且在有源表面130、導電層134和導電TSV 132上沉積可選的導電層139。導電層139可以是 Cu、Al、W、Au、焊料或其它合適的導電材料。在一個實施例中，導電層139是包含Ti或TiW的勢壘層。
使用蒸發、濺射、電解鍍敷、化學鍍敷或絲網印刷工藝在圖案化的開口 138內並且在導電層139上沉積導電材料140。特別地，導電層139和導電材料140以圖案化的開口 138的形狀進行填充，從而具有對應於開口部分138a的擴展基底或底座寬度。導電材料140 可以是Cu、Al、W、Au、焊料或其它合適的不可熔材料。在一個實施例中,通過在光致抗蝕劑層136的圖案化的開口 138中鍍敷Cu，從而沉積導電材料140。
在圖3j中，使用蒸發、電解鍍敷、化學鍍敷、球滴(ball drop)或絲網印刷工藝，在圖案化的開口 138內在導電材料140上沉積導電凸塊材料142。凸塊材料142可以是具有可選的助焊劑溶液的Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料及其組合。例如，凸塊材料142可以是共熔Sn/Pb、高鉛焊料、或無鉛焊料。如圖3k所示，凸塊材料142可以回流以形成圓形的凸塊帽144。
在圖31中，通過蝕刻工藝去除光致抗蝕劑層136以留下具有凸塊帽144的各個導電柱146。通過蝕刻工藝還去除在導電層139和導電柱146的佔位面積之外的導電層134 的部分。凸塊材料142可以在去除光致抗蝕劑層136之後回流以形成圓形的凸塊帽144。 歸因於擴展的開口部分138a，導電柱146具有擴展基底或底座146a和較小的本體或圓柱寬度146b。導電柱146具有從10到120 μ m範圍的高度。導電柱146可以具有圓形或橢圓形截面的圓柱形狀，或者，導電柱146可以具有矩形截面的立方體形狀。圖3m示出具有圓形截面區域的導電柱146的平面圖。在另一個實施例中，可以使用堆疊的凸塊或立柱凸塊實現導電柱146。
導電柱146、導電層134和139、以及凸塊帽144的組合構成具有不可熔部分(導電柱146)和可熔部分(凸塊帽144)的複合互連結構148。在一個實施例中，複合互連結構148 包括Cu/Sn、Cu/Ni/SnAg、Cu/SnAg、或Cu連同任何可溼性或貴金屬。
圖3n示出臨時基板或載體150,該臨時基板或載體150包含諸如娃、聚合物、聚合物複合物、金屬、陶瓷、玻璃、玻璃環氧物、氧化鈹、或其它合適的低成本剛性材料之類的犧牲基底材料以用於結構支撐。在載體150上施加可穿透粘合劑層或帶152。可穿透的粘合劑層152可以是耐熱和耐機械壓力的單層或多層聚合物，諸如b-階段可固化環氧樹脂。以壓力F將具有複合互連結構148的半導體晶片120定位在可穿透粘合劑層152上並且壓入到其中。圖3ο示出嵌入在可穿透粘結劑層152內的複合互連結構148。將可穿透粘合劑層 152固化以牢固地將半導體晶片120保持在適當的位置。利用研磨機去除背面128的部分以暴露導電TSV132。
圖3ρ示出在背面研磨工藝之後的具有暴露的導電TSV132的半導體晶片120。使用印刷、旋凃、或噴塗將圖案化或光致抗蝕劑層156形成在背面155 和導電TSV132上。在將絕緣層用於圖案化的一些實施例中，絕緣層可以包括Si02、Si3N4、Si0N、Ta205、A1203、或具有類似的結構特性的其它材料的一層或更多層。
通過蝕刻工藝去除光致抗蝕劑層156的一部分以形成圖案化的開口 158。將圖案化的開口 158定位以暴露導電TSV132以及背面155和有源表面130的一部分。控制蝕刻速率以張開與背面155相鄰的較低的開口部分158a。因此，較低的開口部分158a的寬度大於開口部分158b的寬度。在一個實施例中，較低的開口部分158a的寬度是22 μ m並且開口部分158b的寬度是20 μ m。
在圖3q中，使用蒸發、濺射、電解鍍敷、化學鍍敷或絲網印刷工藝在圖案化開口 158內並且在背面155和導電TSV122上形成導電層160。導電層160可以是Al、Cu、Sn、T1、 N1、Au、Ag或其它合適的導電材料的一層或更多層。在一個實施例中，導電層160是包括種子層、勢壘層、以及粘合層的多層堆疊凸塊下金屬化(UBM)層。種子層可以是鈦銅(TiCu)、 鈦鎢銅(TiWCu )或鉭氮銅(TaNCu )。勢壘層可以是N1、鎳釩(Ni V )、鉬(Pt)、鈀(Pd )、TiW、或 CrCu、或其它合適的材料。粘合層可以是T1、TiN, Tiff, Al、或鉻(Cr)、或其它合適的材料。 將導電層160電連接到導電TSV132和有源表面130上的電路。
在圖3r中，通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘焙、UV光、雷射掃描或溼法拆模去除載體150。往回剝離可穿透粘合劑層152以暴露有源表面130和複合互連結構 148。
在圖3s中，沿著鋸道126使用鋸條或雷射切割工具162將半導體晶片120分割成具有複合互連結構148和導電層160的各個半導體管芯124。
圖4示出在分割後的半導體管芯124。在一個實施例中，半導體管芯124包括邏輯和存儲接口電路。將半導體管芯124的有源表面130電連接到複合互連結構148並且通過導電通孔132電連接到導電層160。複合互連結構148包括具有擴展基底146a和較小的本體或圓柱寬度146b的導電柱146。在諸如管芯接合、載體解接合、處理和運輸之類的製造工藝期間，導電柱146的較大的基底146a增加其強度和魯棒性以減少裂化和其它對互連結構的損壞。具有擴展基底146a的複合互連結構148為半導體管芯124考慮到較高的I/O計數。
與圖1和圖2a_2c相關聯，圖5a_5f說明在半導體管芯上形成具有擴展基底的導電柱的工藝。圖5a示出半導體晶片170的一部分的截面圖，類似於圖3a。每一個半導體管芯174具有背面178和有源表面180，該有源表面180包含作為根據管芯的電設計和功能而在管芯內形成並且電互連的有源器件、無源器件、導電層和電介質層實現的模擬或數字電路。例如，電路可以包括在有源表面180內形成以實現模擬電路或數字電路(諸如DSP、 ASIC、存儲器或其它信號處理電路)的一個或更多電晶體、二極體和其它電路元件。半導體管芯174也可以包含用於RF信號處理的IPD，諸如電感器、電容器和電阻器。
使用諸如印刷、PVD、CVD、濺射、電解鍍敷、以及化學鍍敷之類的毯式金屬沉積工藝將導電層184形成在有源表面180上。導電層184是包含TiCu、TiWCu或TaNCu的種子層。 可替換地，導電層184可以是Al、Cu、Sn、T1、N1、Au、Ag、或其它合適的導電材料的一層或更多層。
在圖5b中，使 用印刷、旋塗、或者噴塗將圖案化或光致抗蝕劑層186形成在有源表面180和導電層184上。在將絕緣層用於圖案化的一些實施例中，絕緣層可以包括Si02、 Si3N4、Si0N、Ta205、A1203、或具有類似的結構特性的其它材料的一層或更多層。光致抗蝕劑層186具有20-50 μ m的厚度。
通過蝕刻工藝去除光致抗蝕劑層186的一部分以形成圖案化的開口 188。將圖案化的開口 188定位以暴露導電層184的一部分。控制蝕刻速率以張開與導電層184相鄰的較低的開口部分188a，類似於圖3f。因此，擴展的開口部分188a的寬度大於開口部分188b 的寬度。在一個實施例中，擴展的開口部分188a的寬度是22m並且開口部分188b的寬度是20μπι。圖案化的開口 188可以具有被配置用於形成導電柱的圓形截面區域，該導電柱具有包括圓形截面的圓柱形狀，類似於圖3g。可替換地，圖案化的開口 188具有被配置用於形成導電柱的矩形截面區域，該導電柱具有包括矩形截面的立方體形狀，類似於圖3h。
在圖5c中，使用蒸發、濺射、電解鍍敷、化學鍍敷或絲網印刷工藝在圖案化的開口 188內並且在有源表面180和導電層184上沉積可選的導電層189。導電層189可以是Cu、 Al、W、Au、焊料或其它合適的導電材料。在一個實施例中，導電層189是包含Ti或TiW的勢壘層。
使用蒸發、濺射、電解鍍敷、化學鍍敷或絲網印刷工藝在圖案化的開口 188內並且在導電層189上沉積導電材料190。特別地，導電層189和導電材料190以圖案化的開口 188的形狀進行填充，從而具有對應於開口部分188a的擴展基底寬度。導電材料190可以是Cu、Al、W、Au、焊料或其它合適的不可熔材料。在一個實施例中，通過在光致抗蝕劑層186 的圖案化的開口 188中鍍敷Cu，從而沉積導電材料190。
在圖5d中，使用蒸發、電解鍍敷、化學鍍敷、球滴或絲網印刷工藝，在圖案化的開口 188內在導電材料190上沉積導電凸塊材料192。凸塊材料142可以是具有可選的助焊劑溶液的Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料及其組合。例如，凸塊材料192可以是共熔Sn/ Pb、高鉛焊料、或無鉛焊料。凸塊材料192可以回流以形成圓形的凸塊帽194。
在圖5e中，通過蝕刻工藝去除光致抗蝕劑層186以留下具有凸塊帽194的各個導電柱196。通過蝕刻工藝還去除在導電層189和導電柱196的佔位面積之外的導電層184的部分。凸塊材料192可以在去除光致抗蝕劑層186之後回流以形成圓形的凸塊帽194。歸因於擴展的開口部分188a，導電柱196具有擴展基底196a和較小的本體或圓柱寬度196b。 導電柱196具有從10到120 μ m範圍的高度。導電柱196可以具有圓形或橢圓形截面的圓柱形狀，或者，導電柱196可以具有矩形截面的立方體形狀。在另一個實施例中，可以使用堆疊的凸塊或立柱凸塊實現導電柱196。
導電柱196、導電層184和189、以及凸塊帽194的組合構成具有不可熔部分(導電柱196)和可熔部分(凸塊帽194)的複合互連結構198。
在圖5f中，沿著鋸道176使用鋸條或雷射切割工具200將半導體晶片170分割成具有複合互連結構198的各個半導體管芯174。
圖6示出在分割後的半導體管芯174。將半導體管芯174的有源表面180電連接到複合互連結構198。在一個實施例中，半導體管芯174包括存儲電路。複合互連結構198 包括具有擴展基底196a和較小的本體或圓柱寬度196b的導電柱196。在諸如管芯接合、載體解接合、處理和運輸之類的製造工藝期間，導電柱196的較大的基底196a增加其強度和魯棒性以減少裂化和其它對互連結構的損壞 。具有擴展基底146a的複合互連結構198為半導體管芯174考慮到較高的I/O計數。
圖7a示出具有形成在基板的表面上的導電層204的基板或PCB 202。導電層204 作為導電跡線或接觸焊盤進行工作。將根據圖4的半導體管芯124定位在基板202上，其中複合互連結構148與導電層204對準。圖7b示出安裝在基板202上的半導體管芯124，其中複合互連結構148電地和冶金地連接到導電層204。將根據圖6的半導體管芯174定位在半導體管芯124上，複合互連結構198與導電層160對準。圖7c示出安裝到半導體管芯124的半導體管芯174，其中複合互連結構198電地和冶金地連接到導電層160。在半導體管芯174的有源表面180上的電路通過複合互連結構198、導電層160、以及導電TSV 132 電連接到半導體管芯124的有源表面130上的電路。在半導體管芯124的有源表面130上的電路和在半導體管芯174的有源表面180上的電路電連接到基板202上的導電層204。
在一個實施例中，半導體管芯124包括邏輯和存儲接口電路，而半導體管芯174包括存儲電路。複合互連結構148和198包括具有擴展基底和較小的本體或圓柱寬度的導電柱。在諸如管芯接合、載體解接合、處理和運輸之類的製造工藝期間，複合互連結構148和 198的較大的基底增加其強度和魯棒性以減少裂化和其它對互連結構的損壞。具有擴展基底的複合互連結構148和198為半導體管芯124和174考慮到較高的I/O計數。
圖8示出圖4和圖6的組合特徵的實施例，其中半導體管芯210具有電連接到複合互連結構214和通過導電通孔216電連接到形成在背面224上的導電層218的有源表面 212的一部分，類似於圖4。在沒有對應的導電通孔216的情況下將有源表面212的其它部分電連接到複合互連結構214，類似於圖6。複合互連結構214包括具有擴展基底220a和較小的本體或圓柱寬度220b的導電柱220。在諸如管芯接合、載體解接合、處理和運輸之類的製造工藝期間，導電柱220的較大的基底220a增加其強度和魯棒性以減少裂化和其它對互連結構的損壞。具有擴展基底220a的複合互連結構214為半導體管芯210考慮到較高的I/o計數。
圖9說明安裝在基底230上的根據圖8的半導體管芯210。半導體管芯210的複合互連結構214冶金地和電地連接到在基板230上形成的導電跡線或接觸焊盤232。半導體管芯234包括有源表面236和形成在有源表面上的多個複合導電結構238,類似於圖6。 將半導體管芯234安裝到半導體管芯210，其中複合導電結構238冶金地和電地連接到導電層 218。
多個導電柱240形成在基板230上的導電跡線或者接觸焊盤232上。使用膏印刷、 壓縮成型、轉印成型、液體密封劑成型、真空層壓、旋塗、或其它合適的敷料器將密封劑或模塑料242沉積在半導體管芯210和234、基板230上並且在導電柱240周圍。密封劑242可 以是聚合物複合材料，諸如具有填料的環氧樹脂、具有填料的環氧丙烯酸酯、或具有適合的填料的聚合物。密封劑242是非導電性的並且在環境上保護半導體器件免受外部汙染物的影響。可替換地，導電柱240形成為通過密封劑242。多個凸塊244形成在導電跡線或接觸焊盤246上，該導電跡線或接觸焊盤246在與導電跡線232相對的基板230的表面上。
在一個實施例中，半導體管芯210包括邏輯和存儲接口電路，而半導體管芯234包括存儲電路。複合互連結構214和238包括具有擴展基底和較小的本體或圓柱寬度的導電柱。在諸如管芯接合、載體解接合、處理和運輸之類的製造工藝期間，導電柱214和238的較大的基底增加其強度和魯棒性以減少裂化和其它對互連結構的損壞。具有擴展基底的複合互連結構214和238為半導體管芯210和234考慮到較高的I/O計數。
雖然已經詳細地說明了本發明的一個或更多實施例，但是本領域技術人員應當意識到，在不偏離如以下的權利要求中闡述的本發明的範圍的情況下可以進行那些實施例的修改和調整。
權利要求
1.一種製作半導體器件的方法，包括 提供半導體晶片； 形成延伸到半導體晶片中的多個導電通孔； 在半導體晶片的第一表面上形成多個導電柱，所述導電柱包括電連接到所述導電通孔的擴展基底；以及 在與半導體晶片的第一表面相對的半導體晶片的第二表面上形成導電層，將導電層電連接到導電通孔。
2.權利要求1的方法，其中導電柱的擴展基底的寬度大於導電柱的本體的寬度。
3.權利要求1的方法，還包括在導電柱上形成可熔的帽。
4.權利要求1的方法，其中形成導電柱包括 在半導體晶片上形成光致抗蝕劑層； 在光致抗蝕劑層中形成開口，所述開口包括緊鄰半導體晶片的第一表面的擴展寬度；以及 在開口中沉積導電材料。
5.權利要求1的方法，其中形成導電通孔包括 形成部分延伸到半導體晶片中的導電通孔；以及 去除半導體晶片的第二表面的一部分以暴露導電通孔。
6.一種製作半導體器件的方法，包括 提供半導體管芯； 形成延伸到半導體管芯中的導電通孔；以及 在半導體管芯的第一表面上形成導電柱，所述導電柱包括電連接到導電通孔的擴展基。
7.權利要求6的方法，還包括在與半導體管芯的第一表面相對的半導體管芯的第二表面上形成導電層，將導電層電連接到導電通孔。
8.權利要求6的方法，其中導電柱的擴展基底的寬度大於導電柱的本體的寬度。
9.權利要求6的方法，其中導電柱包括不可熔的材料。
10.權利要求6的方法，其中形成導電柱包括 在半導體管芯上形成光致抗蝕劑層； 在光致抗蝕劑層中形成開口，所述開口包括緊鄰半導體管芯的第一表面的擴展寬度；以及 在開口中沉積導電材料。
11.一種半導體器件，包括 第一半導體管芯； 形成在第一半導體管芯的第一表面上的第一導電柱，第一導電柱包括具有比導電柱的本體的寬度大的寬度的擴展基底。
12.權利要求11的半導體器件，還包括形成在第一半導體管芯中的導電通孔。
13.權利要求12的半導體器件，還包括在與第一半導體管芯的第一表面相對的第一半導體管芯的第二表面上形成導電層，將導電層電連接到導電通孔。
14.權利要求11的半導體器件，還包括安裝到第一半導體管芯的第二半導體管芯。
15.權利要求14的半導體器件，還包括形成在第二半導體管芯上的第二導電柱，第二導電柱包括擴展基底。
全文摘要
本發明涉及形成具有擴展基底的導電柱的半導體器件和方法。半導體器件具有第一半導體管芯和在第一半導體管芯中的導電通孔。可以通過使通孔部分地延伸通過第一半導體管芯的第一表面來形成導電通孔。去除第一半導體管芯的第二表面的一部分以暴露導電通孔。多個導電柱形成在第一半導體管芯的第一表面上。導電柱包括電連接到導電通孔的擴展基底。導電柱的擴展基底的寬度大於導電柱的本體的寬度。導電層形成在第一半導體管芯的第二表面上。將導電層電連接到導電通孔。將第二半導體管芯安裝到第一半導體管芯，其中第二導電柱具有擴展基底。
文檔編號H01L23/48GK103050436SQ201210394108
公開日2013年4月17日 申請日期2012年10月17日 優先權日2011年10月17日
發明者D.沙裡夫, 任廣麟, 謝麗儀, 蕭永寬 申請人:新科金朋有限公司