探測器及其製造方法
2023-10-04 14:25:39 2
專利名稱：探測器及其製造方法
技術領域：
本發明涉及半導體技術，特別是探測器及其製造方法。
背景技術：
微電子機械系統(MEMQ技術因具有微小、智能、可執行、可集成、工藝兼容性好、 成本低等諸多優點，已開始廣泛應用在包括紅外探測技術領域的諸多領域。紅外探測器是紅外探測技術領域中應用非常廣泛的一種MEMS產品，它利用敏感材料探測層(通常為非晶矽或氧化釩)吸收紅外線並將所吸收的紅外線轉化成電信號，以實現熱成像功能，該熱成像功能使得紅外探測器可應用於電力網絡的安全檢測、森林火警的探測以及人體溫度的探測等場所。基於微橋結構的探測器工藝一般與CMOS工藝兼容性比較差，故而早期很難實現大規模的生產。近年來由於MEMS產品的市場需求逐漸擴大，CM0S-MEMS的概念逐漸被人提出。CM0S-MEMS是利用CMOS技術製作外圍讀取及信號處理電路，然後在CMOS電路上面製作傳感器以及及微機械系統的結構，而工藝兼容性問題始終是困擾CM0S-MEMS技術的關鍵。 以非製冷式紅外探測器為例，其單元結構中廣泛使用金屬反射層結構，在採用CMOS技術製備讀出電路之後，通過澱積金屬並刻蝕形成金屬反射層圖形；然而，傳統工藝使用一般金屬反射層實現諧振腔功能及PAD功能，因而該金屬反射層厚度往往會比較厚(一般大於6000 埃)，在形成金屬反射層圖形之後，由於其表面的不平坦化問題會積累到後續工藝，從而給後續工藝帶來很多問題，如光刻曝光深度等；同時，該金屬反射層由於諧振腔的需要，僅使用金屬鋁即可，但金屬鋁的反射非常強，會影響到後續膜層的膜厚無法測量，導致無法在線監控後續成膜工藝，並最終影響其產品性能、可靠性和成品率。因此，如何提供一種探測器及其製造方法，改善CMOS與MEMS工藝的兼容問題，並大幅度提高產品成品率和可靠性，已成為業界亟待解決的技術問題。
發明內容
本發明在於提供一種探測器及其製造方法，解決在CM0S-MEMS技術中、尤其是 MEMS工藝初期的平坦化問題，從而提高探測器的性能、成品率和可靠性。為實現上述目的，本發明提供了一種探測器，包括矽襯底；位於所述矽襯底上的頂層金屬層；位於所述頂層金屬層上的頂層通孔層；位於所述頂層通孔層上的金屬功能層；位於所述金屬功能層上的犧牲層及犧牲層上的支撐孔；位於所述犧牲層表面的釋放保護層和敏感材料層；位於所述敏感材料層表面的接觸孔以及金屬電極；位於所述金屬電極表面的釋放保護層；以及位於所述頂層金屬層中的PAD圖像；其中，所述PAD圖像不被頂層通孔層、金屬功能層以及犧牲層覆蓋，並且，由於使用頂層金屬層實現PAD圖像，因而可以通過控制所述金屬功能層的厚度以實現對矽片表面圖形平整度的控制。可選的，所述頂層通孔層的各通孔中填充鎢。可選的，所述頂層金屬層的頂層金屬圖案或所述頂層通孔層的頂層通孔圖案之間採用介質填充，用於隔離。可選的，所述介質填充採用二氧化矽、氮氧化矽、氮化矽和碳化矽或其組合，或摻雜有硼、磷、碳、氟元素的二氧化矽、氮氧化矽、氮化矽和碳化矽或其組合。可選的，所述金屬功能層與所述頂層金屬層通過所述頂層通孔層的各通孔相連接。可選的，所述金屬功能層的厚度為500埃到4000埃。可選的，所述金屬功能層為鈦和氮化鈦之一或其組合與鋁、鋁銅、鋁矽銅等金屬之一或合金的組合。可選的，所述金屬功能層依次具有鈦、第一氮化鈦、鋁、第二氮化鈦的膜層，典型厚度分別為100埃、300埃、1000埃、300埃。可選的，所述犧牲層包括化學氣相沉積矽或聚醯亞胺有機物。可選的，當採用化學氣相沉積矽作為所述犧牲層時，採用二氧化矽或摻有雜質及非化學計量比的氧化矽以形成所述釋放保護層；當採用聚醯亞胺有機物作為所述犧牲層時，採用氧化矽、矽或氮氧化矽、氮化矽等矽基介質材料以形成所述釋放保護層。可選的，所述犧牲層和所述金屬功能層之間還包括基於二氧化矽的黏附層，用於防止金屬功能層之間的短路以及增強黏附性。可選的，所述敏感材料探測層採用非晶矽或氧化釩，或者摻有雜質及非化學計量比的上述材料。可選的，所述金屬電極採用鈦電極、鉭電極、上下層疊的氮化鈦和鈦電極以及上下層疊的鉭和氮化鉭電極中的一種或組合。可選的，所述金屬電極位於所述接觸孔的部分與所述金屬功能層接觸連接。此外，本發明還提供了一種探測器製造方法，包括在矽襯底上形成頂層金屬層， 並實現頂層金屬層圖形化；在所述頂層金屬層上形成頂層通孔層，實現頂層通孔圖形化，以及在所述頂層通孔內沉積導電金屬並實現頂層通孔層的表面平坦化；在所述頂層通孔層上形成金屬功能層並實現所述金屬功能層的圖形化，所述金屬功能層的厚度能夠加以調節以實現對矽片表面圖形平整度的控制；在所述金屬功能層上形成犧牲層，並在所述犧牲層中實現支撐孔圖形化；在所述犧牲層表面依次形成第一釋放保護層、敏感材料層和接觸孔； 沉積金屬電極並實現其圖形化；再次形成第二釋放保護層並實現像元圖形化；實現PAD圖像化，從而在所述頂層金屬層中獲得PAD圖像。可選的，所述導電金屬包括鎢。可選的，還包括採用CMOS標準工藝，在所述頂層金屬層的頂層金屬圖案或頂層通孔層的頂層通孔圖案之間，形成用於隔離的介質填充。可選的，所述形成金屬功能層包括通過沉積鈦、氮化鈦、鋁、鋁銅、鋁矽銅等金屬之一或合金的組合，形成厚度為500埃到4000埃的金屬功能層。可選的，所述形成金屬功能層包括依次沉積鈦層、第一氮化鈦層、鋁層、第二氮化鈦層；刻蝕所述第二氮化鈦層直至所述鋁層上，僅保留需要在線測試後續膜層厚度的圖形區域，實現第二氮化鈦層的圖形化；刻蝕所述金屬功能層，實現所述金屬功能層的圖形化。可選的，所述鈦層、第一氮化鈦層、鋁層、第二氮化鈦層的厚度分別為100埃、300 埃、1000 埃、300 埃。CN 102169919 A
說明書
3/6頁 可選的，所述實現PAD圖像包括光刻形成PAD圖像；通過刻蝕工藝去除PAD圖像區域頂層金屬層以上的膜層，形成PAD圖像。與現有技術相比，本發明探測器及其製造方法通過頂層金屬層來實現PAD圖像， 並且通過控制金屬功能層厚度來實現對矽片表面圖形平整度的控制，不僅簡化了工藝，而且為後續工藝提供足夠的工藝窗口 ；同時，將標準CMOS標準後道工藝引入探測器金屬功能層工藝中，實現了 CMOS工藝與MEMS工藝的有效兼容性，並有效地避免了金屬功能層之間的短路，大大降低了探測器的製造成本，提高探測器的性能、成品率和可靠性。
本發明的探測器及其製造方法由以下的實施例及附圖給出圖1為本發明探測器一種實施方式的剖面示意圖；圖2為本發明探測器製造方法一種實施方式的剖面示意圖；圖3為圖2所示通過步驟Sl形成頂層金屬層的剖面示意圖；圖4為圖2所示步驟S2的流程示意圖；圖5為圖2所示通過步驟S2形成頂層通孔層的剖面示意圖；圖6為圖2所示通過步驟S3形成金屬功能層的剖面示意圖；圖7為圖2所示步驟S3 —種具體實施方式
的剖面示意圖；圖8為圖2所示通過步驟S4形成犧牲層以及支撐孔結構的剖面示意圖；圖9為基於圖8所示結構在犧牲層和金屬功能層之間形成黏附層的的剖面示意圖；圖10為圖2所示通過步驟S5形成釋放保護層的剖面示意圖；圖11為圖2所示通過步驟S5形成敏感材料層的剖面示意圖；圖12為圖2所示通過步驟S6形成接觸孔圖形化以及金屬電極的剖面示意圖；圖13為圖2所示通過步驟S7形成第二釋放保護層的剖面示意圖；圖14為圖2所示通過步驟S8形成PAD圖像的剖面示意圖。
具體實施例方式以下將對本發明探測器及其製造方法作進一步的詳細描述。參見圖1，本發明提供了一種探測器的實施方式，包括矽襯底101 ；位於矽襯底101上的頂層金屬層102 ；位於頂層金屬層102上的頂層通孔層103 ；位於頂層通孔層103上的金屬功能層104 ；位於金屬功能層104上的犧牲層105 ；位於犧牲層105表面的釋放保護層106和敏感材料層107 ；位於敏感材料層107表面的接觸孔以及金屬電極108 ；位於金屬電極108表面的釋放保護層106 ；以及位於頂層金屬層102中的PAD圖像109 ；其中，PAD圖像109不被頂層通孔層103、金屬功能層104以及犧牲層105覆蓋，並且，通過控制金屬功能層102的厚度以實現對矽片表面圖形平整度的控制。其中，金屬功能層104與頂層金屬層102通過頂層通孔層103中的多個通孔形成連接。頂層金屬層102還可包括位於頂層金屬圖案用於隔離的介質填充110，和/或頂層通孔層103中還可包括位於頂層通孔圖案之間用於隔離的介質填充110。該介質填充110 可採用二氧化矽、氮氧化矽、氮化矽和碳化矽或其組合，或摻雜有硼、磷、碳、氟元素的二氧化矽、氮氧化矽、氮化矽和碳化矽或其組合。頂層通孔層103的各通孔中可填充鎢等導電金屬。金屬功能層104的金屬材料可為鈦和氮化鈦之一或其組合與鋁、鋁銅、鋁矽銅等金屬之一或合金的組合；金屬功能層104的整體厚度可為500埃到4000埃，具體來說，通過控制金屬功能層104的厚度可實現對矽片表面圖形臺階的控制以及探測器特殊功能(反射諧振腔等)的需求。在具體實施例中，可採用鈦層、第一氮化鈦層、鋁層、第二氮化鈦層的組合結構，所形成的金屬功能層104的膜厚分別為100埃、300埃、1000埃、300埃。犧牲層105可採用化學氣相沉積矽(CVD-Si)或聚醯亞胺等有機物。此外，為增強黏附性，可在犧牲層105和金屬功能層104之間設置基於二氧化矽(SiO2)的黏附層，一方面可以防止金屬功能層104之間的短路，一方面可以增強黏附性。在具體實施例中，可採用基於正矽酸乙酯的二氧化矽作為黏附層，其厚度為1000埃；以及在該黏附層上採用CVD-Si 作為犧牲層150。釋放保護層106所採用的材料可根據犧牲層105的材料而確定。例如，當採用 CVD-Si作為犧牲層105時，可採用二氧化矽或摻有雜質及非化學計量比的氧化矽以形成釋放保護層106 ；當採用聚醯亞胺等有機物作犧牲層105時，可採用氧化矽、矽或氮氧化矽、氮化矽等矽基介質材料以形成釋放保護層106。在具體實施例中，採用二氧化矽(SiO2)以形成釋放保護層106。敏感材料探測層107可採用非晶矽或氧化釩，或者摻有雜質及非化學計量比的上述材料，例如，可採用紅非晶矽形成敏感材料層107。其中，金屬電極108位於接觸孔的部分與金屬功能層104接觸連接。金屬電極108 可為鈦電極、鉭電極、上下層疊的氮化鈦和鈦電極以及上下層疊的鉭和氮化鉭電極中的一種或組合。例如，可採用氮化鈦作為金屬電極108。參考圖2，本發明探測器製造方法的一種具體實施方式
，包括步驟Si，在矽襯底上形成頂層金屬層，並實現頂層金屬層圖形化；步驟S2，在所述頂層金屬層上形成頂層通孔層，實現頂層通孔圖形化，以及在所述頂層通孔內沉積導電金屬並實現頂層通孔層的表面平坦化；步驟S3，在所述頂層通孔層上形成金屬功能層並實現所述金屬功能層的圖形化， 所述金屬功能層的厚度能夠加以調節以實現對矽片表面圖形平整度的控制；步驟S4，在所述金屬功能層上形成犧牲層，並在所述犧牲層中實現支撐孔圖形化；步驟S5，在所述犧牲層表面依次形成第一釋放保護層、敏感材料層和接觸孔；步驟S6，沉積金屬電極並實現其圖形化；步驟S7，再次形成第二釋放保護層並實現像元圖形化；
步驟S8，實現PAD圖像化，從而在所述頂層金屬層中實現PAD圖形。具體來說，參考圖3，在步驟Sl中，可通過沉積工藝在矽襯底200上形成頂層金屬層210，並通過刻蝕工藝形成頂層金屬層的圖形化。參考圖4和圖5，步驟S2具體可包括通過沉積工藝在頂層金屬層210上形成頂層通孔層220 ；接著，通過刻蝕工藝在頂層通孔層220中形成通孔圖形化；接著，通過化學氣相沉積工藝在各通孔221中沉積導電金屬，例如鎢，以填充通孔221 ；然後，通過化學機械平坦化(CMP)實現頂層通孔層220表面平坦化，以實現矽片表面平坦化。在步驟Sl和步驟S2中，還可分別在所述頂層金屬層的頂層金屬圖案或頂層通孔層的頂層通孔圖案之間，通過CMOS標準工藝的金屬層間介質/層間介質隔離(IMD/ILD)工藝形成用於隔離的介質填充。所述介質填充可採用二氧化矽、氮氧化矽、氮化矽和碳化矽或其組合，或摻雜有硼、磷、碳、氟元素的二氧化矽、氮氧化矽、氮化矽和碳化矽或其組合。參考圖6，執行步驟S3，形成金屬功能層，所述金屬功能層通過頂層通孔層220中的各通孔與頂層金屬層210形成連接。在步驟S3中，所述形成金屬功能層及實現其圖形化可包括通過沉積鈦和氮化鈦之一或其組合與鋁、鋁銅、鋁矽銅等金屬之一或合金的組合， 形成厚度可為500埃到4000埃中任意值的金屬功能層230 ；選擇性保留設定區域的鈦和氮化鈦之一或其組合層，並刻蝕該鈦和氮化鈦之一或其組合層直至鋁、鋁銅、鋁矽銅等金屬之一或其合金層；接著，實現整個金屬功能層230的圖形化。通過上述步驟形成的金屬功能層230，既可以滿足金屬層反射形成諧振腔，解決探測器特殊功能，例如反射諧振腔等的需求，又可以通過測量保留在設定區域上的在線膜厚對後續工藝進行在線監控，從而通過對金屬功能層230厚度的控制實現對矽片表面圖形臺階的控制。在具體實施中，參考圖7，首先，可依次沉積鈦層231、第一氮化鈦層232、鋁層233、 第二氮化鈦層234 ；接著，曝光第二氮化鈦層234，保留需要進行在線(inline)膜厚測試圖形上的第二氮化鈦234部分，刻蝕第二氮化鈦層234直至鋁層233上，以形成第二氮化鈦 234圖形化；接下來，刻蝕金屬功能層230，實現整個金屬功能層的圖形化。其中，所保留的鈦層231、第一氮化鈦層232、鋁層233、第二氮化鈦層234的厚度分別可以為100埃、300埃、1000埃、300埃。參考圖8，在步驟S4中，可採用化學氣相沉積矽或聚醯亞胺等有機物以形成犧牲層240 ；進一步地，在犧牲層MO中形成支撐孔結構250。此外，參考圖9，在步驟S4中，為增強黏附性，還可在犧牲層240和金屬功能層230 之間增加一層基於二氧化矽的黏附300，一方面可以防止金屬功能層之間的短路，一方面可以增強黏附性。例如，可採用基於正矽酸乙酯的二氧化矽形成厚度為1000埃的黏附層；並且，進一步地在該黏附層上，採用化學氣相沉積矽以形成犧牲層。參考圖10，在步驟S5中，具體來說，所述形成釋放保護層可包括根據犧牲層240 所採用的材料確定釋放保護層的材料，在犧牲層240表面形成釋放保護層沈0。其中，當犧牲層240採用化學氣相沉積矽時，釋放保護層260可採用氧化矽或二氧化矽；當犧牲層240 採用聚醯亞胺等有機物時，釋放保護層260可採用氧化矽、矽或氮氧化矽、氮化矽。參考圖11，形成釋放保護層260之後，進一步形成敏感材料層270。具體來說，所述形成敏感材料層包括採用非晶矽或氧化釩以形成敏感材料探測層。在具體實施例中，敏感材料層270可採用紅非晶矽。在形成敏感材料層270的基礎上，通過刻蝕工藝對敏感材料層270和釋放保護層260進行刻蝕，形成多個接觸孔271，實現接觸孔圖形化。接著，執行步驟S6。參考圖12，通過沉積工藝，形成金屬電極觀0並實現圖形化。 其中，金屬電極280在各接觸孔271處的部分與金屬功能層230相接觸並形成連接。具體來說，金屬電極可為鈦電極、鉭電極、上下層疊的氮化鈦和鈦電極以及上下層疊的鉭和氮化鉭電極的一種或其組合。在具體實施例中，可採用氮化鈦作為金屬電極材料。在步驟S7中，參考圖13，形成第二釋放保護層四0的工藝步驟以及第二釋放保護層四0的材料可與第一釋放保護層相同，也可不相同。其中，本領域技術人員應能理解，形成像元圖形化的步驟可採用現有技術中的任一種方案，其步驟的順序或省略不對本發明思路造成影響。接下來，執行步驟S8。其中，參考圖14，可通過刻蝕工藝，去除PAD圖像211所處頂層金屬層之上的所有膜層。在上述實施例中，當金屬功能層採用Ti\TiN\Al\TiN的結構時，實現PAD圖形化時，還包括去除Al層上的TiN層，以實現後續的引線鍵合和封裝步驟。與現有技術相比，本發明探測器及其製造方法通過頂層金屬層來實現PAD圖像， 並且通過控制金屬功能層厚度來實現對矽片表面圖形平整度的控制，不僅簡化了工藝，而且為後續工藝提供足夠的工藝窗口 ；同時，將標準CMOS標準後道工藝引入探測器金屬功能層工藝中，實現了 CMOS工藝與MEMS工藝的有效兼容，並有效地避免了金屬功能層之間的短路，大大降低了探測器的製造成本，提高探測器的性能、成品率和可靠性。此外，本發明探測器及其製造方法的具體實施方式
還通過對金屬功能層選擇性保留部分區域鋁層上面的氮化鈦層，既可以滿足金屬層反射形成諧振腔，又可以通過對所保留的設定區域圖形上的在線膜厚進行測量，來實現對後續工藝的在線監控。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾。因此，本發明的保護範圍當視權利要求書所界定者為準。
權利要求
1.一種探測器，包括矽襯底；位於所述矽襯底上的頂層金屬層；位於所述頂層金屬層上的頂層通孔層；位於所述頂層通孔層上的金屬功能層；位於所述金屬功能層上的犧牲層；位於所述犧牲層表面的釋放保護層和敏感材料層；位於所述敏感材料層表面的接觸孔以及金屬電極；位於所述金屬電極表面的釋放保護層；以及位於所述頂層金屬層中的PAD 圖像；其中，所述PAD圖像不被頂層通孔層、金屬功能層以及犧牲層覆蓋，並且，通過控制所述金屬功能層的厚度以實現對矽片表面圖形平整度的控制。
2.如權利要求1所述的探測器，其特徵在於，所述頂層通孔層的各通孔中填充鎢。
3.如權利要求1所述的探測器，其特徵在於，所述頂層金屬層的頂層金屬圖案或所述頂層通孔層的頂層通孔圖案之間採用介質填充，用於隔離。
4.如權利要求3所述的探測器，其特徵在於，所述介質填充採用二氧化矽、氮氧化矽、 氮化矽和碳化矽或其組合，或摻雜有硼、磷、碳、氟元素的二氧化矽、氮氧化矽、氮化矽和碳化矽或其組合。
5.如權利要求1所述的探測器，其特徵在於，所述金屬功能層與所述頂層金屬層通過所述頂層通孔層的各通孔相連接。
6.如權利要求1所述的探測器，其特徵在於，所述金屬功能層的厚度為500埃到4000埃。
7.如權利要求1所述的探測器，其特徵在於，所述金屬功能層為鈦和氮化鈦之一或其組合與鋁、鋁銅、鋁矽銅等金屬之一或合金的組合。
8.如權利要求1所述的探測器，其特徵在於，所述金屬功能層依次具有鈦、第一氮化鈦、鋁、第二氮化鈦的膜層，厚度分別為100埃、300埃、1000埃、300埃。
9.如權利要求1所述的探測器，其特徵在於，所述犧牲層包括化學氣相沉積矽或聚醯亞胺有機物，該犧牲層將金屬功能層之間填充。
10.如權利要求9所述的探測器，其特徵在於，當採用化學氣相沉積矽作為所述犧牲層時，採用二氧化矽或摻有雜質及非化學計量比的氧化矽以形成所述釋放保護層；當採用聚醯亞胺有機物作為所述犧牲層時，採用矽基介質材料以形成所述釋放保護層。
11.如權利要求1所述的探測器，其特徵在於，所述犧牲層和所述金屬功能層之間還包括基於二氧化矽的黏附層，用於防止金屬功能層之間的短路以及增強黏附性。
12.如權利要求1所述的探測器，其特徵在於，所述敏感材料探測層採用非晶矽或氧化釩，或者摻有雜質及非化學計量比的非晶矽或氧化釩。
13.如權利要求1所述的探測器，其特徵在於，所述金屬電極採用鈦電極、鉭電極、上下層疊的氮化鈦和鈦電極以及上下層疊的鉭和氮化鉭電極中的一種或組合。
14.如權利要求1所述的探測器，其特徵在於，所述金屬電極位於所述接觸孔的部分與所述金屬功能層接觸連接。
15.一種探測器製造方法，包括在矽襯底上形成頂層金屬層，並實現頂層金屬層圖形化；在所述頂層金屬層上形成頂層通孔層，實現頂層通孔圖形化，以及在所述頂層通孔內沉積導電金屬並實現頂層通孔層的表面平坦化；在所述頂層通孔層上形成金屬功能層並實現所述金屬功能層的圖形化，所述金屬功能層的厚度能夠加以調節以實現對矽片表面圖形平整度的控制；在所述金屬功能層上形成犧牲層，並在所述犧牲層中實現支撐孔圖形化；在所述犧牲層表面依次形成第一釋放保護層、敏感材料層和接觸孔；沉積金屬電極層並實現其圖形化；再次形成第二釋放保護層並實現像元圖形化；實現PAD圖像化，從而在所述頂層金屬層中獲得PAD圖像。
16.如權利要求13所述的探測器製造方法，其特徵在於，所述導電金屬包括鎢。
17.如權利要求13所述的探測器製造方法，其特徵在於，還包括採用CMOS標準工藝， 在所述頂層金屬層的頂層金屬圖案或頂層通孔層的頂層通孔圖案之間，形成用於隔離的介質填充。
18.如權利要求13所述的探測器製造方法，其特徵在於，所述形成金屬功能層包括通過沉積鈦和氮化鈦之一或其組合與鋁、鋁銅、鋁矽銅等金屬之一或合金的組合，形成厚度為 500埃到4000埃的金屬功能層。
19.如權利要求16所述的探測器製造方法，其特徵在於，所述形成金屬功能層包括 依次沉積鈦層、第一氮化鈦層、鋁層、第二氮化鈦層；刻蝕所述第二氮化鈦層直至所述鋁層上，僅保留需要在線測試後續膜層厚度的圖形區域，實現第二氮化鈦層的圖形化； 刻蝕所述金屬功能層，實現所述金屬功能層的圖形化。
20.如權利要求17所述的探測器製造方法，其特徵在於，所述鈦層、第一氮化鈦層、鋁層、第二氮化鈦層的厚度為100埃、300埃、1000埃、300埃。
21.如權利要求13所述的探測器製造方法，其特徵在於，所述實現PAD圖像化工藝包括光刻形成PAD圖像；通過刻蝕工藝去除PAD圖像區域頂層金屬層以上的膜層，形成PAD圖像。
全文摘要
一種探測器及其製造方法，所述探測器包括矽襯底；位於矽襯底上的頂層金屬層；位於頂層金屬層上的頂層通孔層；位於頂層通孔層上的金屬功能層；位於金屬功能層上的犧牲層；位於犧牲層表面的釋放保護層和敏感材料層；位於敏感材料層表面的接觸孔以及金屬電極；位於金屬電極表面的釋放保護層；以及位於頂層金屬層中的PAD圖像；其中，所述PAD圖像不被頂層通孔層、金屬功能層以及犧牲層覆蓋，並且，通過控制金屬功能層的厚度以實現對矽片表面圖形平整度的控制。本發明將標準CMOS工藝引入探測器工藝中，實現了CMOS工藝與MEMS工藝的兼容，並有效改善了探測器的平整度，大大降低了成本，提高了探測器的性能、成品率和可靠性。
文檔編號H01L31/101GK102169919SQ20111006420
公開日2011年8月31日 申請日期2011年3月17日 優先權日2011年3月17日
發明者周煒捷, 康曉旭, 李銘 申請人:上海集成電路研發中心有限公司