柵總線加強的溝槽mos器件及其製造方法
2023-10-09 19:25:34 2
專利名稱：柵總線加強的溝槽mos器件及其製造方法
技術領域：
本發明涉及功率MOS場效應管及其製造方法，特別涉及一種柵總線加強的溝槽 MOS場效應管器件及其製造方法。
背景技術：
溝槽MOS器件廣泛應用於功率類電路中，作為開關器件連接電源與負載。如圖I 所示，溝槽MOS器件中包含有柵極溝槽6和源極區7的最小重複單元稱為單胞，這些單胞周期排列組成有源區I。有源區I內各單胞源極區7上設有源極接觸孔15。有源區I外圍， 包圍有源區I設置有溝槽MOS柵總線區2。柵總線區2內設置有柵總線溝槽10，連通有源區I內的柵溝槽6。各柵總線溝槽10上設有柵極接觸孔16。在圖2中，顯示了圖I柵總線區2A-A位置和有源區IB-B位置所對應的剖面示意圖。製作溝槽MOS器件的矽片通常由重摻雜的襯底和輕摻雜的外延層4構成；重摻雜襯底構成溝槽MOS漏極區3。柵總線由位於外延層4內垂直於矽片表面的柵總線溝槽10、柵氧化層9、和柵總線導電多晶矽11構成。溝槽MOS單胞由位於外延層4表面的源極區7，位於外延層4上部包圍源極區7的阱層5，以及由垂直於矽片表面的柵溝槽6、柵氧化層9、和柵導電多晶矽8構成的柵極構成。柵總線溝槽10和柵溝槽6相互連通；柵總線導電多晶矽11 和柵導電多晶矽8相互連接。在外延層4上表面設有層間介質層14 ;以及穿透層間介質層 14連接所述源極區7的源極接觸孔15和穿透所述層間介質層14連接所述柵總線導電多晶矽11的柵極接觸孔16。溝槽MOS晶片所能承受的最大反向偏置電壓由外延層4的厚度和摻雜濃度決定， 導通電流的大小則由導電溝道的寬度，即柵溝槽6圖形的總邊長決定。縮小單胞的尺寸可以實現更高的單胞密度，意味著更大的導電溝道有效寬度，這樣在器件導通狀態下可以減小功率損失，提高器件性能。同時，在同樣導通電流能力要求下，更高的單胞密度意味著較小的晶片面積即可滿足要求；晶片而積減小可以在相同尺寸的晶圓上生產出更多數目的晶片，從而降低器件成本。伴隨著單胞尺寸的縮小，柵溝槽6的開口尺寸隨之減小；因為柵極接觸孔16的存在，柵總線溝槽10的開口尺寸則無法相應減小。基於現有的溝槽MOS器件及製造工藝，由於柵總線溝槽10的開口尺寸大於柵溝槽6的開口尺寸，刻蝕負載效應導致柵總線溝槽10 的深度大於柵溝槽6深度；這使得柵總線溝槽10底部與漏極區3之間的外延層厚度dl小於柵溝槽6底部與漏極區3之間的外延層厚度d2。同時，柵總線溝槽10與柵溝槽6被同樣厚度的柵氧化層9所覆蓋，並且柵總線溝槽10底部外延層與柵溝槽6底部外延層具有相同的摻雜濃度。因此，在MOS器件反向偏置時，柵總線溝槽10底部的氧化層將承受更大的電場強度。該強電場會引起柵總線溝槽10底部氧化層提前失效，影響器件壽命和可靠性。同時，該強電場會在柵總線溝槽10底部外延層內引入產生中心區域，造成器件漏電偏大，影響器件性能和可靠性。為此，如何克服上述不足，並進一步優化溝槽MOS器件性能和提高器件可靠性是本發明研究的課題。
發明內容
本發明目的是提供一種柵總線加強的溝槽MOS器件及其製造方法，加強了柵總線區域，有效降低了柵總線溝槽底部氧化層承受的電場強度，同時抑制產生中心的形成；從而提升溝槽MOS器件的性能和器件可靠性。為達到上述目的，本發明採用的第一技術方案是
一種柵總線加強的溝槽MOS器件，該器件由位於中部的有源區和位於周邊包圍有源區的柵總線區構成。如圖3所示，在柵總線和有源區的截面上，所述器件包括位於矽片背面第一導電類型重摻雜的漏極區，位於漏極區上方第一導電類型輕摻雜的外延層。所述有源區由若干重複排列的溝槽MOS單胞並聯構成；每個溝槽MOS單胞包括位於所述外延層內上部的第二導電類型輕摻雜的阱層；穿過所述阱層並延伸至外延層內的柵溝槽；在所述阱層上部內且位於所述柵溝槽周邊的第一導電類型重摻雜的源極區；所述柵溝槽內第一導電類型重摻雜的柵導電多晶矽；所述柵導電多晶矽與柵溝槽內壁之間的柵氧化層。所述柵總線區由若干柵總線構成，每個柵總線包括位於所述外延層內的柵總線溝槽；所述柵總線溝槽內第一導電類型重摻雜的柵總線導電多晶矽；所述柵總線導電多晶矽與柵總線溝槽內壁之間的隔離氧化層；包裹所述柵總線溝槽的底部，位於所述外延層內的第一導電類型摻雜加強區。所述柵總線溝槽與所述柵溝槽互相連通；所述柵總線溝槽開口尺寸大於所述柵溝槽開口尺寸；所述柵導電多晶矽與所述柵總線導電多晶矽互相連接；所述隔離氧化層的厚度大於所述柵氧化層的厚度；所述摻雜加強區的摻雜濃度大於所述外延層的摻雜濃度。I、作為優選方案，所述外延層上表面設有層間介質層；穿透所述層間介質層連接所述源極區的源極接觸孔；穿透所述層間介質層連接所述柵總線導電多晶矽的柵極接觸孔。2、作為優選方案，所述隔離氧化層的厚度是所述柵氧化層厚度的I. I倍至40倍。3、作為優選方案，所述摻雜加強區雜質摻雜濃度是所述外延層雜質摻雜濃度的 I. I倍至1000倍。為達到上述目的，本發明採用的第二技術方案是
一種用於製造所述柵總線加強的溝槽MOS器件的製造方法，如圖4C - 4D所示，該方法包括下列工藝步驟
步驟一、在作為MOS漏極區的第一導電類型重摻雜單晶矽襯底上，生長第一導電類型輕摻雜外延層；
步驟二、在外延層表面沉積氮化矽介質層；
步驟三、對氮化矽介質層實施光刻，定義出溝槽圖形；包括柵溝槽圖形和柵總線溝槽圖
形；
步驟四、採用幹法刻蝕方法，選擇性除去未被光刻膠保護的氮化矽，曝露出溝槽圖形對應的外延層，而除去光刻膠後保留下來的氮化矽介質層作為介質硬掩膜使用；
步驟五、以介質硬掩膜為保護，採用幹法刻蝕方法選擇性刻蝕曝露出的外延層單晶矽，在外延層中形成溝槽；
步驟六、在整個結構表面生長隔離氧化層，有介質硬掩膜覆蓋的區域不會生長；
步驟七、以介質硬掩膜為保護，進行第一導電類型雜質的離子注入，在溝槽底部的隔離氧化層內形成第一導電類型臨時摻雜區；
步驟八、實施光刻，曝露出有源區。採用溼法腐蝕，選擇性去除未被光刻膠保護的覆蓋柵溝槽的隔離氧化層；
步驟九、實施熱擴散，將臨時摻雜區內的雜質擴散入外延層中，形成包裹柵總線溝槽底部的摻雜加強區；
步驟十、採用溼法腐蝕，選擇性去除介質硬掩膜；然後在整個結構表面生長柵氧化層； 至此，柵溝槽被柵氧化層覆蓋，柵總線溝槽被隔離氧化層覆蓋；
步驟十一、在整個結構上沉積第一導電類型重摻雜導電多晶矽，完全填充滿上表面的凹陷；
步驟十二、採用幹法刻蝕方法，選擇性除去部分導電多晶矽，使柵導電多晶矽上表面與外延層上表面平齊；由於柵總線溝槽開口尺寸大於柵溝槽開口尺寸，柵總線導電多晶矽上表面略低於外延層上表面；
步驟十三、實施光刻，曝露出有源區，進行第二導電類型的離子注入，在有源區形成第二導電類型的阱層；隨後進行第一導電類型的離子注入，在阱層內形成第一導電類型重摻雜的源極區；
步驟十四、在整個結構表面沉積二氧化矽層，或者二氧化矽層和氮化矽層構成的複合介質層，構成器件層間介質層；
步驟十五、實施光刻定義出接觸孔圖形，經過對層間介質層和單晶矽的幹法刻蝕，在阱層中製作出底部低於源極區的源極接觸孔。同時，經過對層間介質層和柵總線導電多晶矽的幹法刻蝕，形成連接柵總線導電多晶矽的柵極接觸孔。由於上述技術方案運用，本發明與現有技術相比具有下列優點和效果
本發明中覆蓋柵總線溝槽的隔離氧化層厚度顯著增大。承擔同樣反向偏置電壓情況下，柵總線溝槽底部氧化層內電場強度有效降低。即使進一步增大單胞密度，縮小柵溝槽口尺寸，柵總線溝槽深度進一步加大的情況下，仍然可以靈活的調整隔離氧化層厚度，而不影響有源區柵氧化層，以應對增大的電場強度，從而保證器件的壽命和可靠性。其次，外延層內包裹柵總線溝槽底部的摻雜加強區，配合隔離氧化層，可以有效抑制產生中心的形成。導電多晶矽-氧化層-外延層構成電容結構，遵守電容兩極電荷量相等的物理定律；當電場強度變大時，在外延層一側必須具備足夠多的固定電荷，以滿足上述定律。一旦摻雜濃度較低，固定電荷量無法滿足上述定律時，就會在外延層中形成產生中心，製造出電子空穴對；然而在外加偏壓影響下，電子空穴對發生遷移，破壞了上述電荷量相等；則產生中心源源不斷的產生電子空穴對，最終形成持續的漏電流，從而影響器件性能和可靠性。本發明引入的摻雜加強區，有效補充了外延層一側的固定電荷量，從而有效抑制產生中心的形成，提升器件性能和可靠性。
附圖I為現有技術溝槽MOS器件俯視結構示意圖；附圖2為現有技術柵總線及有源區剖面結構示意附圖3為本發明柵總線及有源區剖面結構示意附圖4A-4D為本發明柵總線加強的溝槽MOS器件製造流程圖。以上附圖中，I、有源區；2、柵總線區；3、漏極區；4、外延層；5、阱層；6、柵溝槽；7、 源極區；8、柵導電多晶矽；9、柵氧化層；10、柵總線溝槽；11、柵總線導電多晶矽；12、隔離氧化層；13、摻雜加強區；14、層間介質層；15、源極接觸孔；16、柵極接觸孔；17、氮化娃介質層；18、臨時摻雜區。下面結合附圖及實施例對本發明作進一步描述
實施例一種柵總線加強的溝槽MOS器件，該器件由位於中部的有源區I和位於周邊包圍有源區I的柵總線區2構成。如圖3所示，在柵總線和有源區的截面上，所述器件包括位於娃片背面第一導電類型重摻雜的漏極區3,位於漏極區3上方第一導電類型輕摻雜的外延層4。所述有源區I由若干重複排列的溝槽MOS單胞並聯構成；每個溝槽MOS單胞包括位於所述外延層4內上部的第二導電類型輕摻雜的阱層5 ;穿過所述阱層5並延伸至外延層4內的柵溝槽6 ;在所述阱層5上部內且位於所述柵溝槽6周邊的第一導電類型重摻雜的源極區7 ;所述柵溝槽6內第一導電類型重摻雜的柵導電多晶娃8 ;所述柵導電多晶娃8 與柵溝槽6內壁之間的柵氧化層9。所述柵總線區2由若干柵總線構成，每個柵總線包括位於所述外延層4內的柵總線溝槽10 ;所述柵總線溝槽10內第一導電類型重摻雜的柵總線導電多晶矽11 ;所述柵總線導電多晶矽11與柵總線溝槽10內壁之間的隔離氧化層12 ;包裹所述柵總線溝槽10的底部，位於所述外延層4內的第一導電類型摻雜加強區13。其特徵在於所述柵總線溝槽10與所述柵溝槽6互相連通；所述柵總線溝槽10開口尺寸大於所述柵溝槽6開口尺寸；所述柵導電多晶矽8與所述柵總線導電多晶矽11互相連接；所述隔離氧化層12的厚度大於所述柵氧化層9的厚度；所述摻雜加強區13的摻雜濃度大於所述外延層4的摻雜濃度。所述外延層4上表面設有層間介質層14 ;穿透所述層間介質層14連接所述源極區7的源極接觸孔15 ;穿透所述層間介質層14連接所述柵總線導電多晶矽11的柵極接觸孔16。所述隔離氧化層12的厚度是所述柵氧化層9厚度的I. I倍至40倍。所述摻雜加強區13雜質摻雜濃度是所述外延層4雜質摻雜濃度的I. I倍至1000倍。—種用於製造所述柵總線加強的溝槽MOS器件的製造方法，如圖4C - 4D所示，該方法包括下列工藝步驟
步驟一、在作為MOS漏極區3的第一導電類型重摻雜單晶矽襯底上，生長第一導電類型輕摻雜外延層4 ；
步驟二、在外延層表面沉積氮化娃介質層17 ；
步驟三、對氮化矽介質層17實施光刻，定義出溝槽圖形；包括柵溝槽6圖形和柵總線溝槽10圖形；
步驟四、採用幹法刻蝕方法，選擇性除去未被光刻膠保護的氮化矽，曝露出溝槽圖形對5/5頁
應的外延層，而除去光刻膠後保留下來的氮化矽介質層17作為介質硬掩膜使用；
步驟五、以介質硬掩膜為保護，採用幹法刻蝕方法選擇性刻蝕曝露出的外延層單晶矽， 在外延層中形成溝槽；
步驟六、在整個結構表面生長隔離氧化層12，有介質硬掩膜覆蓋的區域不會生長； 步驟七、以介質硬掩膜為保護，進行第一導電類型雜質的離子注入，在溝槽底部的隔離氧化層內形成第一導電類型臨時摻雜區18 ；
步驟八、實施光刻，曝露出有源區I。採用溼法腐蝕，選擇性去除未被光刻膠保護的覆蓋柵溝槽的隔離氧化層；
步驟九、實施熱擴散，將臨時摻雜區18內的雜質擴散入外延層4中，形成包裹柵總線溝槽底部的摻雜加強區13 ；
步驟十、採用溼法腐蝕，選擇性去除介質硬掩膜；然後在整個結構表面生長柵氧化層 9 ;至此，柵溝槽6被柵氧化層9覆蓋，柵總線溝槽10被隔離氧化層12覆蓋；
步驟十一、在整個結構上沉積第一導電類型重摻雜導電多晶矽，完全填充滿上表面的凹陷；
步驟十二、採用幹法刻蝕方法，選擇性除去部分導電多晶矽，使柵導電多晶矽8上表面與外延層4上表面平齊；由於柵總線溝槽10開口尺寸大於柵溝槽6開口尺寸，柵總線導電多晶娃11上表面略低於外延層4上表面；
步驟十三、實施光刻，曝露出有源區I。進行第二導電類型的離子注入，在有源區I形成第二導電類型的阱層5 ;隨後進行第一導電類型的離子注入，在阱層5內形成第一導電類型重摻雜的源極區7 ；
步驟十四、在整個結構表面沉積二氧化矽層，或者二氧化矽層和氮化矽層構成的複合介質層，構成器件層間介質層14 ；
步驟十五、實施光刻定義出接觸孔圖形，經過對層間介質層14和單晶矽的幹法刻蝕， 在阱層5中製作出底部低於源極區7的源極接觸孔15。同時，經過對層間介質層14和柵總線導電多晶矽11的幹法刻蝕，形成連接柵總線導電多晶矽11的柵極接觸孔16。上述實施例只為說明本發明的技術構思及特點，其目的在於讓熟悉此項技術的人士能夠了解本發明的內容並據以實施，並不能以此限制本發明的保護範圍。凡根據本發明精神實質所作的等效變化或修飾，都應涵蓋在本發明的保護範圍之內。
8
權利要求
1.一種柵總線加強的溝槽MOS器件，該器件由位於中部的有源區(I)和位於周邊包圍有源區(I)的柵總線區(2)構成；在截面上，所述器件包括位於矽片背面第一導電類型重摻雜的漏極區(3)，位於漏極區(3)上方第一導電類型輕摻雜的外延層(4)；所述有源區(I)由若干重複排列的溝槽MOS單胞並聯構成；每個溝槽MOS單胞包括位於所述外延層(4)內上部的第二導電類型輕摻雜的阱層(5);穿過所述阱層(5)並延伸至外延層(4)內的柵溝槽(6);在所述阱層(5)上部內且位於所述柵溝槽(6)周邊的第一導電類型重摻雜的源極區(7);所述柵溝槽(6)內第一導電類型重摻雜的柵導電多晶矽(8);所述柵導電多晶矽(8)與柵溝槽(6)內壁之間的柵氧化層(9)；所述柵總線區(2)由若干柵總線構成；每個柵總線包括位於所述外延層(4)內的柵總線溝槽(10);所述柵總線溝槽(10)內第一導電類型重摻雜的柵總線導電多晶矽(11);所述柵總線導電多晶矽(11)與柵總線溝槽(10)內壁之間的隔離氧化層(12);包裹所述柵總線溝槽(10)的底部，位於所述外延層(4)內的第一導電類型摻雜加強區(13)；其特徵在於所述柵總線溝槽(10)與所述柵溝槽(6)互相連通；所述柵總線溝槽(10) 開口尺寸大於所述柵溝槽(6)開口尺寸；所述柵導電多晶矽(8)與所述柵總線導電多晶矽 (11)互相連接；所述隔離氧化層(12)的厚度大於所述柵氧化層(9)的厚度；所述摻雜加強區(13)的摻雜濃度大於所述外延層(4)的摻雜濃度。
2.根據權利要求I所述的溝槽MOS器件，其特徵在於所述外延層(4)上表面設有層間介質層(14);穿透所述層間介質層(14)連接所述源極區(7)的源極接觸孔(15);穿透所述層間介質層(14)連接所述柵總線導電多晶矽(11)的柵極接觸孔(16)。
3.根據權利要求I所述的溝槽MOS器件，其特徵在於所述隔離氧化層(12)的厚度是所述柵氧化層(9)厚度的I. I倍至40倍。
4.根據權利要求I所述的溝槽MOS器件，其特徵在於所述摻雜加強區(13)雜質摻雜濃度是所述外延層(4)雜質摻雜濃度的I. I倍至1000倍。
5.一種用於製造所述權利要求I柵總線加強的溝槽MOS器件的製造方法，其特徵在於 該方法包括下列工藝步驟步驟一、在作為MOS漏極區(3)的第一導電類型重摻雜單晶矽襯底上，生長第一導電類型輕摻雜外延層(4);步驟二、在外延層表面沉積氮化矽介質層(17)；步驟三、對氮化矽介質層(17)實施光刻，定義出溝槽圖形；包括柵溝槽(6)圖形和柵總線溝槽(10)圖形；步驟四、採用幹法刻蝕方法，選擇性除去未被光刻膠保護的氮化矽，曝露出溝槽圖形對應的外延層，而除去光刻膠後保留下來的氮化矽介質層(17)作為介質硬掩膜使用；步驟五、以介質硬掩膜為保護，採用幹法刻蝕方法選擇性刻蝕曝露出的外延層單晶矽， 在外延層中形成溝槽；步驟六、在整個結構表面生長隔離氧化層(12)，有介質硬掩膜覆蓋的區域不會生長；步驟七、以介質硬掩膜為保護，進行第一導電類型雜質的離子注入，在溝槽底部的隔離氧化層內形成第一導電類型臨時摻雜區(18)；步驟八、實施光刻，曝露出有源區(1)，採用溼法腐蝕，選擇性去除未被光刻膠保護的覆蓋柵溝槽的隔離氧化層；步驟九、實施熱擴散，將臨時摻雜區(18)內的雜質擴散入外延層(4)中，形成包裹柵總線溝槽底部的摻雜加強區(13)；步驟十、採用溼法腐蝕，選擇性去除介質硬掩膜；然後在整個結構表面生長柵氧化層(9);至此，柵溝槽(6)被柵氧化層(9)覆蓋，柵總線溝槽(10)被隔離氧化層(12)覆蓋；步驟十一、在整個結構上沉積第一導電類型重摻雜導電多晶矽，完全填充滿上表面的凹陷；步驟十二、採用幹法刻蝕方法，選擇性除去部分導電多晶矽，使柵導電多晶矽(8)上表面與外延層(4)上表面平齊；由於柵總線溝槽(10)開口尺寸大於柵溝槽(6)開口尺寸，柵總線導電多晶娃(11)上表面略低於外延層(4)上表面；步驟十三、實施光刻，曝露出有源區(1)，進行第二導電類型的離子注入，在有源區(I) 形成第二導電類型的阱層(5);隨後進行第一導電類型的離子注入，在阱層(5)內形成第一導電類型重摻雜的源極區(7);步驟十四、在整個結構表面沉積二氧化矽層，或者二氧化矽層和氮化矽層構成的複合介質層，構成器件層間介質層(14)；步驟十五、實施光刻定義出接觸孔圖形，經過對層間介質層(14)和單晶矽的幹法刻蝕，在阱層(5)中製作出底部低於源極區(7)的源極接觸孔(15)，同時，經過對層間介質層 (14)和柵總線導電多晶矽(11)的幹法刻蝕，形成連接柵總線導電多晶矽(11)的柵極接觸孔(16)。
全文摘要
本發明公開一種柵總線加強溝槽MOS器件及其製造方法，包括位於中部的有源區和位於周邊包圍有源區的柵總線區；所述有源區由若干重複排列的溝槽MOS單胞並聯構成；每個溝槽MOS單胞內設置有柵溝槽；所述柵溝槽內壁被柵氧化層覆蓋；所述柵總線區內設置有若干柵總線溝槽，所述柵總線溝槽與所述柵溝槽互相連通，所述柵總線溝槽被隔離氧化層覆蓋；所述隔離氧化層的厚度大於所述柵氧化層的厚度；所述柵總線溝槽底部外延層內設置有摻雜加強區；所述摻雜加強區的摻雜濃度大於所述外延層的摻雜濃度。本發明通過加強柵總線提升了溝槽MOS器件的性能和器件可靠性。
文檔編號H01L29/423GK102593175SQ20111040566
公開日2012年7月18日 申請日期2011年12月8日 優先權日2011年12月8日
發明者劉偉, 王凡 申請人:蘇州矽能半導體科技股份有限公司