單片集成傳感器裝置及形成方法和形成其腔體結構的方法
2023-10-09 06:12:24 2
專利名稱：單片集成傳感器裝置及形成方法和形成其腔體結構的方法
技術領域：
本發明總體涉及微機電系統(MEMS)裝置，更特別地，涉及單個晶片上的MEMS裝置和電子器件(electrical device)。
背景技術：
MEMS裝置(例如傳感器)以及相關電子器件(例如專用集成電路(ASIC)) —般都設置在單獨的晶片上，因為兩者的製造工藝彼此不兼容。例如，在現代CMOS技術中，關鍵的是要避免高溫以保護摻雜分布，而在電子器件的製造過程中，可能需要高溫步驟。雙晶片解決方案存在許多缺點，例如，包裝更複雜和昂貴的封裝，以及無法實施要求對非常小的信號進行處理的應用。
近來開發了所謂的「MEMS first」的工藝，用於將MEMS與電子器件集成在單個晶片上。但是，這種工藝仍然存在缺陷和不足，仍有改進餘地。因此，需要能夠使MEMS和電子器件設置在單個晶片上的改進系統和方法。
發明內容
實施例涉及單片集成MEMS傳感器裝置和電子器件以及相關的方法。在一個實施例中，方法包括通過以下步驟在襯底上形成微機電系統(MEMS)裝置在襯底上形成犧牲層，在犧牲層上沉積第一矽層，所述第一矽層具有至少一個釋放孔，通過所述至少一個釋放孔在犧牲層內形成腔體，並且通過沉積第二矽層而密封腔體；以及在襯底上形成電子器件。在一個實施例中，單片集成傳感器裝置包括形成於襯底上的微機電系統(MEMS)傳感器，所述MEMS傳感器包括通過至少一個釋放孔形成於犧牲層內並由矽層密封的腔體；以及形成於襯底上的電子器件。在一個實施例中，方法包括獲得娃襯底；在娃襯底上形成植入層；在植入層上圖案化一單晶犧牲層；在犧牲層上沉積第一矽層，所述第一矽層具有至少一個釋放孔；通過釋放孔蝕刻犧牲層，以形成腔體；以及通過在第一矽層上沉積第二矽層而密封腔體。
根據下文結合附圖對本發明各個實施例的詳細說明，可更完整地理解本發明，附圖中圖IA至圖IE示出根據一個實施例的集成有電子器件的電容式MEMS裝置的製造步驟。圖2A至圖2D示出根據一個實施例的集成有電子器件的電容式MEMS裝置的製造步驟。圖3示出根據一個實施例的集成有電子器件的壓阻式MEMS裝置。圖4A至圖4G示出根據一個實施例的集成有電子器件的電容式MEMS裝置的製造步驟。圖5示出根據一個實施例的集成有電子器件的壓阻式MEMS裝置。可對本發明進行各種修改且本發明可具有替代形式，但其特定實施例在附圖中以示例的形式示出並將詳細說明。但是，應理解的是，其目的並不是將本發明限制於所述的特定實施例。相反，本發明旨在覆蓋落在由所附權利要求定義的本發明的精神和範圍內的所有修改、等同形式和替代形式。
具體實施例方式實施例涉及MEMS裝置，特別涉及在單個晶片上集成有相關電子器件的MEMS裝置。實施例利用模塊化工藝流程概念作為MEMS-first方法的一部分，能夠利用新穎的腔體密封工藝。因此減少或消除了由於MEMS加工對電子器件的影響和潛在有害作用。同時，提供 了高度靈活的解決方案，能夠實施各種測量原理，包括電容式和壓阻式。因此，各種傳感器應用可具有改進的性能和質量，同時保持成本高效。圖I示出具有局部犧牲層(例如氧化物)的電容式MEMS裝置100的製造步驟。圖IA示出具有植入層104的矽襯底102。在一個實施例中，襯底102為p型襯底，並且層104為η型植入層，從而形成pn結。層104上形成有圖案化的犧牲層106。在一個實施例中，犧牲層106包括氧化物。在圖IB中，沉積矽層108，例如，通過一個實施例中的外延生長進行沉積。矽層108包括釋放孔110，穿過所述釋放孔通過犧牲層蝕刻而形成腔體112。在實施例中，腔體112為約50納米(nm)至約IOOnm高(相對於頁面上附圖的方向)。沉積並蝕刻可選的腔體鈍化層114，例如氧化矽或氮化矽，以有助於隨後的腔體密封。在圖IC中，通過外延生長而沉積的矽層116來密封腔體112。如果在實施例中設置有可選的腔體鈍化層114，可有助於防止矽在一定工藝條件下在腔體112中生長。如圖IC所示，結果是，多晶矽密封膜116位於腔體112的頂部上，其餘的犧牲層108和單晶矽118位於襯底102的表面的其他區域上。在圖ID中，由於鄰近膜結構116而形成的單晶矽，所以可在普通的CMOS或BICMOS工藝中在同一晶片102上加工電子器件，例如MOS電晶體120。可通過隔離槽122實現橫向電隔離，並且可通過接觸結構124實現與頂部和底部電極的電接觸。在圖IE中，可用金屬間氧化物126、電觸點128和金屬噴鍍層(metallization) 130進行普通晶片精加工工藝。在傳感器釋放132和鈍化134之後，在同一晶片102上形成鄰近電子器件(例如電晶體120)的電容式傳感器裝置136，例如一個實施例中的壓力傳感器。在其他實施例中，傳感器裝置136可包括另一種傳感器技術，例如壓阻式傳感器，並且電晶體120可包括某些其他電子器件。雖然圖I為單片集成傳感器技術的一個示例，但該概念也具有靈活性，在特定應用中，如果需要或要求，可製造沒有電子器件的離散傳感器裝置。圖2示出具有局部單晶犧牲層(例如實施例中的矽鍺(SiGe)或摻雜矽)的電容式MEMS裝置200的製造步驟。在圖2A中，矽襯底202具有植入層204。在一個實施例中，襯底202為P型襯底，並且層204為η型，從而形成垂直的pn結。在層204上圖案化形成單晶犧牲層206。犧牲層206可包括摻雜類型或摻雜濃度不同於層206界面處的娃材料204的SiGe或摻雜矽。
參照圖2B，犧牲層206的單晶特性允許鄰近犧牲層206且在其頂部上通過外延生長形成單晶層208。一部分犧牲層206通過釋放孔210去除，以形成腔體212。該工藝程序的實施例在DE 19700290中進行了說明，其整體結合於此作為參考。在實施例中，腔體212為約50nm至約IOOnm高(相對於頁面上附圖的方向)。參照圖2C，對腔體212和釋放孔210填充用於隔離的填充材料214，例如氧化物，並從晶片表面上去除。通過形成於其餘犧牲層206上的釋放孔216，通過另一次犧牲層蝕刻而形成腔體218。在晶片表面上沉積並蝕刻可選的腔體鈍化層220，例如氧化矽或氮化矽，以有助於隨後的腔體密封。參照圖2D，通過外延生長而沉積的矽層222來密封腔體218。腔體鈍化層220可有助於避免矽在一定工藝條件下在腔體218內生長。結果是，單晶矽密封膜224位於腔體218的頂部上，單晶矽226位於晶片表面的其他區域上。由於設置了所述單晶矽226，所以可在普通CMOS或BICMOS工藝中在同一晶片202 上形成電子器件，例如MOS電晶體228。可通過隔離槽230提供橫向電隔離，通過接觸結構232提供與電容式傳感器裝置的底部和頂部電極的電接觸。可用金屬間氧化物234、電觸點236和金屬噴鍍層238進行普通晶片精加工工藝。在傳感器釋放240和鈍化242之後，在同一晶片202上形成電容式傳感器裝置244 (例如壓力傳感器)與電子器件(例如電晶體228)。在其他實施例中，傳感器裝置244可包括另一種傳感器技術，並且電晶體228可包括某些其他電子器件。如同圖1，雖然圖2為單片集成傳感器技術的一個示例，但該概念也具有靈活性，在特定應用中，如果需要或要求，可製造沒有電子器件的離散傳感器裝置。圖3示出具有單晶犧牲層(例如實施例中的矽鍺(SiGe)或摻雜矽)的壓阻式MEMS裝置300。在圖3的實施例中，與圖I和圖2的前述電容式傳感實施例不同，單晶犧牲層不需要圖案化，因為在該壓阻式傳感實施例中不需要進行隔離。裝置300包括具有植入層304的矽襯底302。在一個實施例中，襯底302為p型襯底，並且層304為η型植入層。單晶犧牲層306形成於層304上。犧牲層306可包括例如摻雜類型和/或摻雜濃度不同於層304和306的界面處的矽材料的SiGe或摻雜矽。單晶犧牲層306使得能夠在層306上通過外延生長形成單晶層308。可穿過釋放孔310通過犧牲蝕刻而形成腔體312，如DE19700290中所描述，其整體結合於此作為參考。在實施例中，腔體312為約50nm至約IOOnm高(相對於頁面上附圖的方向)。在晶片表面上沉積並蝕刻可選的腔體鈍化層314，例如氧化矽、氮化矽或某些其他適當的材料，以有助於隨後的腔體密封。通過外延生長而沉積的矽層316來密封腔體312，如果存在腔體鈍化層314，則有助於防止矽在一定工藝條件下在腔體312內生長。迄今得到位於腔體312頂部上的單晶矽密封膜316，單晶矽還位於晶片表面的所有其他區域上。單晶膜316上的壓電電阻器318的植入提供了壓阻式傳感器裝置320。單晶矽316使得能夠通過普通CMOS或BICMOS加工概念在同一晶片302上加工電子器件，例如MOS電晶體322。可用金屬間氧化物334、電觸點336和金屬噴鍍層338進行普通晶片精加工工藝。在傳感器釋放330和鈍化332之後，在同一晶片302上形成鄰近電子器件(例如電晶體322)的壓阻式傳感器裝置334，例如壓力傳感器。在其他實施例中，傳感器裝置334可包括另一種傳感器技術，並且電晶體322可包括某些其他電子器件。如同圖I和圖2，雖然圖3為單片集成傳感器技術的一個示例，單該概念也具有靈活性，在特定應用中，如果需要或要求，可在同一晶片上製造沒有電子器件的離散傳感器裝置，和/或製造電容式和壓阻式傳感器裝置兩者。圖4示出在絕緣體上矽(SOI)襯底上形成電容式MEMS裝置400的製造步驟。雖然SOI可能比其他技術更昂貴，但在實施例中可提供簡化的工藝流程。參照圖4A，SOI襯底包括矽襯底402、隱埋(box)氧化物層404和薄矽裝置層406。在實施例中，層406為約IOOnm至約400nm厚。在圖4B中，在隱埋氧化物層404下方通過高能植入形成摻雜層408。因此，層408可形成用於MEMS裝置的底部電極。在圖4C中，通過外延生長形成單晶矽層410。
在圖4D中，穿過釋放孔414通過犧牲層蝕刻而形成腔體412。在實施例中，腔體412為約50nm至約IOOnm高(相對於頁面上附圖的方向)。在晶片表面上沉積並蝕刻可選的腔體鈍化層416，例如氧化矽、氮化矽或某些其他適當的材料，這隨後會有助於腔體密封。在圖4E中，矽層418通過外延生長而沉積並密封腔體412。腔體鈍化層416可有助於防止矽在一定工藝條件下在腔體412內生長。結果是，單晶矽密封膜418位於腔體412的頂部上，單晶矽418還位於晶片表面的所有其他區域上。在圖4F中，由於單晶矽418，能夠在同一晶片402上通過普通CMOS或BICMOS工藝形成MOS電晶體420或另一電子器件。可通過隔離槽422在MEMS裝置與電晶體420之間實現橫向電隔離。可通過接觸結構424實現與傳感器裝置的頂部和底部電極的電接觸。在圖4G中，可用金屬間氧化物426、電觸點428和金屬噴鍍層430進行普通晶片精加工工藝。在傳感器釋放432和鈍化434之後，在同一晶片上於電子器件(例如電晶體420)的旁邊形成電容式傳感器裝置436，例如壓力傳感器。在其他實施例中，傳感器裝置436可包括另一種傳感器技術，並且電晶體420可包括某些其他電子器件。如同圖I至圖3，雖然圖4為單片集成傳感器技術的一個示例，但該概念也具有靈活性，在特定應用中，如果需要或要求，可在同一晶片上製造沒有電子器件的離散傳感器裝置。圖5示出形成於SOI襯底上的壓阻式MEMS裝置500的步驟。雖然SOI可能比其他技術更昂貴，但在實施例中可提供簡化的工藝流程。SOI襯底502具有形成於其上的隱埋氧化物層504和矽裝置層506。在實施例中，層506為約IOOnm至約400nm厚。在層504上通過外延生長形成單晶矽層508。穿過釋放孔510通過犧牲層蝕刻而形成腔體512。在實施例中，腔體512為約50nm至約IOOnm高(相對於頁面上附圖的方向)。在晶片表面上沉積並蝕刻可選的腔體鈍化層514，例如氧化矽、氮化矽或某些其他適當的材料，以有助於隨後的腔體密封。隨後，矽層516通過外延生長而沉積並密封腔體512。腔體鈍化層514可有助於防止矽在一定工藝條件下在腔體512內生長。結果是，單晶矽密封膜516位於腔體512上，單晶矽位於晶片表面的所有其他區域上。單晶膜516上的壓電電阻器518的植入形成壓阻式傳感器裝置520。單晶層516使得能夠通過普通CMOS或BICMOS在同一晶片502上加工電子器件，例如MOS電晶體522。可用金屬間氧化物524、電觸點526和金屬噴鍍層528進行普通晶片精加工工藝。在傳感器釋放530和鈍化532之後，在同一晶片502上於電子器件(例如電晶體522或某些其他裝置)是旁邊形成壓阻式傳感器裝置520，例如壓力傳感器。在其他實施例中，傳感器裝置520可包括另一種傳感器技術，並且電晶體522可包括某些其他電子器件。如同圖I至圖4，雖然圖5為單片集成傳感器技術的一個示例，但該概念也具有靈活性，在特定應用中，如果需要或要求，可在同一晶片上製造沒有電子器件的離散傳感器裝置，和/或製造電容式和壓阻式傳感器裝置兩者。因此，實施例為現代CMOS和BICMOS技術中的MEMS結構的單片集成提供了成本高效、靈活的解決方案。通過利用新穎的腔體密封工藝，至少部分地避免了 MEMS與電氣加工步驟之間的負面相互作用。可在實施例中實施的較小的腔體尺寸還提高了裝置的堅固性(robustness),降低了過應力的風險。進一步地，通過利用外加電壓替代物理壓力或加速負荷，實施例中還在製造測試階段提供了優點，因此降低了測試複雜性和嘗試。至少部分原因是因為更窄的腔體。基於同一 MEMS技術平臺，對於各種傳感原理(例如電容式和壓阻式)提供了高度靈活性。本文對系統、裝置和方法的各個實施例進行了說明。這些實施例僅通過示例來給 出，並非用於限制本發明的範圍。另外，應理解的是，所述實施例的各個特徵可以各種形式組合，以生產多種附加實施例。另外，與所公開的實施例一起使用還說明了各種材料、尺寸、形狀、配置和位置等，但是，只要不超出本發明的範圍，也可利用公開之外的材料、尺寸、形狀、配置和位置等。相關領域的普通技術人員應理解的是,本發明可包括比上述任何單個實施例中示出的特徵更少的特徵。本文所述的實施例並不意味著對本發明的各個特徵進行組合的方法的窮舉示例。因此，所述實施例並非互相排除這些特徵的組合；相反，本發明可包括選自不同單個實施例的不同單個特徵的組合，如本領域的普通技術人員應理解的。上文中作為參考而納入本文的文件限制為，與本文的明確公開相反的主題名稱不應納入本文。上文中作為參考而納入本文的文件進一步限制為，這些文件中所包括的權利要求不納入本文作為參考。上文中作為參考而納入本文的文件進一步限制為，這些文件中提供的任何定義不納入本文作為參考，除非明確包含在本文中。為了理解本發明的權利要求，明顯地，不應實施35U. S. C.第112節第六段的條款，除非權利要求中包含特定術語「的方法」或「的步驟」。
權利要求
1.一種形成單片集成傳感器裝置的方法，包括 通過以下步驟在襯底上形成微機電系統裝置在所述襯底上形成犧牲層；在所述犧牲層上沉積第一矽層，所述第一矽層包括至少一個釋放孔；通過所述至少一個釋放孔在所述犧牲層內形成腔體；並且通過沉積第二矽層而密封所述腔體；以及在所述襯底上形成電子器件。
2.根據權利要求I所述的方法，進一步包括在所述腔體中沉積腔體鈍化層。
3.根據權利要求I所述的方法，其中，形成所述犧牲層的步驟包括圖案化所述犧牲層。
4.根據權利要求I所述的方法，其中，形成所述犧牲層的步驟包括形成單晶犧牲層。
5.根據權利要求I所述的方法，其中，形成所述電子器件的步驟進一步包括利用所述單晶犧牲層。
6.根據權利要求I所述的方法，其中，密封所述腔體的步驟進一步包括沉積包括單晶矽的第二矽層。
7.根據權利要求I所述的方法，其中，形成微機電系統裝置的步驟包括形成傳感器裝置。
8.根據權利要求7所述的方法，其中，形成傳感器裝置的步驟包括形成電容式傳感器裝置或壓阻式傳感器裝置的至少其中之一。
9.根據權利要求I所述的方法，其中，形成電子器件的步驟包括形成至少一個電晶體。
10.根據權利要求I所述的方法，其中，形成電子器件的步驟包括利用CMOS或BICMOS工藝的其中之一。
11.根據權利要求I所述的方法，其中，形成微機電系統裝置的步驟進一步包括通過至少一個釋放孔填充所述腔體的一部分。
12.根據權利要求I所述的方法，進一步包括在所述微機電系統裝置與所述電子器件之間形成隔離槽。
13.一種單片集成傳感器裝置，包括 形成於襯底上的微機電系統傳感器，所述微機電系統傳感器包括通過至少一個釋放孔形成於犧牲層中並由矽層密封的腔體；以及形成於所述襯底上的電子器件。
14.根據權利要求13所述的裝置，其中，所述矽層包括單晶矽層。
15.根據權利要求14所述的裝置，其中，所述單晶矽層形成所述電子器件的一部分。
16.根據權利要求13所述的裝置，進一步包括形成於所述微機電系統傳感器與所述電子器件之間的隔離槽。
17.根據權利要求13所述的裝置，其中，所述微機電系統傳感器是電容式傳感器或壓阻式傳感器的其中之一。
18.根據權利要求13所述的裝置，其中，所述電子器件包括電晶體。
19.根據權利要求13所述的裝置，進一步包括所述腔體內的腔體鈍化層。
20.根據權利要求13所述的裝置，其特徵在於，所述矽層包括膜。
21.—種形成單片集成傳感器的腔體結構的方法，包括獲得娃襯底； 在所述矽襯底上形成植入層； 在所述植入層上圖案化一單晶犧牲層； 在所述犧牲層上沉積第一矽層，所述第一矽層具有至少一個釋放孔； 通過所述釋放孔蝕刻所述犧牲層，以形成腔體；以及 通過在所述第一矽層上沉積第二矽層而密封所述腔體。
22.根據權利要求21所述的方法，進一步包括通過執行所述獲得、形成、圖案化、沉積、蝕刻和密封步驟而形成微機電系統傳感器。
23.根據權利要求22所述的方法，進一步包括通過在所述襯底上形成電子器件而形成單片集成傳感器裝置。
24.根據權利要求23所述的方法，其中，形成電子器件的步驟進一步包括利用所述第二矽層。
25.根據權利要求23所述的方法，其中，形成微機電系統傳感器的步驟進一步包括形成電容式微機電系統傳感器或壓阻式微機電系統傳感器的至少其中之一，並且其中，形成電子器件的步驟進一步包括形成電晶體。
全文摘要
本發明公開了單片集成傳感器裝置及形成方法和形成其腔體結構的方法。實施例涉及MEMS裝置，具體涉及單個晶片上的集成有相關電子器件的MEMS裝置。實施例利用模塊化工藝流程概念作為MEMS-first方法的一部分，從而能夠利用新穎的腔體密封工藝。因此減少或消除了由於MEMS加工對電子器件的影響和潛在有害作用。同時，提供了高度靈活的解決方案，能夠實施各種測量原理，包括電容式和壓阻式。因此，各種傳感器應用可具有改進的性能和質量，同時保持成本高效。
文檔編號B81C1/00GK102674237SQ201210038129
公開日2012年9月19日 申請日期2012年2月17日 優先權日2011年2月22日
發明者伯恩哈德·溫克勒, 克萊門斯·普魯格爾, 安德烈亞斯·桑克爾, 斯特凡·科爾貝 申請人:英飛凌科技股份有限公司