數字音頻嵌入器的製作方法
2023-10-26 07:13:22
專利名稱：數字音頻嵌入器的製作方法
技術領域：
本實用新型涉及AES數字音頻嵌入裝置。
數字音頻嵌入器是專業的視頻產品，隨著微電子技術和電視技術的發展，傳統的模擬電視信號，包括模擬音頻信號、模擬視頻信號必將為數位訊號所代替。現有技術中的數字音頻嵌入器，其音頻嵌入電路根據GY/T161-2000傳輸規範，採用FPGA或DSP運算，將數字音頻信號嵌入到數字視頻輔助區。但用FPGA或DSP實現嵌入，要有繁雜的時序分析，軟體複雜，設計成本高，控制電路複雜，可靠性差，開發周期長。
本實用新型的目的在於避免上述現有技術中的不足之處，提供一種結構簡單、調試方便、軟體簡單、集成度高的數字音頻嵌入器。
本實用新型的目的通過如下技術方案實現本實用新型的結構特點是嵌入模塊採用單片GS9023嵌入晶片U1，AES數字音頻信號經PE65621集成變壓器T1耦合、U2電平轉換，輸入到晶片U1的AinA端，並行D1格式數字視頻信號輸入到晶片U1的DIN0-DIN9端，在晶片U1的DOUT0-DOUT9端並行輸出其輔助數據區中嵌入有音頻信號的數字視頻信號。
本實用新型的結構特點還在於設置單片PLL1700E鎖相環U3，27MHz時鐘信號經鎖相、分頻，輸出6.144MHz時鐘信號，送入嵌入晶片U1的ACLK端。
與已有技術相比，本實用新型具有如下優點1、本實用新型在作為嵌入雙通道音頻設備時，27MHz並行時鐘、10bit視頻數據信號和48KHZ採樣率、20bit同步採樣AES數字音頻信號同時送入模塊GS9023，由GS9023硬體實現音頻嵌入、硬體實現行、場輔助數據區檢測，並按照GY/T161-2000規範，自動插入數字音頻信號，軟體只需設置GS9023相關工作狀態寄存器，無需FPGA或DSP繁雜編程、計算，整體電路結構清晰、可靠性高、穩定性好。
2、本實用新型晶片GS9023可級聯，單片GS9023可嵌入4通道AES數字音頻。四片級聯，可最大嵌入16通道AES數字音頻，而硬體電路依然簡單、結構明晰。
3、本實用新型中所採用的PLL1700E鎖相環，無需外接壓控振蕩器，無需設計分頻計數器，從而提高了分頻後的頻率穩定性，可靠性也得到極大的提高。
附圖
為本實用新型結構示意圖。
以下通過實施例，結合附圖對本實用新型作進一步描述。
實施例參見附圖，本實施例中的嵌入模塊採用單片GS9023嵌入晶片U1。AES數字音頻信號經T1集成變壓器PE65612耦合，由SN75175晶片U2進行電平轉換，並輸入到晶片U1的21腳AinA端。
並行D1格式數字視頻信號輸入到晶片U1的DIN0-DIN9端，在晶片U1的DOUT0-DOUT9端並行輸出其輔助數據區中嵌入有音頻信號的數字視頻信號。
本實施例中，單片鎖相環U3採用晶片PLL1700E，27MHz時鐘信號經鎖相、分頻，輸出6.144MHz時鐘信號，送入嵌入模塊U1的99腳ACLK端。
圖中示出，平衡式48KHz/20bit同步採樣AES數字音頻信號經電容C14、變壓器T1耦合輸入，再經晶片U2將差分信號變換成TTL電平，送入晶片U1的A1NA端。10bit數字視頻信號送入晶片U1的DIN0-DIN9端，外部27MHz時鐘信號一路到晶片U1的PCLK端，作為視頻信號檢測時鐘，另一路送往鎖相環U3，從U3的SCK02端得到256fs(fs＝48KHz)＝12.288MHZ時鐘信號，再經U4A進行2分頻，得到6.144MHZ時鐘信號，該信號送入U1的ACLK端，作為AES音頻檢測時鐘。由嵌入晶片U1自動完成將AES音頻信號嵌入到D1數據視頻信號輔助區，並在其DOUT0-DOUT9端輸出輔助數據區中嵌入有音頻信號的數字視頻信號。
由於工作於嵌入模式，晶片U1的5腳接地。晶片U1的第2、3、4腳用於選擇輸入視頻信號格式，當輸入視頻信號為D1格式信號時，晶片U1的2腳、4腳接+5V，3腳接地。
此外，需要時，可在晶片U1的前級加入串並轉換電路，後級加入並串轉換電路，實現串行輸入數字視頻信號中嵌入AES音頻，再串行輸出。
權利要求1.數字音頻嵌入器，其特徵是嵌入模塊採用單片嵌入晶片U1(GS9023)，AES數字音頻信號經集成變壓器T1(PE65612)耦合、U2(SN75175)電平轉換，輸入到晶片U1的AinA端(21腳)，並行D1格式數字視頻信號輸入到晶片U1的DIN0-DIN9端，在晶片U1的DOUT0-DOUT9端並行輸出其輔助數據區中嵌入有音頻信號的數字視頻信號。
2.根據權利要求1所述的數字音頻嵌入器，其特徵是設置單片鎖相環U3(PLL1700E)，27MHz時鐘信號經鎖相、分頻，輸出6.144MHz時鐘信號，送入嵌入晶片U1的ACLK端(99腳)。
專利摘要數字音頻嵌入器,其特徵是嵌入模塊採用單片嵌入晶片UlGS9023,AES數字音頻信號經變壓器T1耦合、電平轉換,與並行D1格式數字視頻信號共同輸入到晶片U1中,在晶片U1的輸出端並行輸出其輔助數據區中嵌入有音頻信號的數字視頻信號。本實用新型結構簡單、易調試、穩定性好、易於擴展。
文檔編號H04L7/033GK2473823SQ01237540
公開日2002年1月23日 申請日期2001年4月26日 優先權日2001年4月26日
發明者姜萬勐, 沈火林 申請人:鄭向宏