一種低壓差線性穩壓器的製作方法

2023-10-25 15:48:22 2

本發明涉及電力電子技術領域，尤其涉及一種低壓差線性穩壓器。

背景技術：

隨著半導體工藝的發展，低壓差線性穩壓器(ldo，low-dropoutregulator)成為了3dnand快閃記憶體的製作過程中至關重要的一環。

傳統的模擬ldo廣泛應用於各種電路結構中。然而，為了保證在不同負載條件下ldo輸出的穩定性，會導致ldo具有較高的靜態功耗以及需要較大的去耦電容，這使得現有的模擬ldo的帶寬低、負載瞬態響應速度慢。為此，數字ldo應運而生。雖然數字ldo具有高帶寬、高負載瞬態響應速度的特點，但其設計需滿足不同大小負載的需求，輸出噪聲過大，影響負載的正常工作。

技術實現要素：

為了解決現有技術中高帶寬數字ldo輸出噪聲大的問題，本發明提供了一種低壓差線性穩壓器。

本發明實施例提供的低壓差線性穩壓器，包括：第一比較器、第一開關管、第二開關管和米勒電容；

所述第一比較器的第一輸入端連接參考電壓，所述第一比較器的第二輸入端連接所述第一開關管的第一端，所述第一比較器的輸出端連接所述第一開關管的控制端；

所述第一開關管的第一端連接負載，所述第一開關管的第二端連接電源電壓；

所述第二開關管的第一端連接所述負載，所述第二開關管的第二端連接所述電源電壓，所述第二開關管的控制端連接所述第一比較器的輸出端；

所述米勒電容的第一端連接所述第一開關管的控制端，所述米勒電容的第二端連接所述第一開關管的第一端。

可選的，還包括：第二比較器；

所述第二比較器的第一輸入端連接所述參考電壓，所述第二比較器的第二輸入端連接所述第二開關管的第一端，所述第二比較器的輸出端連接所述第二開關管的控制端。

可選的，還包括：第一驅動電路和/或第二驅動電路；

所述第一驅動電路，用於將所述第一比較器輸出的信號驅動後輸出至所述第一開關管的控制端；

所述第二驅動電路，用於將所述第一比較器輸出的信號驅動後輸出至所述第二開關管的控制端。

可選的，所述第一驅動模塊，包括：pmos管和nmos管；

所述pmos管的源極連接所述電源電壓，所述pmos管的漏極連接所述第一開關管的控制端，所述pmos管的柵極連接所述第一比較器的輸出端；

所述nmos管的柵極連接所述第一比較器的輸出端，所述nmos管的源極接地，所述nmos管的漏極連接所述第一開關管的控制端。

可選的，所述第一驅動模塊，包括：第一反相器；

所述第一反相器的輸入端連接所述第一比較器的輸出端，所述第一反相器的輸出端連接所述第一開關管的控制端。

可選的，所述第一驅動模塊，包括：第一反相器、pmos管和nmos管；

所述第一反相器的輸入端連接所述第一比較器的輸出端，所述第一反相器的輸出端連接所述pmos管的柵極；

所述pmos管的源極連接所述電源電壓，所述pmos管的漏極連接所述第一開關管的控制端；

所述nmos管的柵極連接所述第一反相器的輸出端，所述nmos管的源極接地，所述nmos管的漏極連接所述第一開關管的控制端。

可選的，所述第一驅動模塊，還包括：第一電流源和/或第二電流源；

所述第一電流源的輸入端連接所述電源電壓，所述第一電流源的輸出端連接所述pmos管的源極；

所述第二電流源的輸入端連接所述nmos管的源極，所述第二電流源的輸出端接地。

可選的，所述第一驅動模塊，還包括：第二反相器；

所述第二反相器的輸入端連接所述第一比較器的輸出端，所述第二反相器的輸出端連接所述第一反相器的輸入端。

可選的，所述第二驅動模塊，包括：第三反相器；

所述第三反相器的輸入端連接所述第一比較器的輸出端，所述第三反相器的輸出端連接所述第二開關管的控制端。

可選的，所述第二驅動模塊，還包括：第四反相器和第五反相器；

所述第四反相器的輸入端連接所述第五反相器的輸出端，所述第四反相器的輸出端連接所述第三反相器的輸入端；

所述第五反相器的輸入端連接所述第一比較器的輸出端，所述第五反相器的輸出端連接所述第四反相器。

與現有技術相比，本發明至少具有以下優點：

本發明實施例提供的低壓差線性穩壓器，包括：第一比較器、第一開關管、第二開關管和米勒電容。採用第一比較器比較輸出至負載的電壓以及參考電壓的大小，並將比較結果分別輸出至第一開關管和第二開關管的控制端。第二開關管的第一端連接負載，第二端連接電源電壓，在滿足負載突降要求以及較小的去耦電容要求的情況下，保證了ldo的高帶寬。第一開關管的第一端連接負載，第二端連接電源電壓；米勒電容連接在第一開關管的第一端和控制端之間。由於米勒效應，米勒電容降低了第一開關管的輸出震蕩，減小了第一開關管輸出至負載的噪聲，使得本發明實施例提供的ldo通過第一開關管和米勒電容在低頻區間內輸出更小的噪聲，在保證了高帶寬的基礎上減小了ldo的輸出噪聲。

附圖說明

為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請中記載的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其它的附圖。

圖1為本發明提供的低壓差線性穩壓器實施例一的一種電路拓撲圖；

圖2為本發明提供的低壓差線性穩壓器實施例一的另一種電路拓撲圖；

圖3為本發明提供的低壓差線性穩壓器實施例二的結構圖；

圖4為本發明實施例二提供的低壓差線性穩壓器的第一種實現方式的一種電路拓撲圖；

圖5為本發明實施例二提供的低壓差線性穩壓器的第一種實現方式的另一種電路拓撲圖；

圖6為本發明實施例二提供的低壓差線性穩壓器的第二種實現方式的電路拓撲圖；

圖7為本發明實施例二提供的低壓差線性穩壓器的第三種實現方式的電路拓撲圖。

具體實施方式

為了使本技術領域的人員更好地理解本發明方案，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

實施例一：

參見圖1，該圖為本發明提供的低壓差線性穩壓器實施例一的一種電路拓撲圖。

本實施例提供的低壓差線性穩壓器(ldo)，包括：第一比較器comp1、第一開關管k1、第二開關管k2和米勒電容cm；

所述第一比較器comp1的第一輸入端連接參考電壓vref，所述第一比較器comp1的第二輸入端連接所述第一開關管k1的第一端，所述第一比較器comp1的輸出端連接所述第一開關管k1的控制端；

所述第一開關管k1的第一端連接負載，所述第一開關管k1的第二端連接電源電壓vcc；

所述第二開關管k2的第一端連接所述負載，所述第二開關管k2的第二端連接所述電源電壓vcc，所述第二開關管k2的控制端連接所述第一比較器comp1的輸出端；

所述米勒電容cm的第一端連接所述第一開關管k1的控制端，所述米勒電容cm的第二端連接所述第一開關管k1的第一端。

可以理解的是，相較於傳統的ldo電路所採用的誤差運算放大器的工作帶寬，第一比較器comp1的帶寬更高，相應的第二開關管k2輸出至負載的支路可以在滿足ldo負載突降要求以及較小的去耦電容要求的情況下，保證ldo的高帶寬。

本實施例提供的ldo的工作原理如下：

第一比較器comp1比較參考電壓vref以及輸出至負載處的輸出電壓vx的大小。當輸出電壓vx小於參考電壓vref時，節點nag(位於第一開關管k1的控制的)和節點ndg(位於第二開關管k2的控制的)均為低電平，第一開關管k1和第二開關管k2均開通，電源電壓vcc通過第一開關管k1和第二開關管k2向輸出電壓vx出傳導電流，拉高輸出電壓vx；當輸出電壓vx大於參考電壓vref時，節點nag和節點ndg均為高電平，第一開關管k1和第二開關管k2均關斷，負載消耗米勒電容cm上的電量，拉低輸出電壓vx。通過上述步驟，可以將輸出電壓vx穩定在參考電壓vref。

為了便於說明和理解，以下將由第一開關管k1輸出至負載的支路稱為第一支路，將由第二開關管k2輸出至負載的支路稱為第二支路，對本實施例提供的ldo進行詳細說明：

有別於傳統的ldo，在第一支路中無需另外的電路結構來保證輸出的穩定，通過米勒電容cm即可限制輸出電壓vx的震蕩，使之滿足不同負載的供電要求。具體原理為：由於米勒電容cm造成的米勒效應，當輸出電壓vx的噪聲過大，其震蕩變化通過米勒電容cm耦合至節點nag，減緩了第一開關管k1的開通和關斷，相應的減小了輸出電壓vx的震蕩，糾正輸出電壓vx的非線性失真，使輸出電壓vx穩定在負載能夠承受的範圍之內。

而第二支路為數字ldo可以在保證較小的去耦電容以及負載突降需求的基礎上達到很高的帶寬。

當ldo的輸入為高頻時，第二支路(數字ldo支路)的帶寬高、負載瞬態響應速度快，經第二支路能很快的將輸出電壓vx拉高；當ldo的輸入為低頻時，第一支路(模擬ldo支路)的噪聲較數字ldo的噪聲小，減小了輸出至負載的噪聲，減小了數字ldo的功耗。

第一支路輸出的噪聲小，而第一支路能夠達到很高的帶寬，這樣本實施例中的ldo相較於現有的數字ldo，就能夠在保證高帶寬的基礎上，減小輸出的噪聲。

這裡還需要說明的是，米勒電容cm的容值需小於負載的等效電容的容值且大於第一開關管k1控制端處寄生電容的容值，這樣可以保證將輸出電壓vx的噪聲儘可能多的耦合至節點ng，減小vx的非線性失真，降低第一支路的輸出噪聲。

作為一個示例，100cx≤cload，且cx≥10cp。其中，cx為所述米勒電容cm的容值，所述cload為所述負載的等效電容的容值，cp為所述第一開關管k1控制端處寄生電容的容值。

在本實施例的一些可能的實現方式中，還可以使用不同的比較器分別輸出信號至第一開關管k1和第二開關管k2，分別控制第一開關管k1和第二開關管k2的開斷狀態。具體的，如圖2所示，所述低壓差線性穩壓器，還包括：第二比較器comp2；

所述第二比較器comp2的第一輸入端連接所述參考電壓vref，所述第二比較器comp2的第二輸入端連接所述第二開關管k2的第一端，所述第二比較器comp2的輸出端連接所述第二開關管k2的控制端。

本實施例提供的低壓差線性穩壓器，包括：第一比較器、第一開關管、第二開關管和米勒電容。採用第一比較器比較輸出至負載的電壓以及參考電壓的大小，並將比較結果分別輸出至第一開關管和第二開關管的控制端。第二開關管的第一端連接負載，第二端連接電源電壓，在滿足負載突降要求以及較小的去耦電容要求的情況下，保證了ldo的高帶寬。第一開關管的第一端連接負載，第二端連接電源電壓；米勒電容連接在第一開關管的第一端和控制端之間。由於米勒效應，米勒電容降低了第一開關管的輸出震蕩，減小了第一開關管輸出至負載的噪聲，使得本實施例提供的ldo通過第一開關管和米勒電容在低頻區間內輸出更小的噪聲，在保證了高帶寬的基礎上減小了ldo的輸出噪聲。

實施例二：

參見圖3，該圖為本發明提供的高帶寬低壓差線性穩壓器實施例二的電路拓撲圖。相較於實施例一，本實施例提供了一種更加具體的電路拓撲結構。

在實施例一的基礎上，本實施例提供的低壓差線性穩壓器，還包括：第一驅動電路100和/或第二驅動電路200；

所述第一驅動電路100，用於將所述第一比較器comp1輸出的信號驅動後輸出至所述第一開關管k1的控制端；

所述第二驅動電路200，用於將所述第一比較器comp1輸出的信號驅動後輸出至所述第二開關管k2的控制端。

需要說明的是，第一驅動模塊100使第一比較器comp1輸出的信號能夠滿足第一開關管k1的驅動需求；第二驅動模塊200使第一比較器comp1輸出的信號能夠滿足第二開關管k2的驅動需求。此外，第一驅動模塊100和第二驅動模塊200還可以緩衝輸出至第一開關管k1和第二開關管k2信號，提高本實施例中ldo輸出的穩定性。

其中，第一驅動模塊100有多種可能的實現方式，下面舉例說明：

第一種可能的實現方式，如圖4所示，所述第一驅動模塊100，包括：pmos管pm和nmos管nm；

所述pmos管pm的源極連接所述電源電壓vcc，所述pmos管pm的漏極連接所述第一開關管k1的控制端，所述pmos管pm的柵極連接所述第一比較器comp1的輸出端；

所述nmos管nm的柵極連接所述第一比較器comp1的輸出端，所述nmos管nm的源極接地，所述nmos管nm的漏極連接所述第一開關管k1的控制端。

在本實現方式中，第一開關管k1為pmos管，該pmos管的柵極連接第一驅動模塊100的輸出端，漏極連接負載，源極連接電源電壓vcc。第一比較器comp1的同相輸入端連接參考電壓vref，反相輸入端連接第一開關管k1的第一端(即該pmos管的漏極)。

可選的，還可以通過添加恆定電流源來限定輸出電壓vx的變化速率，具體如圖5所示，所述第一驅動模塊100，還包括：第一電流源ipu和/或第二電流源ipd；

所述第一電流源ipu的輸入端連接所述電源電壓vcc，所述第一電流源ipu的輸出端連接所述pmos管pm的源極；

所述第二電流源ipd的輸入端連接所述nmos管nm的源極，所述第二電流源ipd的輸出端接地。

第一電流源ipu限制輸出電壓vx的升壓速度，而第二電流源ipd限制輸出電壓vx的降壓速度。

第二種可能的實現方式，如圖6所示，所述第一驅動模塊100，包括：第一反相器inv1；

所述第一反相器inv1的輸入端連接所述第一比較器comp1的輸出端，所述第一反相器inv1的輸出端連接所述第一開關管k1的控制端。

在本實現方式中，第一開關管k1為pmos管，該pmos管的柵極連接第一動模塊100的輸出端，漏極連接負載，源極連接電源電壓vcc。第一比較器comp1的同相輸入端連接參考電壓vref，反相輸入端連接第一開關管k1的第一端(即該pmos管的漏極)。

根據需要，所述第一反相器inv1可以是電流不補償型反相器、反相緩衝器或反相放大器，第一反相器inv1的延遲時間或放大倍數根據實際情況設定，這裡不再贅述。

在一些可能的實現方式中，還可以採用多級放大或緩衝的形式，具體的，所述第一驅動模塊100，還包括：第二反相器(未在圖中示出)；所述第二反相器的輸入端連接所述第一比較器comp1的輸出端，所述第二反相器的輸出端連接所述第一反相器inv1的輸入端。

第三種可能的實現方式，如圖7所示，所述第一驅動模塊100，包括：第一反相器inv1、pmos管pm和nmos管nm；

所述第一反相器inv1的輸入端連接所述第一比較器comp1的輸出端，所述第一反相器inv1的輸出端連接所述pmos管pm的柵極；

所述pmos管pm的源極連接所述電源電壓vcc，所述pmos管pm的漏極連接所述第一開關管k1的控制端；

所述nmos管nm的柵極連接所述第一反相器inv1的輸出端，所述nmos管nm的源極接地，所述nmos管nm的漏極連接所述第一開關管k1的控制端。

可選的，所述第一驅動模塊100，還包括：第二反相器inv2；

所述第二反相器的輸入端連接所述第一比較器comp1的輸出端，所述第二反相器的輸出端連接所述第一反相器inv1的輸入端。

同理，第一反相器inv1和第二反相器inv2可以是電流不補償型反相器、反相緩衝器或反相放大器。

在本實現方式中，第一開關管k1為pmos管，該pmos管的柵極連接第一驅動模塊100的輸出端，漏極連接負載，源極連接電源電壓vcc。第一比較器comp1的同相輸入端連接參考電壓vref，反相輸入端連接第一開關管k1的第一端(即該pmos管的漏極)。

在一些可能的實現方式中，所述第一驅動模塊100，還包括：第一電流源ipu和/或第二電流源ipd；

所述第一電流源ipu的輸入端連接所述電源電壓vcc，所述第一電流源ipu的輸出端連接所述pmos管pm的源極；

所述第二電流源ipd的輸入端連接所述nmos管nm的源極，所述第二電流源ipd的輸出端接地。

可以理解的是，第一電流源ipu和第二電流源ipd的具體工作原理與上面所述的類似，這裡不再贅述。

同樣的，第二驅動模塊200也有多種可能的實現方式，在一個例子中，如圖6所示，所述第二驅動模塊200，包括：第三反相器inv3；

所述第三反相器inv3的輸入端連接所述第一比較器comp1(或第二比較器comp2)的輸出端，所述第三反相器inv3的輸出端連接所述第二開關管k2的控制端。

在一些可能的實現方式中，如圖7所示，所述第二驅動模塊200，除第三反相器inv3之外，還包括：第四反相器inv4和第五反相器inv5；

所述第四反相器inv4的輸入端連接所述第五反相器inv5的輸出端，所述第四反相器inv4的輸出端連接所述第三反相器inv3的輸入端；

所述第五反相器inv5的輸入端連接所述第一比較器comp1的輸出端，所述第五反相器inv5的輸出端連接所述第四反相器inv4。

根據需要，所述第三反相器inv3、第四反相器inv4和第五反相器inv5可以是電流不補償型反相器、反相緩衝器或反相放大器，第三反相器inv3、第四反相器inv4和第五反相器inv5的延遲時間或放大倍數根據實際情況設定，這裡不再贅述。

下面以圖7所示的電路拓撲為例，詳細說明在本實施例中ldo的工作原理。為了方便說明，節點na1位於第一比較器comp1的輸出端，節點na2位於第二反相器inv2的輸出端，節點na3位於第一反相器inv1的輸出端，節點nag位於第一開關管k1的控制端；節點nd1位於第五反相器inv5的輸入端，節點nd2位於第五反相器inv5的輸出端，節點nd3位於第四反相器inv4的輸出端，節點ndg位於第二開關管k2的控制端。

首先，第一比較器comp1比較參考電壓vref和輸出電壓vx，當輸出電壓vx大於參考電壓vref時，第一比較器comp1輸出低電平，節點na1和節點nd1為低電平，節點na2和節點nd2為高電平，節點na3和節點nd3為低電平，pmos管pm導通，nmos管nm關斷，節點nag和節點ndg均為高電平，第一開關管k1和第二開關管k2閉合，負載消耗電容cx上的電量，拉低輸出電壓vx。

由於電路的動態變化，可以忽視輸出電壓vx等於參考電壓vref的情況。

然後，當輸出電壓vx降至小於參考電壓vref時，第一比較器comp1輸出高電平，節點na1和節點nd1為高電平，節點na2和節點nd2為低電平，節點na3和節點nd3為高電平，pmos管pm關斷，nmos管nm開通，節點nag和節點ndg均為低電平，第一開關管k1和第二開關管k2開通，向輸出電壓vx傳導電流，拉高輸出電壓vx。當ldo的輸入為高頻時，第一支路的帶寬高、響應速度快，很快的拉高輸出電壓vx；當ldo的輸入為低頻時，第二支路的噪聲較數字ldo的噪聲小很多，輸出電壓vx的噪聲減小。

通過上述過程，輸出電壓vx即穩定在參考電壓vref。

以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制。雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。