採用比特位對處理的用於多級交織方案的解交織器的製作方法
2023-09-25 18:21:00
專利名稱：採用比特位對處理的用於多級交織方案的解交織器的製作方法
技術領域：
本發明涉及通信裝置，尤其涉及一種用於通信裝置的解交織器。
背景技術：
交織技術通常被用在通信系統中來防止傳輸受到突發錯誤的影 響。突發錯誤將導致若干連續的比特位被錯誤地接收，而傳輸的其餘 比特位被成功接收。
在發送之前得到用於數據的數據校正比特位，接收器用這些數 據校正比特位來檢測該數據是否己被成功接收、以及被錯誤接收的比 特位是否能被校正。在每一個將要被發送的符號中，只能校正確定數 目的錯誤比特位。因此，交織被用於在傳送中針對每個符號來擴展比 特位。因此，如果出現突發錯誤，只影響每個符號的少量比特位，因 此接收器能夠使用數據校正比特位來校正所接收到的符號。
在例如無線通信標準的多個己確立的標準中，使用的是塊交織， 這是因為塊交織易於實施並且可直接實施。但是，隨著在節點之間的 數據速率和距離的增加，進行嵌套交織或級聯交織的方案變得越發重 要。把用於這種先進交織方案的解交織器直接映射到硬體通常是次最 佳的做法，所以，可採用不同的優化技術來節省矽片面積並降低功耗。
由多頻帶OFDM聯盟(MultiBand OFDM Alliance)發起的"多 頻帶 OFDM物理層規範(MultiBand OFDM Physical Layer Specification)，，發布1.0版建議了 一種三級交織方案。在第一級中， 使用符號交織來在若干(通常6個)連續的OFDM符號上使比特位發生 序列改變，以便在一個頻帶組中開拓頻率分集。在第二級中，使用音 調內(intra-tone)交織來在一個OFDM符號之內的數據子載波(幾個 音調)上使比特位發生序列改變，以便在子載波上開拓頻率分集。在 第三級中，使用符號內(intra-symbol)循環移位來在連續的OFDM符號中對比特位循環地做確定量的移位。
圖1示出了根據上述方案的一種交織器的框圖。交織器2包括 串聯的符號交織單元4、音調交織單元6和循環移位單元8。符號交
織單元4接收輸入的比特位(U(i))，對該比特位進行操作並輸出比特 位(S(i))。音調交織單元6接收該比特位(S(i"，對該比特位進行操作 並輸出比特位(V(i"。循環移位單元8接收該比特位(V(i"，對該比 特位進行操作並輸出比特位(B(i))。
由符號交織單元4執行的符號交織操作包括把編碼的比特位分 成大小為6NcBPs個編碼的比特位的數據塊的步驟，其中該NcBPs是每 一個符號的編碼的比特位的數量，因此該6NcBPs對應於6個OFDM 符號。隨後使用6Ncbps乘6/NTDs大小的數據塊交織器來改變每一組 編碼比特位的順序，其中NTDS是時間擴展因數。序列(U(i))和(S(i)〉 分別表示符號交織單元4的輸入和輸出比特位，其中i=0，...， NCBP6S-1，並且NcBP6s是在6個符號中的編碼的比特位的數目。由下 列公式給出此單元的輸入-輸出關係
formula see original document page 6
其中Floor(x)是一個函數，其返回小於或等於它的自變量值的最 大整數值；Mod(x,y)是取模數運算符，當y除以x時，其返回非負的 整數餘數。
使用大小為NTintX10的一個規則數據塊交織器， 一起改變被一 起分組成大小為NCBP6S比特位的數據塊的符號交織單元4的輸出比 特位的順序，其中NTint=NCBPS/10。序列(S(i"和(V(i"分別表示音調 數據塊交織器單元6的輸入和輸出比特位，其中1=0， ...， NCBP6S-1。 由下列公式給出此單元的輸入-輸出關係
formula see original document page 6音調交織單元6的輸出通過符號內循環移位單元8來傳遞。序
歹iJ(V(i"和(B(i"分別表示循環移位單元8的輸入和輸出比特位，其
中i=0， ...， NCBP6S-1。由下列公式給出該循環移位單元8的輸出
B(i)=V[m(i)xNCBPS+mod(i+m(i)xNcyc,NCBPS)] ( 3)
其中m(i)=Floor(i/NCBPS)，並且i=0， ...， NCBP6S-1。 美國專利公開2005/0152327披露了 一種根據上述三級交織方案 的用於超寬帶個人接入網絡的多頻帶OFDM收發器的交織器。此文 獻還描述了一種解交織器，由級聯的循環解移位單元、音調解交織單 元和符號解交織單元三個模塊構成，該解交織器的矽片面積的代價 高，並且不可按比例縮小。
發明內容
本發明的一個目的是提供一種用於無線通信裝置的解交織器， 其實現簡單且廉價。
根據本發明的第一方面，提供了一種解交織器，用於解交織表 示已使用多級交織方案交織的多個符號的數據比特位流，該解交織器
包括預處理裝置，用於將該數據比特位流中的數據比特位排序成對， 使得在數據比特位對中的數據比特位是來自一個符號的連續數據比 特位；至少一個存儲器，用於存儲成對的數據比特位，使得每一對數 據比特位均被存儲在該存儲器中的各自的位置上；和用於該至少一個 存儲器的一個讀與寫地址產生器，該讀與寫地址產生器被用於確定所 述至少一個存儲器中的將要存儲數據比特位對的地址，並且確定所述 至少一個存儲器中將要從其中讀出數據比特位對的地址。
根據本發明的第二方面，提供了一種用在超寬帶系統中的裝置， 該裝置包括如上所述的解交織器。
根據本發明的第三方面，提供了一種用於接收表示多個符號的 數據比特位流的通信裝置，該裝置包括如上所述的解交織器。
從以下描述的實施例中，本發明的這些及其他方面將是顯然的，並且參照這些實施例來闡述本發明的這些及其他方面。
現參考下列附圖僅通過示例的方式描述本發明，附圖中 圖1是傳統三級交織器的框圖2是示出用在交織器中的數據-速率相關參數的表格；
圖3(a)、圖3(b)和圖3(c)示出解交織器針對不同值 的初始輸出地址；
圖4(a)、圖4(b)和圖4(c)示出解交織器針對不同^Wv—(y/ e值 的初始輸出地址中的符號比特位；
圖5是用於根據本發明的一個解交織器的結構框圖6示出了根據本發明的符號內預處理單元的框圖7(a)至圖7(g)示出當(y戶el時預處理單元的操作； 圖8(a)至圖8(f)示出當t/e/ "_0^e=2時預處理單元的操作； 圖9(a)至圖9(g)示出當&/""_0^e=3時預處理單元的操作； 圖10是示出根據本發明的讀/寫地址產生器的操作的流程圖； 圖11是說明根據本發明的針對^pe、 outer—cnt以及符號
下標的各種組合的pref—en值；
圖12是根據本發明的符號間(inter-symbol)後續處理單元的框
圖；以及
圖13(a)-圖(d)示出根據本發明的符號間後續處理單元的操作。
具體實施例方式
雖然本發明將參考根據來自上述多頻帶OFDM聯盟的"多頻帶 OFDM物理層規範"的超寬帶網絡進行描述，但將理解到，本發明適 用於其中使用多級交織的其它通信網絡。
在本發明的下列描述中，假設將被發送的數據已被利用參考圖1 和公式(l)、 (2)和(3)時描述過的三級交織方案交織過，數據是在6個 符號、或3個符號(上述公式被相應地修正)上交織的。
在示例的網絡中，存在能被使用的9個可能的數據速率 39.4Mb/s、 53.3Mb/s、 80Mb/s、 106.7Mb/s、 160Mb/s、 200Mb/s、 320Mb/s、用於數據包頭的數據
速率。使用在上述交織方案中的參數NTDs、 NTint、 Neyc和Ncbps完全
取決於在進行交織時使用的數據速率。圖2是表示針對參數的示例值 的表格。
己經認識到，從交織器輸出的符號數據比特位的次序可根據該 交織器用來交織數據比特位流的數據速率和其它參數而被分類為3 個主要類型。因此，根據本發明定義一個新的參數^/w"一0^e，並且 ^/Wv一(ype的值基於被用來發送該數據流的數據速率。當數據速率是 39.4Mb/s、 53.3Mb/s以及80Mb/s時，參數t/e/Wv—具有的值是1， 當數據速率是106.7Mb/s、160Mb/s、以及200Mb/s時，參數d"V^—(ype 具有的值是2，當數據速率是320Mb/s、 400Mb/s、以及480Mb/s時， 參數具有的值是3。圖2示出了 ^/Wv一0^e的值。
用在發送器進行的交織中的符號數被表示為M，並且針對小於 200Mb/s的數據速率來說具有值M=0，…，2，而針對大於320Mb/s 的數據速率來說具有值MK)， ...， 5(M值的範圍也在圖2的表格中示 出)。假設以一種連續方式將輸入數據寫入解交織器結構中，則來自 第M個符號的軟比特位(soft bit)將被寫入地址N*M至N*(M+1)-1， 其中N=NCBPS。
圖3(a)、圖3(b)、圖3(c)、圖4(a)、圖4(b)和圖4(c)示出了針對 不同的(ype值在一個解交織器處接收到的交織符號比特位的 自然次序。具體地說，圖3(a)、圖3(b)和圖3(c)分別示出了針對 &Wv—0^e=l、 2和3的數據比特位的次序以及數據比特位如何虛擬 地存儲在解交織器的存儲器中。第M個符號的第m個比特位被表示 為symM,m。圖4(a)、圖4(b)和圖4(c)示出了在虛擬存儲器地址中的數 據比特位的次序。
在一個優選實施例中，通過除2將虛擬地址映射至一個物理地 址，兩個數據比特位可被存儲在一個物理存儲器位置中。
能夠從圖3(a)、 3(b)和3(c)中看到，輸出地址中有三種模式。
(i)第一模式為來自每一符號的數據被以循環方式輸出。例如， 輸出將是sym。，m、 sym!,m、 sym2，m、 sym0,m+1、 sym, — 、 sym2—等。
9這是由於在發送器中的符號交織單元4的緣故。
(ii) 如果從第一輸出地址開始將來自同一個符號的兩個連續的 輸出地址分組在一起，則能夠看出針對大部分的組，對於39.4Mb/S、
53.3Mb/s和80Mb/s的數據速率來說，地址間隙是10，而對於大於 80Mb/s的數據速率來說，地址間隙是20。例如，圖3(a)中的syrnM 和sym(u之間的地址間隙是10。這是由於發射機中的符號內音調交 織塊6的緣故。
(iii) 在(ii)中描述的模式可能偶然被中斷，但在這些情況中，可 用另一模式。在此，兩個連續的取樣具有的下標為m,(m+gap)-M*N。 圖3(b)示出了這種情況，其中兩個連續的數據比特位的地址是 588(sym2,6)和408(sym2,7)。這是由於在發送器中的循環移位單元8的 緣故。
作為上述考量的結果，提供圖5所示的解交織器10。解交織器 IO包括一個符號內預處理單元12，該預處理單元12通過把數據流重 新排序成段落(ii)中的模式來預處理輸入的交織數據流。該符號內預 處理單元12具有到多路分解器14的輸出端，多路分解器14把經預 處理的數據流有選擇地輸出到第一存儲器16或第二存儲器18。在一 個最佳實施例中，該第一和第二存儲器16、 18可以是雙埠隨機存 取存儲器。讀/寫地址產生器20確定在第一和第二存儲器16、 18中 的將要寫入或從其讀出數據的位置。多路復用器22連接到所述第一 和第二存儲器16、 18的輸出端，有選擇地把存儲器16、 18之一的輸 出傳送至符號間後續處理單元24。該符號間後續處理單元24把從多 路復用器22所選擇的各個存儲器16或18接收到的數據重新排序為 圖3(a)或圖3(c)中的模式。此種結構使得可以同時執行符號和比特位 的解交織。
解交織器IO優選地包括控制裝置，該控制裝置根據包數據的包 頭中的數據速率的指示來確定用於輸入傳輸的^&fv—0^e的值。在 某些實施例中，此包頭是PLCP包頭。
任何時候都是存儲器16或18的一個負責寫入在輸入數據流中 接收到的軟比特位，而另一個負責讀出存儲在其中的軟比特位。在6
10個OFDM符號周期之後，存儲器16、 18交換任務。在一個最佳實施 例中，其中每一存儲位置都存儲兩個數據比特位，存儲器16、 18的 每一個都有3申NcBps個存儲器位置， 一個位置用於6個符號中的一對 數據比特位。
圖6示出了根據本發明的符號內預處理單元12的框圖。單元12 包括三個寄存器陣列第一主寄存器陣列26、第二主寄存器陣列28 和專用寄存器陣列30。第一和第二主寄存器陣列26、 28具有標記為 Ro至R19的二十個寄存器位置。專用寄存器陣列30具有標記為Ro 至R9的十個寄存器位置。預處理單元12還包括多路分解器32，用 於在預處理單元12的輸入端接收數據流，並有選擇地把該數據流輸 出到寄存器陣列26、 28或30之一。單元12還包括多路復用器34， 用於輸出來自所選的寄存器陣列26、 28和30之一的數據。
符號內預處理單元12具有三種不同操作模式，每種操作模式針 對 一 個Je/""—的可能值。由於頻域去擴展的緣故，當 0^e=l時，每一時鐘周期都會把兩個軟數據比特位輸入到該預 處理單元12中。由於解交織器是並行設計，當(ype=2或3時， 每一時鐘周期都會把四個軟比特輸入到該預處理單元12中。
圖7(a)至圖7(g)示出了當t/e/Wv一(y;7fl時該預處理單元的操作。 當(ype=l時，僅第一主寄存器陣列26被用於處理輸入數據流。 因此多路分解器32被控制成將該輸入數據流直接送到第一主寄存器 陣列26，並且多路復用器34被控制成選擇第一主寄存器陣列26用 於預處理單元12的輸出。當&/Wv—(y/ e=l時，不使用第二主寄存器 陣列28和專用寄存器陣列30。
如上所述，符號內預處理單元12處理輸入數據流並根據上述段 落(ii)中描述的模式來輸出該數據比特位。S卩，單元12把數據流分組 為下標以IO相隔的比特位對。
圖7(a)-圖7(g)均示出了在單個時鐘周期結束時該寄存器26的狀 態。上述示出的寄存器26是將在下一時鐘周期中被接收的數據比特 位對dxdx+1。寄存器26下面示出的數據比特位對dydy+,。是在由該圖 表示的時鐘周期期間從寄存器26輸出的數據比特位。圖7(a)表明，表示為d。至d9的前十個數據比特位己被分別存儲
在寄存器26的位置Ro至119中。在下一時鐘周期中，將接收數據比 特位(11和dn。應該注意，當(ype=l時，不使用寄存器位置 Rio至R19。
寄存器26的操作遵循一個模式，以該模式重複每二十個數據比 特位的接收操作，或換句話說每十個時鐘周期重複該模式操作。
每次在該模式的前五個時鐘周期中，當以寄存器26接收新的一 對數據比特位時，將先前存儲在該寄存器26中的一個數據比特位與 該寄存器的該數據比特位對的第一個數據一起直接讀出。這一數據比 特位的下標將下標比輸入數據對中的第一數據比特位小10。在該數 據對中的另一數據位被讀到該寄存器26中的一個空寄存器位置。
所以如圖7(b)所示，輸入數據比特位d1Q與存儲在寄存器位置 Ro的數據比特位do—起被直接讀出寄存器26。寄存器位置R,中的 數據比特位A被移到寄存器位置RQ，並且輸入數據比特位dH被存 儲在寄存器位置Ri中。做為選擇方案(但沒示出)，數據比特位d,可 保持在寄存器位置Ri中，並且輸入數據比特位du可被存儲在寄存器 位置R中。無論哪種情況，下標相隔10的一個數據比特位對總是經 過多路復用器34和多路分解器14從寄存器26輸出到第一或第二存 儲器16、 18之一。在寄存器26中，數據比特位山和du現已被存儲 在相鄰的寄存器位置中。
在圖7(c)中，數據比特位(112{113被寄存器26接收。數據比特位
(112與存儲在寄存器位置R2的數據比特位d2—起被直接讀出寄存器
26。數據比特位(13移到寄存器位置R2，並且輸入數據比特位(113被 存儲在相鄰的寄存器位置R3中。
如圖7(d)所示，在模式的前五個循環之後，每一對連續的寄存 器位置具有各自的數據比特位對存儲在其中，數據比特位對具有以 IO相隔的下標。因此，寄存器位置R6和R7具有數據比特位(17和 (117存儲在其中，以此類推。
在該模式的最後五個時鐘周期中，存儲在連續寄存器位置中的 數據比特位對被讀出寄存器26，並且輸入數據比特位的兩個比特位都被存儲在空出的寄存器位置中。
因此，在圖7(e)中，連續寄存器位置R。和Ri中的數據比特位 (^和du被分別讀出寄存器26而到該第一或第二 RAM16、 18之一， 並且該輸入的數據比特位對(12和(121被存儲在新空出來的寄存器位 置Ro和R,中。這一處理的繼續在圖7(f)中示出。
圖7(g)示出了在該模式的第十時鐘周期之後的寄存器26的狀 態。因此，連續的數據比特位(12至d29己被存儲在分別的寄存器位 置Ro至R9中，並且數據比特位d。至d9均已與一個下標大IO的相應 數據比特位一起被讀出該寄存器26。能夠看出圖7(a)的寄存器26的 狀態對應於圖7(g)中寄存器26的狀態。因此，輸入數據流的剩餘部 分重複這種十個時鐘周期的模式。
圖8(a)至圖8(f)示出了當 ，e=2時的預處理單元12的操 作。如當&/Wv—時那樣，僅該第一主寄存器陣列26被用於處 理輸入數據流。當c^&"—0;/^=2時，不使用該第二主寄存器陣列28 和專用寄存器陣列30。
如上所述，該符號內預處理單元12處理輸入數據流並根據上述 段落(ii)中描述的模式來輸出該數據比特位。因此，該單元12把數據 流分組為比特位的數據對，其下標相隔20。
當(ype=2時，為了減少為了說明預處理單元12的操作所 需的附圖數目，圖8(a)-圖8(f)均示出在一個時鐘周期結束時的寄存器 26的狀態。當解交織器10並行設計時(這將允許時鐘速度被降低， 例如從528MHz降低至264MHz)，每一個時鐘周期都將有四個軟數 據比特位被輸入到預處理單元12，並且寄存器26上方示出的是將在 下一時鐘周期中被接收的兩個數據比特位對dxdx+1dx+2dx+3。示出在寄
存器26下方的數據比特位dydy + 2。dy+2dy + 22的兩個數據對是在由該圖
所表示的時鐘周期期間從寄存器2 6輸出的數據比特位。
圖8(a)表明，表示為do至d^的前二十個數據比特位已被分別存
儲在寄存器26的位置Ro至R^中。在下一時鐘周期中，將接收數據
比特位d20、 d21、 d2Jd23。
如同在deintv—type=l時那樣，寄存器26的操作遵循一個設置的模式，每接收四十個數據比特位重複一次該模式，即換句話說，以 每十個時鐘周期重複該模式。
每次在該模式的前五個時鐘周期中，當以寄存器26接收新的四
個數據比特位時，將先前存儲在該寄存器26中的兩個數據比特位與
該寄存器的四個數據比特位的數據對的第一個和第三個數據一起直 接讀出。這些數據比特位的下標將比輸入的四個數據比特位中的第一
和第三數據比特位小20。該四個數據比特位中的其它兩個數據比特 位被讀到寄存器26中的空寄存器位置。
如圖8(b)所示，輸入數據比特位(12。和(122被分別與存儲在寄存 器分別位置R和R2的數據比特位do和d2—起直接讀出寄存器26。 分別的寄存器位置&和R3中的數據比特位d,和d3被移到寄存器位 置Ro和R2，並且把輸入數據比特位(121和d23分別存儲在寄存器位置
R,和R3中。做為選擇(但沒示出)，數據比特位d,和ds可分別保留在 寄存器位置和R3中，而輸入數據比特位d21和d23能被分別存儲在 寄存器位置Ro和R2中。無論哪種情況，下標相隔20的兩個數據比 特位對在每一個時鐘周期都經過多路復用器34和多路分解器14從寄 存器26輸出到第一或第二存儲器16、 18之一。在寄存器26中，數
據比特位d!和d21以及(13和d23現已被存儲在相鄰的寄存器位置中。
這一處理的繼續在圖8(c)中示出。圖8(d)示出在五個時鐘周期後 的寄存器26的狀態。每一對寄存器位置都具有各自的數據比特位對 存儲在其中，這些數據比特位的下標相隔20。因此，寄存器位置R6
和R7具有數據比特位(17和d^存儲在其中，以此類推。
在該模式的最後五個時鐘周期中，存儲在連續寄存器位置中的
兩個數據比特位對被讀出寄存器26，並且輸入數據比特位的全部四 個比特位都被存儲在空出的寄存器位置。
因此，在圖8(e)中，連續寄存器位置Ro和R,中的數據比特位 山和d21被分別讀出寄存器26而到達該第一或第二 RAM16、 18之一， 並且該輸入的數據比特位對cUo和(141被存儲在新空出來的寄存器位 置Ro和Ri中。當寄存器26的狀態如圖8(f)所示時，將繼續這一處 理過程，直到該模式中的第十時鐘周期為止。在該模式的第十時鐘周期之後，已在分別的寄存器位置R至R,9 中存儲了連續的數據比特位d4Q至d59，將數據比特位dQ至d19分別與
下標大20的相應數據比特位一起讀出寄存器26。能夠看出圖8(f)中 的寄存器26的狀態對應於圖7(a)中的寄存器26的狀態。因此，輸入 數據流的剩餘部分重複這種二十個時鐘周期的模式。
圖9(a)至圖9(g)示出了當&Wv—(y/7e=3時的預處理單元12的操作。
根據Wimedia PHY規範，當數據速率高於320Mb/s時，即當 &/""_0^6=3時，使用雙載波調製。在一個雙載波調製器中，把兩百 個輸入比特位分為五十個組(每組為四比特位)，在兩個子載波上進 行調製。在該雙載波解調器(圖5中沒示出)，也對輸出比特位分組。 根據包括比特位do、山、d2，…的一個數據流，以dQ、 d,、 d5Q、 d51、 d2、 d3…的次序從該雙載波解調器輸出數據流。
如在&/w"_o^e=l或2時那樣，該符號內預處理單元12處理輸 入數據流並根據上述段落(ii)中描述的模式來輸出該數據比特位。因 此，該單元12把數據流分組為比特位對，其下標相隔20。
然而，作為""Wv—(y; e=3時的雙載波解調器的操作結果，為了 分組該數據比特位所需的處理要比(y;^=l或2所需的處理更 複雜。因此，符號內預處理單元12使用第一主寄存器陣列26、第二 主寄存器陣列28和專用寄存器陣列30來處理該輸入數據流。
當&Wv_0;;7e=3時，為了減少為了說明預處理單元12的操作所 需的附圖數，圖9(a)-圖9(g)都示出在每十個時鐘周期結束時的寄存 器26、 28和30的狀態。示出在寄存器26、 28和30上方的二十個數 據比特位對dxdx+1，是每一個時鐘周期將被輸入到預處理單元12的 四個軟數據比特位。由於上面提到的該雙載體解調器的輸出特性的緣
故，這四十個數據比特位將不被連續編號(即它們將不是dx…d、+4o的
次序)。示出在寄存器26、 28和30下方的二十對數據比特位dydy+20 是在由該圖所表示的十個時鐘周期期間從那些寄存器輸出的數據比 特位。
圖9(a)示出表示為d至(119以及(15。至(159的前四十個數據比特位，它們己被預處理單元12接收，並且己由多路分解器32傳遞至第
一主寄存器陣列26、第二寄存器陣列28和專用寄存器陣列30的適 當位置。數據比特位do至di9已被分別存儲在第一主寄存器陣列26 中的位置Ro至Rw中，數據比特位(15至d59已被分別存儲在第二主 寄存器陣列28中的位置Ro至R9中，並且數據比特位(160至d69己被 分別存儲在專用寄存器陣列30中位置Ro至119中。在隨後的十個時 鍾周期中，將接收數據比特位d2Q...d39以及d7Q...d89。
如圖9(b)所示，與被存儲在分別偶數編號的寄存器位置Ro、
R2…R^中的分別具有偶數下標的數據比特位d。、 d2…山8—起，具有
偶數下標的d2Q、 (122...<138的輸入數據比特位被直接讀出寄存器26。在 分別奇數編號寄存器位置Ri、 R3…R,9中的具有奇數下標的數據比特 位dp d3…di9被移到新的空出的偶數編號的寄存器位置RQ、 R2、 ...R18 中，並且具有奇數下標的輸入數據比特位d21、 (123...(139被存儲在該第 一主寄存器陣列26的分別位置!13...1119中。做為選擇(但是沒示 出)，第一主寄存器陣列26中的具有奇數下標的數據比特位可能保留 在其分別的寄存器位置中，並且具有奇數下標的輸入數據比特位d2l、
d23…d39可能被存儲在分別偶數編號的寄存器位置Ro、 R2…Rw中。無
論哪種情況，下標相隔20的兩個數據比特位對在每一個時鐘周期都 經過多路復用器34和多路分解器14從寄存器26輸出到第一或第二 存儲器16、 18之一。在寄存器26中，每一個數據比特位都被存儲成 鄰接其下標與該第一數據比特位差20的一個數據比特位。
除了上述第一主寄存器陣列26的操作之外，與被存儲在寄存器 28中的分別偶數編號的寄存器位置RQ、尺2...118中的分別的數據比特
位d5。、 (152...(158 —起，輸入數據比特位d7。、 d72…d78被直接讀出該第
二主寄存器陣列28。在分別奇數編號的寄存器位置R,、 R:,…R9中的 數據比特位dw、 d53、…d59被移到寄存器28中新空出的偶數編號的 寄存器位置R、 R2…R8中，並且輸入數據比特位d71、 d73、 ...(179被存 儲在分別的位置R" R3…R9中。其餘的輸入數據比特位d8、 ...(189被 存儲在第二主寄存器陣列28的寄存器位置R1Q、 ...R19中。
如圖9(c)-圖9(g)所示的繼續處理，每一個時鐘周期中都有兩個連續數據比特位對被寫入寄存器26、 28或30之一，並且其下標差為 20的兩個數據比特位對被從寄存器26、 28、或30之一讀出，直到輸 入數據流的全部都已被處理為止。應該指出，由於解交織器的輸入處 的多個符號之間有間隙，所以圖9(f)和圖9(g)中的指示的寄存器位置 被保持清空，直到當前符號的兩百個比特位都被處理過為止。
在一個可選實施例中，在雙載波解調器之後或之中如果有重新 排序塊，則該數據流將能以自然順序(即dQ、山、d2、 d3、 &...的順 序)提供至解交織器。因此，對於符號內預處理單元12來說，不必 要使用第二主寄存器陣列28或專用寄存器陣列30。相反，預處理單 元12的操作將如針對t/e/Wv—(y/ f2的圖8(a)-8(f)所示。
如上所述，每一個時鐘周期從符號內預處理單元12輸出的都是 一對數據位，當&/Wv_0^e=l時，該對數據位的下標差是10，當 07 e=2或3時，該對數據位的下標差是20。由於該解交織器 10的高吞吐量的要求，以及當前存儲器(尤其是CMOS)的存取速度的 限制，所以由預處理單元12輸出的每一對數據比特位都被存儲在該 第一或第二存儲器16、 18之一的單個存儲器地址中。
如上所述，每次，存儲器16、 18之一針對六個符號的一個當前 符號集從預處理單元12接收並存儲數據比特位對，同時存儲器16、 18的另一個針對已預先存儲在該存儲器16、 18中的六個符號的一個 符號集輸出數據比特位對。
讀/寫地址產生器20確定在第一和第二存儲器16、 18中的將要 寫入或從其中讀出數據的位置。如所述的那樣，讀/寫產生器控制從 符號內預處理單元12接收數據比特位對的存儲器16、 18，使得針對 每一個OFDM符號的比特位都被存儲在該存儲器16、18的適當地址。
當&/M"_0^e=l時，根據下列公式來確定針對第一或第二存儲 器16、 18中的第M個符號中的數據比特位dxdx+^的寫地址
2Mod(x,20)+20Floor上+100M (4)
、20 J
其中Mod(x,y)是取模運算符函數，其當y除以x時，其返回非
17負的整數餘數，而Floor(z)是底函數，其返回小於或等於它的自變: 值的最大整數值。
當t/"Wv—0^e=2或3時，根據下列公式來確定針對第一或第-存儲器16、 18中的第M個符號中的數據比特位4dx+2。的寫地址
formula see original document page 18
(5)
然而，產生將被讀出的數據的讀地址的讀地址發生器是更複雜的。
本質上說，地址產生器20使用了一種預取出機制來處理交織器 的第三級中的循環移位。當針對當前OFDM符號啟動預取出處理時， 該對應存儲器位置被首先預取出，並且在傳到符號間後續處理單元 24之前以通常方式與隨後的數據結合。
同時，不同的地址計數器(addr0、 addrl、 addr2、 addr3、 addr4、 addr5)被用於促進該讀出地址的產生。基本上，每個地址計數器負責 一個OFDM符號，該OFDM符號被置於分別的存儲器16、 18中的 一個連續部分中，並且在通常操作期間，每一地址計數器都以一個確 定值遞增。 一旦該地址計數器達到該存儲器部分(即其中存儲了 OFDM符號的該存儲器16、 18的部分)的邊界值，該地址值將在該存 儲器部分之內環繞。該讀出地址產生最好由使用內循環和外循環的雙 循環計數器來控制。當內循環計數inner—cnt達到 一 個確定的閾值時， 其被復位至零，並且該外層循環計數outer—cnt被遞增1。
現將參考圖10詳細描述該地址產生器20的操作。在步驟101 中，執行初始化。將參數inner—cnt和outer_cnt置零。六個地址計數 器addr0、 addrl、 addr2、 addr3、 addr4、 addr5，被初始化為零。確 定初始地址值ink—addr0 、 init—addrl 、 init—addr2 、 init—addr3 、 init addr4 、 和init—addr5，這些初始地址值表示其中存儲了針對各個OFDM符號 的數據比特位的存儲器16、 18的連續扇區中的第一地址。針對每一 OFDM符號設置參數pref—en，該參數指示是否針對該符號啟動預取 出操作。該參數pref—en被初始設置為禁止。在步驟103中，地址計數器的前三個，addr0、 addrl和addr2， 被分別設置為起始地址值init—addr0、 init—addrl禾P init—addr2。如果 (y/ e=3，則第四、第五和第六地址計數器addr3、 addr4、 addr5 被分別設置為起始地址值init—addr3、 init—addr4、和init—addr5。
在步驟105中，針對其pref—en是高值的每一 OFDM符號來預 取出一個存儲器位置中的數據比特位對。從由適當init—addr指示的 地址中獲得這些數據比特位。
在步驟107中，分別根據addr0和addrl的值讀出針對符號0和 1的存儲器位置。
在步驟109中，addr0的值被遞增20，並且如果addrl的現行值 小於180的話，則addrl的值被遞增20。否則，addrl的值被遞減80。
在步驟111中，確定是否de/Wv—(ype=3。如果de/Wv—&pe=l或 2，則處理進入步驟113，在步驟113中根據addr2的值讀出針對符 號2的存儲器位置。在跟隨步驟113的步驟115中，如果addr2的現 行值小於280，則把addr2的值遞增20，否則addr2的值遞減80。處 理進入步驟117。
在步驟lll，如果確定&&"—0^e=3，則處理進入步驟119，其 中分別根據addr2、 addr3、 addr4和addr5的值讀出針對符號2、 3、 4 和5的一個存儲器位置。在跟隨步驟119的步驟121中，如果addr2 的現行值小於280，則把addr2的值遞增20，否則addr2的值遞減80。 如果addr3的當前值小於380，則addr3的值被遞增20，否則，addr3 的值被遞減80。如果addr4的當前值小於480，則addr4的值被遞增 20，否則，addr4的值被遞減80。如果addr5的當前值小於580，則 addr5的值被遞增20，否則，addr5的值被遞減80。處理進入步驟117。
在步驟117中，確定inner—cnt的值是否為4。如果inner—cnt的 值不是4，則處理過程進入步驟123，在步驟123中，遞增inner—cnt 的值。在遞增inner—cnt值之後，處理過程返回步驟107，並根據針 對addrO和addrl的現行值讀出針對符號0和1的存儲器位置。
如果inner_cnt的值為4，則處理過程進入步驟125，其中確定 outer cnt是否為19。如果outer cnt的值是19，則完成針對這六個OFDM符號的處理過程，並且該處理過程返回初始化步驟101，針對 隨後的符號重複處理過程。如果outer—cnt不是19，則處理進入步驟 127。
在步驟127中，如果de/Wv—0^e=l，貝lj outer—cnt的值遞增1， 並且init—addrO、 init—addrl、 init—addr2的值遞增1 。
如果c/wXv—(y/ e=2，貝lj outer—cnt的值遞土曾2，並且init—addrO、 init—addrl、 init_addr2的值遞增2。
如果&; e=3，貝U outer—cnt的值遞增1 ， 並且init—addrO、 init—addrl 、 init_addr2、 init—addr3、 init一addr4禾口 init—addr5的值遞增 1。
在全部三種情形中，inner—cnt均被置零。
處理隨後轉到步驟129，其中基於針對每個OFDM符號的 outer—cnt的現行值來更新pref—en的值。圖11中的表示出了針對 A/Wv—(y/ e、 outer—cnt和當前符號的下標的各種可能組合的pref en 的值。
在pref一en值已被更新之後，處理返回步驟103，其中地址計數 器被設置為分別的init一addr的值。
如上所述，從選擇存儲器16、 18輸出的數據比特位通過多路復 用器22，傳送到符號間後續處理單元24。圖12是根據本發明的後續 處理單元24的框圖。該符號間後續處理單元24執行符號解交織，以 便反向執行圖1所示的符號交織單元4的操作。後續處理單元24包 括具有分別編號為R、 Rp ...Rn的十二個位置的寄存器陣列36，以 及用於控制寄存器陣列36的操作的控制器38。
如提到的那樣，兩個數據比特位被存儲在存儲器16、 18的各自 的存儲器地址，使得每一時鐘周期都有兩個數據比特位從存儲器16、 18之一輸出到後續處理單元24。由於預處理單元12的操作，這些數 據比特位是來自同一個符號的連續的數據比特位。然而，僅一個軟數 據比特位被存儲在寄存器陣列36的每一個寄存器位置中。
後續處理單元24重新排序這些數據比特位對，使得後續處理塊 的輸出匹配期望的解交織模式(即6/TSF符號以循環方式輸出其解交織的比特位)，其將是發射機中提供給交織器2的數據比特位的模式。
圖13(a)-圖13(d)示出了根據本發明的該符號間後續處理單元24 的操作。陰影的寄存器位置指示其中存儲了有效數據。無陰影的寄存 器位置是可用於接收數據的寄存器位置。如圖13(a)所示，數據比特 位被寫到寄存器位置Ro、 Ri、 R2和Rs中。
隨後，如圖13(b)所示，伴隨存儲在寄存器位置114和Re中的任 何數據比特位一起，讀出寄存器位置Ro和R2中的數據比特位。新的 數據比特位被寫入到寄存器位置R4、 R5、 Re和R7。要理解到，讀取
存儲在寄存器位置R4和R6中的比特位的操作發生在把新比特位寫到
那些寄存器位置的操作之前。實際上，這些操作將在同一個處理器時 鍾周期中出現。
隨後，如圖13(c)所示，伴隨存儲在寄存器位置R8和R,。中的任
何數據比特位一起，讀出寄存器位置I^和R3中的數據比特位。新的
數據比特位被寫入到寄存器位置R8、 R9、 Ri。和Ru。
隨後，如圖13(d)所示，在寄存器位置Rs、 R7、 R9和Ru中的數 據比特位被讀出該寄存器。按照數字次序，即按照R5、 R7、 119然後 Ru的次序，存取這些寄存器位置。新的數據比特位被寫入到寄存器 位置R(j、 R4、 R2和R3。隨後從圖13(b)開始向前重複處理。
因此，如能夠從上述後續處理單元24的操作中看到的那樣，來 自同一個符號的連續數據比特位對被分離以便從解交織器IO輸出。
因此，由於根據本發明的解交織器結構使用了寄存器和存儲器 的組合，所以該解交織器簡單、易於設計和實施。如果用於交織該數 據流的方案被以任何方式改進，或如果使用可選的交織方案，則通過 改變寄存器陣列的地址產生部分的操作就能容易地適配該解交織器。 通過修改使用在該解交織器10中的存儲器16、 18的大小，就能容易 地適應符號的大小的改變。
如上所述，雖然已經描述的本發明參考了根據多頻帶OFDM聯 盟發布的多頻帶OFDM物理層規範1.0版的超寬帶網絡，但本發明 可應用到使用多級交織來保護在兩個裝置間的數據通信的任何其它 系統。例如，本發明還適用於無線、移動和衛星通信系統、光和磁-光存儲系統以及硬碟和數字帶存儲系統。
雖然本發明已被示出並且以附圖和前面的說明所詳細描述，但 這種說明以及描述是為了舉例說明或示例而非限制；本發明不局限於 所公開的實施例。
在實踐請求保護的本發明的過程中，從附圖、公開內容以及所 附的權利要求書的研究中，本領域技術人員將能夠理解和實現對公開 實施例的其他變更。在權利要求中，"包含"並不排除其它單元或步驟， 並且"一個"並不排除多個。單一的處理器或另一單元可以實現該權利 要求中引用的幾個選項的功能。僅有的事實，即在相互不同的從屬權 利要求中敘述某些措施被引用，並不表明這些措施的組合不能被用來 提高效果。電腦程式可被存儲/分布在適用的介質上，例如連同其 他硬體一起提供或作為其他硬體的一部分提供的光存儲介質或固態 介質，但是也可能以其它形式分發，例如通過網際網路或其它有線或無 線電信系統分發。權利要求中的任何參考符號都不被解釋為對範圍的 限制。
權利要求
1.一種解交織器，用於對表示已使用多級交織方案交織的多個符號的數據比特位流進行解交織，該解交織器包括預處理裝置，用於將所述數據比特位流中的數據比特位排序成數據比特位對，使得所述數據比特位對中的數據比特位是來自一個符號的連續數據比特位；至少一個存儲器，用於存儲成對的數據比特位，使得每一對數據比特位均被存儲在所述存儲器中的各自的位置上；和用於所述至少一個存儲器的讀與寫地址產生器，所述讀與寫地址產生器被用於確定所述至少一個存儲器中的將要存儲數據比特位對的地址，並且用於確定所述至少一個存儲器中的將從中讀出數據比特位對的地址。
2. 如權利要求1所述的解交織器，還包括控制裝置，該控制裝 置用於確定數據比特位流的數據速率，以及用於根據所確定的數據速 率來調節所述預處理裝置和讀與寫地址產生器的操作。
3. 如權利要求1或2所述的解交織器，其中所述預處理裝置 包括至少一個寄存器，所述至少一個寄存器受控存儲數據比特位流中 的數據比特位，以及輸出所述數據比特位對。
4. 如權利要求1、2或3所述的解交織器，還包括後續處理裝置，該後續處理裝置用於接收從所述至少一個存儲器中的由所述讀與寫 地址產生器確定的地址輸出的所存儲的數據比特位對，並且用於重新 排序數據比特位對，使得所述後續處理裝置的輸出對應於解交織的符 號集。
5. 如權利要求4所述的解交織器，其中所述後續處理裝置包括 一個寄存器。
6. 如權利要求5所述的解交織器，其中所述後續處理裝置中的 所述寄存器包括多個寄存器位置，所述寄存器被用於在連續的寄存器 位置上存儲所述數據比特位對，並以不連續順序從該數據比特位對中 輸出所述數據比特位。
7. 如權利要求4、 5或6之一所述的解交織器，其中所述多級交 織方案中的一級包括符號間交織，並且所述後續處理裝置被用來對從 所述至少一個存儲器輸出的數據比特位執行符號間解交織。
8. 如在先權利要求任何之一所述的解交織器，其中所述至少一 個存儲器包括第一存儲器和第二存儲器，其中所述讀與寫地址產生器 針對來自第一符號集中的存儲在第一存儲器中的數據比特位對產生 讀出地址，並且針對來自第二符號集中的將被寫入第二存儲器中的數 據比特位對產生寫入地址。
9. 如權利要求8所述的解交織器，其中當來自第一符號集的每一對數據比特位均已被從所述第一存儲器中讀出，並且來自所述第二符號集的每一對數據比特位均已被寫入所述第二存儲器中時，所述 讀與寫地址產生器針對來自第二符號集中的存儲在所述第二存儲器中的數據比特位對產生讀出地址，並且針對來自第三符號集中的將被 寫入所述第一存儲器中的數據比特位對產生寫入地址。
10. 如在先權利要求之一所述的解交織器，其中所述讀與寫地址 產生器包括針對所述多個符號中的每個符號的各自的地址計數器，用 於指示所述至少一個存儲器中的將從中讀出數據比特位對的地址。
11. 如權利要求IO所述的解交織器，其中所述多級交織方案中 的一級包括循環移位，並且其中所述讀與寫地址產生器被用於針對一 個符號從所述至少一個存儲器中有選擇地預先提取一對數據比特位，以便與根據各自的地址計數器從所述至少一個存儲器讀出一對數據 比特位組合。
12. 如在先權利要求之一所述的解交織器，其中所述解交織器被 用在超寬帶系統中。
13. 如權利要求12所述的解交織器，其中所述多級交織方案包 括符號交織、符號內音調交織以及符號內循環移位。
14. 一種裝置，使用在超寬帶系統中，其包括如權利要求12或 13所述的解交織器。
15. —種通信裝置，用於接收表示多個符號的數據比特位流，所 述裝置包括權利要求1至13之一所述的解交織器。
全文摘要
本發明提供了一種用於無線通信裝置的解交織器(10)，其簡單且易於實施。具體地說，提供了用於對表示已用多級交織方案交織過的多個符號的數據比特位流進行解交織的解交織器，該解交織器包括預處理裝置(12)，用於將數據比特位流中的數據比特位排序成數據比特位對，使得該數據比特位對中的數據比特位是來自一個符號的連續數據比特位；至少一個存儲器(16，18)，用於存儲成對的數據比特位，使得每一對數據比特位均被存儲在該存儲器中的各自的位置上；以及用於所述至少一個存儲器的讀與寫地址產生器(20)，該讀與寫地址產生器被用於確定所述至少一個存儲器中的將存儲數據比特位對的地址，並且確定將從該至少一個存儲器中讀出數據比特位對的地址。
文檔編號H03M13/27GK101517902SQ200780033762
公開日2009年8月26日 申請日期2007年9月10日 優先權日2006年9月12日
發明者普天巖, 賽格爾·V·薩維茨基 申請人:Nxp股份有限公司