穩定時鐘信號的pcb及其布線方法
2023-10-06 00:14:19 2
穩定時鐘信號的pcb及其布線方法
【專利摘要】本發明公開了一種穩定時鐘信號的PCB，所述PCB上設有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線布設為弧線。本發明還公開了一種穩定時鐘信號的PCB的布線方法。本發明通過在PCB上對處理器及晶振進行合理的布線而使時鐘信號免受幹擾，從而穩定時鐘信號頻率，進而使電子設備的程序運行穩定。
【專利說明】穩定時鐘信號的PCB及其布線方法
【技術領域】
[0001]本發明涉及PCB布線領域，尤其涉及穩定時鐘信號的PCB及其布線方法。
【背景技術】
[0002]隨著科學技術的發展，電子設備逐漸普及並進入千家萬戶，而電子設備中只要具備處理器，就必須由晶振提供給處理器時鐘信號之後，處理器才能正常工作。目前，在對具有處理器的電子設備的PCB (Printed Circuit Board:印製電路板)進行設計時，晶振的布線常常不被重視，在僅走通就被認定為完成，從而留下隱患，尤其是在高頻電路中，潦草的晶振布線會使得時鐘信號出現頻率顫抖情況，從而造成產品的不穩定，比如:晶振所提供的時鐘信號容易受到其他信號幹擾，在進行電磁幹擾實驗時失敗；或者在調試時運行程序正確，而在正常工作時運行程序出錯；甚至出現原因不明的重啟、時序出錯或死機。
【發明內容】
[0003]本發明的主要目的在於提供穩定時鐘信號的PCB及其布線方法，旨在通過合理的晶振的布線而使時鐘信號免受幹擾，從而穩定時鐘信號頻率，進而使電子設備的程序運行穩定。
[0004]為實現上述目的，本發明提供一種穩定時鐘信號的PCB，所述PCB上設有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線均布設為弧線。
[0005]優選地，所述處理器、所述晶振、所述第一信號線及所述第二信號線均設置於所述PCB的同一面；
[0006]所述PCB上設有禁止布線區，所述禁止布線區位於所述PCB上相對於所述晶振的一面，且其對應於所述處理器及所述晶振的布線區域。
[0007]優選地，所述PCB上還設有電容，所述電容設置於所述處理器及所述晶振之間，且所述第一信號線及所述第二信號線均連接於所述電容；
[0008]所述PCB上穿設有過孔，所述過孔圍繞所述晶振及所述電容設置。
[0009]優選地，所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小於等於2cm。
[0010]優選地，所述晶振還包括外殼，所述外殼上設有接地焊盤；
[0011]所述PCB上設有高頻信號線及啟動器件，所述高頻信號線及所述啟動器件設置於所述PCB上遠離所述晶振的位置。
[0012]本發明進一步提供一種穩定時鐘信號的PCB的布線方法，包括:
[0013]將處理器及晶振安裝至所述PCB上；
[0014]將所述處理器的第一引腳與所述晶振的第一管腳通過第一信號線連接，將所述處理器的第二引腳與所述晶振的第二管腳通過第二信號線連接；
[0015]確保所述第一信號線及所述第二信號線走弧線；確保所述第一信號線及所述第二信號線的長度相等。
[0016]優選地，還包括:將所述處理器、所述晶振、所述第一信號線及所述第二信號線布設於所述PCB的同一面；
[0017]將所述PCB相對於所述晶振的一面上對應於所述處理器及所述晶振的布線區域的位置設為禁止布線區，在所述禁止布線區上僅覆銅。
[0018]優選地，還包括:將電容安裝於所述處理器及所述晶振之間，且將所述第一信號線及所述第二信號線均連接所述電容；
[0019]在所述PCB上圍繞所述晶振及所述電容區域穿設過孔。
[0020]優選地，還包括:確保所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小於等於2cm。
[0021]優選地，還包括:將所述晶振通過外殼上的接地焊盤接地；
[0022]將所述高頻信號線及所述啟動器件安裝於所述PCB上遠離所述晶振的位置。
[0023]本發明穩定時鐘信號的PCB上設有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線布設為弧線。本發明通過在PCB上對處理器及晶振進行合理的布線而使時鐘信號免受幹擾，從而穩定時鐘信號頻率，進而使電子設備的程序運行穩定。
【專利附圖】
【附圖說明】
[0024]圖1為本發明穩定時鐘信號的PCB —實施例的結構示意圖；
[0025]圖2為本發明穩定時鐘信號的PCB另一實施例的結構示意圖；
[0026]圖3為本發明穩定時鐘信號的PCB的布線方法一實施例的結構示意圖。
[0027]本發明目的的實現、功能特點及優點將結合實施例，參照附圖做進一步說明。
【具體實施方式】
[0028]以下結合說明書附圖及具體實施例進一步說明本發明的技術方案。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。
[0029]本發明提供一種穩定時鐘信號的PCB。
[0030]參照圖1，圖1為本發明穩定時鐘信號的PCB —實施例的結構示意圖；在一實施例中，該穩定時鐘信號的PCBlO上設有處理器20、晶振30、第一信號線40及第二信號線50，所述處理器20包括第一引腳201及第二引腳202 ;所述晶振30包括第一管腳301及第二管腳302 ;所述第一信號線40將所述第一引腳201與所述第一管腳301連接起來；所述第二信號線50將所述第二引腳202與所述第二管腳302連接起來；如圖1所示，本實施例中，所述第一引腳201至所述第一管腳301之間的走線長度與所述第二引腳202至所述第二管腳302之間的走線長度要大致相等，即所述第一信號線40及所述第二信號線50的長度大致相等，且所述第一信號線40及所述第二信號線50均布設為弧線，使得所述晶振30提供的時鐘信號更為穩定；在本發明的另一實施例中，如圖2所示，圖2為本發明穩定時鐘信號的PCB另一實施例的結構示意圖，由於所述第一引腳201至所述第一管腳301之間的直線距離與所述第二引腳202至所述第二管腳302之間的直線距離並不相等，因此，要達到使所述第一信號線40及所述第二信號線50的長度相等，可以將其布設為如圖2所示的弧線來達到目的。作為優選，所述第一信號線40及所述第二信號線50的弧線可以設計為朝向相互背離的方向彎曲，也即，使兩者之間的距離儘可能靠近，如此可以使其受到幹擾的範圍進一步縮小。相比於現有技術中的直角走線，實施例中的第一信號線40及第二信號線50均走弧線可以使時鐘信號的傳輸效果更佳。
[0031]本實施例通過在PCBlO上對處理器20及晶振30進行合理的布線而使時鐘信號免受幹擾，從而穩定時鐘信號頻率，進而使電子設備的程序運行穩定。
[0032]進一步地，如圖1及圖2所示，所述處理器20、所述晶振30、所述第一信號線40及所述第二信號線50均設置於所述PCBlO的同一面，以使得所述第一信號線40及所述第二信號線50的兩端不會分別處於所述PCBlO相對的兩面，而是處於所述PCBlO的同一面，進而使得晶振30與所述處理器20之間的走線長度最短，所述第一信號線40與所述第二信號線50受到的幹擾最少。所述PCBlO上設有禁止布線區(圖未示)，所述禁止布線區位於所述PCBlO上相對於所述晶振30的一面，且其對應於所述處理器20及所述晶振30的布線區域，也即，由於所述PCBlO的厚度較薄，通常為I?1.6cm，為避免在短距離的情況下，除所述第一信號線40及所述第二信號線50之外的其他信號線對所述晶振30的時鐘信號產生幹擾，相對於所述PCBlO上設有所述晶振30的一面，所述PCBlO的另一面上對應於所述處理器20及所述晶振30的布線區域的位置僅覆銅，而禁止布線；另外，所述第一信號線40及第二信號線50在走線過程中均不過孔。
[0033]進一步地，如圖1及圖2所示，所述PCBlO上還設有電容60，所述電容60設置於所述處理器20及所述晶振30之間，且所述第一信號線40及所述第二信號線50均連接於所述電容60 ;由於所述第一信號線40及所述第二信號線50均連接於所述電容60，若將所述電容60設置於其他遠離所述處理器20及所述晶振30的位置，則需要另外自所述晶振30上延伸出信號線連通所述電容60，從而使得所述晶振30的走線變長，且過長的信號線容易使得所述晶振30發出的時鐘信號受到其他信號的幹擾，進而使得所述處理器20工作不穩定；因此，將所述電容60設置於所述處理器20及所述晶振30之間，確保了所述處理器20及所述晶振30之間的走線最短，維護了時鐘信號的穩定。如圖1所示，所述PCBlO上穿設有過孔101，所述過孔101圍繞所述晶振30及所述電容60設置；由於所述PCBlO兩面的元件需要連通信號，且所述PCBlO上相對於設置所述晶振30的一面上為禁止布線區，因此，可以在所述晶振30及所述電容60的周圍打上所述過孔101，以便於分別位於所述PCBlO兩面的信號連通，使得通過所述過孔101連通的信號線不會干擾所述第一信號線40及所述第二信號線50，以更好地穩定所述晶振30的時鐘信號。
[0034]進一步地，如圖1及圖2所示，所述第一引腳201與所述晶振30的中心之間、所述第二引腳202與所述晶振30的中心之間的距離均小於等於2cm，也即，所述處理器20、所述晶振30的擺放位置儘量靠近，當所述電容60設置於所述處理器20及所述晶振30之間時，所述電容60與所述處理器20及所述晶振30之間的距離也應儘量靠近，以使得所述第一信號線40及所述第二信號線50的走線長度最短，使時鐘信號受到的幹擾最少。[0035]如圖1及圖2所示，所述晶振30還包括外殼(圖未示)，所述外殼上設有接地焊盤303，所述接地焊盤303接通地信號，所述接地焊盤303的設計對於高頻電路，尤其是大於16Mhz的晶振頻率的晶振電路來說，有效地屏蔽了外界信號對於時鐘信號的幹擾。如圖2所示，所述晶振30還包括接地引腳304，用於連通地信號。進一步地，所述PCBlO上設有高頻信號線(圖未示)及啟動器件(圖未示)，所述高頻信號線及所述啟動器件設置於所述PCBlO上遠離所述晶振30的位置；由於高頻信號線及啟動器件在工作的時候，會發出一定頻率的電磁波，如果該電磁波與所述晶振30的時鐘信號發生共鳴，就會嚴重幹擾時鐘信號，導致所述處理器20工作不穩定；因此在本發明中，各類信號線均設置於儘量遠離所述晶振30的位置，特別是高頻信號線，如脈寬調製PWM信號線；由於上述原因，啟動器件也設置於遠離所述晶振30的位置，如繼電器這種帶有電感的器件。
[0036]本發明進一步提供一種穩定時鐘信號的PCB的布線方法。參照圖3，圖3為本發明穩定時鐘信號的PCB的布線方法一實施例的結構示意圖。本實施例穩定時鐘信號的PCB的布線方法包括:
[0037]步驟S10、將處理器20及晶振30安裝至所述PCBlO上；步驟S20、將所述處理器20的第一引腳201與所述晶振30的第一管腳301通過第一信號線40連接，將所述處理器20的第二引腳202與所述晶振30的第二管腳302通過第二信號線50連接；步驟S30、確保所述第一信號線40及所述第二信號線50走弧線；確保所述第一信號線40及所述第二信號線50的長度相等。
[0038]本實施例中，所述第一引腳201至所述第一管腳301之間的走線長度與所述第二引腳202至所述第二管腳302之間的走線長度要大致相等，且所述第一信號線40及所述第二信號線50相互對稱，均布設為弧線，使得所述晶振30提供的時鐘信號更為穩定；在本發明的另一實施例中，如圖2所示，圖2為本發明穩定時鐘信號的PCB另一實施例的結構示意圖，由於所述第一引腳201至所述第一管腳301之間的直線距離與所述第二引腳202至所述第二管腳302之間的直線距離並不相等，因此，要達到使所述第一信號線40及所述第二信號線50的長度相等，可以將其布設為如圖2所示的弧線來達到目的。作為優選，所述第一信號線40及所述第二信號線50的弧線可以設計為朝向相互背離的方向彎曲，也即，使兩者之間的距離儘可能靠近，如此可以使其受到幹擾的範圍進一步縮小。本實施例通過在PCBlO上對處理器20及晶振30進行合理的布線而使時鐘信號免受幹擾，從而穩定時鐘信號頻率，進而使電子設備的程序運行穩定。相比於現有技術中的直角走線，實施例中的第一信號線40及第二信號線50均走弧線可以使時鐘信號的傳輸效果更佳。
[0039]進一步地，所述穩定時鐘信號的PCB的布線方法還包括:
[0040]將所述處理器20、所述晶振30、所述第一信號線40及所述第二信號線50布設於所述PCBlO的同一面；以使得所述第一信號線40及所述第二信號線50的兩端不會分別處於所述PCBlO相對的兩面，而是處於所述PCBlO的同一面，進而使得晶振30與所述處理器20之間的走線長度最短，所述第一信號線40與所述第二信號線50受到的幹擾最少。
[0041]將所述PCBlO相對於所述晶振30的一面上對應於所述處理器20及所述晶振30的布線區域的位置設為禁止布線區，在所述禁止布線區上僅覆銅。也即，由於所述PCBlO的厚度較薄，通常為I?1.6cm，為避免在短距離的情況下，除所述第一信號線40及所述第二信號線50之外的其他信號線對所述晶振30的時鐘信號產生幹擾，相對於所述PCBlO上設有所述晶振30的一面，所述PCBlO的另一面上對應於所述處理器20及所述晶振30的布線區域的位置僅覆銅，而禁止布線，另外，所述第一信號線40及第二信號線50在走線過程中均不過孔。
[0042]進一步地，所述穩定時鐘信號的PCB的布線方法還包括:將電容60安裝於所述處理器20及所述晶振30之間，且將所述第一信號線40及所述第二信號線50均連接所述電容60 ;由於所述第一信號線40及所述第二信號線50均連接於所述電容60，若將所述電容60設置於其他遠離所述處理器20及所述晶振30的位置，則需要另外自所述晶振30上延伸出信號線連通所述電容60，從而使得所述晶振30的走線變長，且過長的信號線容易使得所述晶振30發出的時鐘信號受到其他信號的幹擾，進而使得所述處理器20工作不穩定；因此，將所述電容60設置於所述處理器20及所述晶振30之間，確保了所述處理器20及所述晶振30之間的走線最短，維護了時鐘信號的穩定。
[0043]在所述PCBlO上圍繞所述晶振30及所述電容60區域穿設過孔101。由於所述PCBlO兩面的元件需要連通信號，且所述PCBlO上相對於設置所述晶振30的一面上為禁止布線區，因此，可以在所述晶振30及所述電容60的周圍打上所述過孔101，以便於分別位於所述PCBlO兩面的信號連通，使得通過所述過孔101連通的信號線不會干擾所述第一信號線40及所述第二信號線50，以更好地穩定所述晶振30的時鐘信號。
[0044]進一步地，所述穩定時鐘信號的PCB的布線方法還包括:確保所述第一引腳201與所述晶振30的中心之間、所述第二引腳202與所述晶振30的中心之間的距離均小於等於2cm。也即，所述處理器20、所述晶振30的擺放位置儘量靠近，當所述電容60設置於所述處理器20及所述晶振30之間時，所述電容60與所述處理器20及所述晶振30之間的距離也應儘量靠近，以使得所述第一信號線40及所述第二信號線50的走線長度最短，使時鐘信號受到的幹擾最少。
[0045]進一步地，所述穩定時鐘信號的PCB的布線方法還包括:將所述晶振30通過外殼(圖未示)上的接地焊盤303接地；所述接地焊盤303的設計對於高頻電路，尤其是大於16Mhz的晶振頻率的晶振電路來說，有效地屏蔽了外界信號對於時鐘信號的幹擾。
[0046]將高頻信號線(圖未示)及啟動器件(圖未示)安裝於所述PCBlO上遠離所述晶振30的位置。由於高頻信號線及啟動器件在工作的時候，會發出一定頻率的電磁波，如果該電磁波與所述晶振30的時鐘信號發生共鳴，就會嚴重幹擾時鐘信號，導致所述處理器20工作不穩定；因此在本發明中，各類信號線均設置於儘量遠離所述晶振30的位置，特別是高頻信號線，如脈寬調製PWM信號線；由於上述原因，啟動器件也設置於遠離所述晶振30的位置，如繼電器這種帶有電感的器件。
[0047]以上所述僅為本發明的優選實施例，並非因此限制其專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，直接或間接運用在其他相關的【技術領域】，均同理包括在本發明的專利保護範圍內。
【權利要求】
1.一種穩定時鐘信號的PCB,其特徵在於,所述PCB上設有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線均布設為弧線。
2.根據權利要求1所述的穩定時鐘信號的PCB，其特徵在於，所述處理器、所述晶振、所述第一信號線及所述第二信號線均設置於所述PCB的同一面； 所述PCB上設有禁止布線區，所述禁止布線區位於所述PCB上相對於所述晶振的一面，且其對應於所述處理器及所述晶振的布線區域。
3.根據權利要求2所述的穩定時鐘信號的PCB，其特徵在於，所述PCB上還設有電容，所述電容設置於所述 處理器及所述晶振之間，且所述第一信號線及所述第二信號線均連接於所述電容； 所述PCB上穿設有過孔，所述過孔圍繞所述晶振及所述電容設置。
4.根據權利要求1至3任一項所述的穩定時鐘信號的PCB，其特徵在於，所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小於等於2cm。
5.根據權利要求1所述的穩定時鐘信號的PCB，其特徵在於，所述晶振還包括外殼，所述外殼上設有接地焊盤； 所述PCB上設有高頻信號線及啟動器件，所述高頻信號線及所述啟動器件設置於所述PCB上遠離所述晶振的位置。
6.—種穩定時鐘信號的PCB的布線方法,其特徵在於,包括: 將處理器及晶振安裝至所述PCB上； 將所述處理器的第一引腳與所述晶振的第一管腳通過第一信號線連接，將所述處理器的第二引腳與所述晶振的第二管腳通過第二信號線連接； 確保所述第一信號線及所述第二信號線走弧線；確保所述第一信號線及所述第二信號線的長度相等。
7.根據權利要求6所述的穩定時鐘信號的PCB的布線方法，其特徵在於，還包括:將所述處理器、所述晶振、所述第一信號線及所述第二信號線布設於所述PCB的同一面； 將所述PCB相對於所述晶振的一面上對應於所述處理器及所述晶振的布線區域的位置設為禁止布線區，在所述禁止布線區上僅覆銅。
8.根據權利要求7所述的穩定時鐘信號的PCB的布線方法，其特徵在於，還包括: 將電容安裝於所述處理器及所述晶振之間，且將所述第一信號線及所述第二信號線均連接所述電容； 在所述PCB上圍繞所述晶振及所述電容區域穿設過孔。
9.根據權利要求6至8任一項所述的穩定時鐘信號的PCB的布線方法，其特徵在於，還包括: 確保所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小於等於2cm。
10.根據權利要求6所述的穩定時鐘信號的PCB的布線方法，其特徵在於，還包括: 將所述晶振通過外殼上的接地焊盤接地；將所述高頻信號線及所述啟`動器件安裝於所述PCB上遠離所述晶振的位置。
【文檔編號】H05K3/00GK103716981SQ201310745657
【公開日】2014年4月9日 申請日期:2013年12月30日 優先權日:2013年12月30日
【發明者】覃偉柱, 羅壽中, 李森, 陳豔春 申請人:惠州Tcl家電集團有限公司