利用相移掩模技術的光學製版方法

2023-10-29 13:51:42 4

專利名稱：利用相移掩模技術的光學製版方法
技術領域：
本發明涉及在光學製版形成圖案過程中利用相移掩模技術的集成電路製作領域。
光學製版術在集成電路中已經是一種被選用的技術，用於電路圖案成形。典型的情況是，紫外光被導向穿過一塊掩模。掩模的作用和普通照相術所用的「負片」相似。不過，和具有多個不同「灰度」等級的普通底片不同，典型的掩模只有完全透光的區域和完全不透光的區域。掩模上的圖案能夠以和普通照相術中從底片洗印相片相同的方式，被轉移到已塗覆了一層光阻層的半導體晶片上。一個光學透鏡系統把掩模圖案成像在光阻層表面上。已曝光的光阻層經過顯影處理，即用化學方法去除被曝光的或未被曝光的部分。然後，把這樣得到的光阻層圖案用作掩模，以對晶片上位於其下的區域進行蝕刻。
近年來，由於出現了在一塊晶片上增加電晶體數量的需求，所以需要減小圖案結構的尺寸，但這樣會引入衍射效應，使進一步減小結構尺寸變得困難。在Levenson等人於「Improving Resolution in Photolithography with a Phase ShiftingMask(利用相移掩模改進光學製版術的解析度)」(IEEE Transactions on Electron Devices vol.ED-29，Nov.12，Dec.1982，pp.1828-1836)一文中報告了他們的工作之前，人們普遍認為光學製版術無法實現結構尺寸小於0.5微米的這種提高的圖案密度要求。在這種結構尺寸下，其解析度已經對透鏡系統的數值孔徑(NA)提出了可能達到的最高要求。由於透鏡系統的景深反比於NA，同時集成電路的表面不可能是一個光學平面，所以如果要達到良好的解析度就不能達到良好的聚焦，從而看來光學製版術的應用已經達到了它的極限。然而，Levenson的論文對掩模製作技術引進了一個新的相移概念，它利用相消幹涉的概念來克服衍射效應。
普通的光學製版術以及相隨的衍射效應示於

圖1(a)—1(d)。當開口P1和P2靠近時，N變小，從而如圖1(b)所示，通過P1和P2的光束振幅分布將由於衍射效應而開始出現重疊。這些重疊部分造成晶片上的光強分布如圖1(d)所示，這個光強分布也就是照射光阻層的光強分布。這樣，由於衍射效應，晶片上的光強分布在P1和P2之間的區域內不再有陡峭對比的解析度。
如圖2-1(a)至2-1(e)所示，有可能利用這樣的事實通過掩模基底材料(圖2-1(a)中的51和圖2-1(b)中的51』)的光呈現波動特性，使得離開掩模材料的光振幅的相位是光線在基底材料內所經過的距離(即厚度t1和t2)的函數。用λ表示光在掩模材料中的波長，用n表示附加材料或被去除材料的折射率，則當厚度t2使得(n-1)t2正好等於1/2λ時，則離開開口P2的光和離開開口P1的光的相位是相反的。圖2-1(C)示出了這時的衍射效應和幹涉相消的利用情況。光阻材料是響應於晶片上的光強分布的。因為相位相反的光在重疊部分會相互抵消，並且光強正比於合振幅的平方，所以如圖2-1(d)所示，圖形又回到了高對比的解析度。
圖2-1(a)和圖2-1(b)畫出了獲得幹涉相移的兩種不同的技術。在圖2-1(a)中，藉助於澱積層52使光經過較長的距離。在圖2-1(b)中，利用在基底51』中的蝕刻槽52』來使區域P2中的光經過較短的距離。
現在相移掩模已是眾所周知，並且已經使用了許多種類的相移掩模，對比B.J.Lin在下述論文中有較全面的歸納＂Phase-Shifting Masks Gain an Edge(相移掩模得到邊緣)＂Circuits and Devices，March 1993，pp.28-35。圖2-1(a)和圖2-1(b)的布局稱作交替相移掩模(APSM)。一些研究者比較了各種相移技術，並證明了APSM方法是對於I線分步照相機(I line stepper)大至±0.34微米的景深能達到0.25微米及其以下的解析度的唯一已知方法。APSM可以用暗場掩模和明場掩膜方式來實現。如果採用APSM的暗場方式，則必須使用負性光阻材料；如果採用明場方式，則必，選擇正性光阻材料。經過；外光照射的正性光阻部分在顯影時將被除去，而對負性光阻材料則正好相反。
如圖2-2所示，二值掩模的製作和應用過程已經高度計算機化。複雜集成電路的設計者在計算機終端上工作，在計算機上進行符合某些預定設計規則的電路設計(80)。初始設計的有效性利用設計規則檢驗軟體88確認。這樣，當完成了功能設計後，計算機輔助設計工具程序81自動地建立一個稱作PG帶(82)的數字比特圖或矢量文件，它代表製作掩模所需的以已知的標準格式表示的數據，以完成設計。然後這些數字文件被用來控制製作掩模的自動過程，結果得到一塊放大的(例如放大為5倍的)實際掩模版83，其上含有集成電路上每一層的掩模圖案。其後，典型的情形是把該掩模版要放在一個晶片分步照相機(一種分步重複曝光的光學工具)84上，後者自動地在晶片87上重複地進行光學製版曝光，其方法是對位於某一位置的光阻層85曝光，然後將晶片移動一步，並對相鄰位置重複同樣的曝光。
目前，由於各種困難，交替相移掩模一般還不能由掩模生成程序自動地設計。這使得掩模設計者需要進行耗時和麻煩的人工分析，從而大大增加了生產相移掩模的成本。
APSM的問題在於，暗場/負性光阻方案對密度不大的線形圖案不能獲得良好的效果，而明場/正性光阻方案在掩模中會產生對應於0°/180°過渡的不希望有的不透明線條。
這樣，為了對弧立圖案應用相移掩模技術，需要解決明場/正性光阻方案的問題，並開發一種方法，可以自動地對掩模進行補償或修剪，以消除沿著0°/180°過渡區出現的不希望的不透明線條。
本發明的一個目的是提供一種方法，以改進利用明場/正性光阻光學製版術的集成電路成圖技術。
本發明的另一個目的是簡化用於補償0°/180°過渡效應的集成電路門層成圖的相移掩模設計。
本發明的再一個目的是提供一種方法，以確定用於門層成圖的相移掩模，它僅在集成電路中門圖案和集成電路的活性區(active area)圖案相重疊的集成電路內提供相移元件，以改善門層圖案的尺寸控制。
本發明的再一個目的是提供一種相移掩模方法，它能在集成電路中門圖案和集成電路的活性區圖案相重疊的區域內最大限度地減小門圖案。
本發明的再一個目的是利用本發明的改進的相移掩模方法，製作具有較好的門層圖案的臨界尺寸控制的集成電路。
本發明的再一個目的是提供一種處理，它能自動地分析集成邏輯電路的設計，並按照製作邏輯電路的APSM可接受的標準提供數字文件。
附圖的簡單說明圖1為光學製版術中利用以往技術的普通二值透射掩模時的衍射效應的示意圖。
圖2-1為衍射效應和利用以往技術的相移掩模(PSM)以補償衍射效應的示意圖。
圖2-2說明掩模生產過程和集成電路光學製版生產過程。
圖3說明集成電路設計的一個實例，其中示出了活性區(N和P)圖案及該圖案和門層圖案的重疊情況。
圖4說明活性區和門層區的相交區，其中包括根據本發明對0°和180°相移區的設定。
圖5重新畫出了圖4，只說明圖3中實例的設計中的180°相移區。
圖6畫出本發明對圖3中的實例得到PSM，其中示出了門連接不透明鉻線條和環繞180°區域的過渡補償區。
圖7畫出對圖3中實例得到的APSM，其中示出了門連接不透明鉻線條和沒有圍著過渡補償區的180°相移區。
圖8畫出修剪掩模(trim mask)，用於圖7的掩模的曝光之後，以避免出現由0°/180°過渡引起的線條。
圖9是一個截面圖，說明修剪掩模透明開口中心線和圖8的非過渡補償掩模的0°/180°區鄰接線的對準。
圖10是一個流程圖，說明製作帶有補償過渡區和縮小的門長度的APSM的過程，及說明利用上述明場/正性光阻的APSM的光學製版過程。
圖11(a)和圖11(b)分別說明標準的門金屬設計和縮小的門設計。
圖12說明幾種過渡補償區移相器的實施例的結構。
熟悉PSM製版技術人的人們一般認為，在集成電路的APSM布局的設計中，不能用計算機自動地設計採用明場方式的掩模。明場設計用PSM掩模上的不透明區來對應最終晶片上所形成的導線的位置和形狀(導線的典型形成方法是摻雜低阻抗的多晶矽或矽酸鎢或類似物質)，同時，必須使用正性光阻材料以與明場掩模相配合。PSM的明場設計對邏輯門布局有一個很大的優點，這就是它能改善與弧立的門相聯繫的解析度。然而，它也有這樣的缺點，即沿著所有的0°/180°相鄰區都會形成暗線條。迄今為止，明場APSM的設計必須要人工地檢查每一個PSM設計，並且或者在每個0°區和180°區之間插入一個補償相移過渡區以使它們分離，或者人工地設計一個修剪掩模，以便和不含相移補償區的PSM一起使用。
為了簡化和提供一種關於APSM問題的自動解決方法，我提議一種設計明場APSM的方法，它對於邏輯電路能夠可靠地工作，並可靠地縮小邏輯電路的門的尺寸。我的方法的前提是只對門層PSM掩模的這樣一些區域進行交替相移，在這些區域中由標準的門層圖案設計所給出的門導線和準備形成活性半導體(N和P)的區域相重疊。在布氏(Boolian)代數中，若X是第一個函數，Y是第二個函數，則它們的重疊區叫做相交區，寫作Z＝X∩Y(它也叫做「與」函數)。以下，重疊區寫作「相交區」。
參見圖3，為了便於說明在那裡按比例示出了由計算機列印出的準備在集成電路半導體晶片上形成的電路中的「摻雜」活性區30-38的布局圖。在圖3中還示出了重疊在活性區布局圖上的由計算機產生的實心黑線條，它們代表門圖案40-49，叫做多晶線，其大小用和活性區相同的比例列印，並且在圖3的布局圖中，它們與有效區的相對位置關係是和最終電路中的關係精確相同的。假定該設計要求多晶線的寬度尺寸是這樣的窄，以至如果用普通二值製版術來製作掩模時，光學衍射效應就要使該掩膜的像質量降級，這時就需要使用本發明的方法，以便自動地製作明場APSM並藉助該掩模來自動地製作集成電路。
圖4中包括了一些用陰影線標誌的由空間分析確定的區域50，其中該區域代表由計算機得到的圖3中的多晶門導線40-49和半導體晶片活性區30-38的相交區。要畫出相交區有多種方法。一個方法是令計算機逐個像素地執行邏輯＂與＂運算，即X·Y，其中X是圖3中的活性區的空間表示，Y是圖3的門層空間圖案。圖4還包括了圖3的活性區的輪廓範圍。下一步，令計算機執行一個程序，自動地在相交區的兩個相對側設定0°區和180°區。從圖4可以看出，計算機進行了分析，然後在相交區的長尺寸方向的兩相對側設定了0°區和180°區。對於在給定的區域上選定相位的程序有一些制約條件(1)每一個相交區的長方向必須有一個0°邊界區和一個180°邊界區；(2)在相交區長方向兩側的180°區和0°區的寬度不得小於一個最小寬度Wi，並且在其周圍有一個可以用作補償區的面積。補償區的寬度應該為Wc。如果兩個相交區之間的面積寬度小於(2Wi+Wc)，則該兩個相交區之間的面積需要合併成一個單一的0°或180°相位區。
圖5重新畫出了圖4，只是刪去了0°區，所以圖5隻標出了π區。其餘的區假定是零相位的。然而如前面已經指出的，如果沒有補償，明場設計的問題之一是在晶片上形成了對應於180°區和0°區相鄰線條的暗線。從而，在圖6中示出了在每個180°區及其相鄰的0°區之間所形成的所謂的過渡區51。在180°區的周邊區中只有和相交區50相鄰接的那個部分沒有介入過渡區51。圖6還示出了不透明線條區41-49，它們重疊在補償的180°區上，所以圖6是由計算機產生的最終的明場APSM的一個實施例的空間表示，利用它經過單次曝光就能產生由圖3所示的門層多晶線圖案。如果PSM是按照圖6的設計來製作的，假定在晶片上使用了正性光阻材料，就可以用單次曝光的步驟，產生圖3空間布局的門層電路。
另外，用兩步曝光的方法也能夠製作圖3所示的門層多晶圖案。圖8和圖6是相同的，只是在各個180°區周圍沒有補償過渡區。已經指出，在用圖7形式的明場PSM對晶片上的正性光阻材料進行第一步曝光時，沿著180°區和0°區的相鄰線上將形成暗線條。如果在完成兩次曝光步驟之前不進行顯影處理，則利用圖8的修剪掩模對晶片作第二次曝光可以去除這些不希望有的暗線條。修剪掩模沿著各個0°/180°區相鄰線是透光的，所以對正性光阻材料進行第二次曝光後，這些相鄰線部分被曝光，從而在光阻材料的顯影時這些暗線將被除去。圖9進一步說明修剪掩模的對準和製作的一個實施例。圖9(a)是澱積了180°相移區100的截面圖，該相移區在180°和0°區102之間有一條相鄰過渡線110。圖9(b)畫出了蝕刻型相移器105，同時示出了0°和180°區之間的過渡線110。用於圖9(a)和9(b)的相移掩模的修剪掩模107如圖9(c)所示。修剪掩模107被對準，使得透光區112的中心線和過渡線110對準。透過修剪掩模的紫外光照射到正性光阻材料上並使該區域曝光，從而在對光阻材料顯影時該區域將被除去。需要指出，熟悉本技術領域的人們都了解，在光阻材料顯影之後，沒有曝光的光阻材料留在要保留的區域的頂部。因為光阻材料在多晶矽層或金屬層的頂部，所以在除去光阻材料並對晶片進行蝕刻之後，由於剩下的光阻材料將保護其下方的線條，結果晶片表面上沒有光阻材料保護的多晶矽或金屬將被除去，留下所需的門連線圖案。
圖11(a)和圖12畫出了補償過渡區51的結構的實施例。過渡區51可以由插入在π區和0°區之間的階梯區構成，階梯區最好有兩個或多個，例如120°區(71)和60°(70)。在某些情形下，單個π/2階梯區也是可行的。在實際中，這些階梯相位過渡區的最小寬度應為0.2λ/NA，其中λ是曝光波長N A是分步照相機的數值孔徑，對於澱積的相移器，過渡區的形狀可按圖12(a)設計，對於蝕刻的相移器，過渡區的形狀可按圖12(b)設計。另外，過渡區也可以有更多的階梯，或者是逐漸過渡的，其形狀對於澱積的式蝕刻的PSM分別如圖12(C)和12(d)所示。
圖11(b)給出了PSM門層設計方法的又一個實施例。我已經確定，有可能利用在相交區自然形成的、和180°/0°區域相鄰線重合的暗線來產生可能達到的最窄的門。例如，當採用數值孔徑為0.5，光源的部分相干因子為0.5、曝光波長為365nm的分步照相機和APSM時，該最小寬度門為0.2μm。作為另一種選擇，如圖11(b)所示，本發明在掩模上給出了一條非常窄的不透明線條75，它和0°/180°相鄰處的自然過渡暗線相重合。該窄不透明線比0.2μm的自然寬度稍稍窄一些，例如為0.18μm，為了在生產製作中有可靠的成品率，還需要適當加寬一些。
希望有這樣的窄不透明線條是基於三個原因1)由於遮住了相位邊緣，可以減小由掩模上的相移層和不透明層之間的對準誤差所造成的晶片像的位移；2)在使用多相位階梯方法時，可減小由各個相位層之間的對準誤差所造成的在180°/0°過渡區的線寬誤差；以及3)不透明線條，典型地是鉻線條，比光阻材料更加耐蝕刻，從而給出了較陡峭的蝕刻邊界輪廓。
分步照相機的自然線寬定義為0.25*λ/NA，其中λ為激勵波長，NA為數值孔徑。
在圖10的流程圖中更充分地說明了上述步驟。具體地說，方框120有示「與」運算，以確定活性區圖案和多晶門導線圖案的相交區。下一步，在方框121中，確定所有其寬度比不用相移掩模方法時能達到的最小寬度還要小的門。方框122表示一個進一步分類的步驟，它確定這樣一些相鄰的最小寬度門群，其中門與門的間隔對於製作過渡區來說是太窄了，也就是說門的間隔小於2Wi+Wc。這些門群叫做「堆」。不屬於堆的門被分類為孤立門126。接著，在方框122中找出的「堆」被進一步分類成分支堆123、奇數堆124或偶數堆125。
奇數堆是這樣的門群，其中在其邊界兩側的空間足以製作過渡區的共同活性區上有奇數個最小寬度門相交區。在方框130中，將這些奇數堆的最左端區域作180°相移，然後對各個門之間的區域從左到右逐個地交替改變相位，從180°變成0°，以及從0°變成180°。
在方框125中，偶數堆是這樣的門群，其中有偶數個最小寬度門，它們是一個鄰接於足以製作過渡區的共同活性區上的相交區。對偶數堆所採用的方案是，在其最左端區域作0°相移，然後對各個門之間的區域從左到右逐個地作0°到180°再到0°的交替相移。
對於孤立門126，則門的一側有一過渡補償區，就是作相位的逐漸變化或階梯變化，以避免出現不希望的線條。
分支堆區域是這樣的區域，其中單個活性區的一些部分和多於兩個的最小寬度門相鄰接。這和奇數堆及偶數堆的情況是不同的。對於分支堆區域所採取的方案是，給具有多於兩個相交區的中央區域從180°或0°中任選一相位，然後沿著所有的方向從中央到外圍每經過一個門就改變一次相位。
在方框132中，重新組合關於各種堆和孤立門的數據，然後用設計規則檢驗器133確認和驗證所有最小寬度門沿長方向的一側具有180°或0°的相移，而在另一側有不同的相移。
在方框134中，對每一個180°/0°區相鄰接的位置，例如對門的短方向側端和堆的邊緣，形成過渡區。或者如前面所述，可以用一個分離的修剪掩模來代替過渡區，這時該方框14用來產生修剪掩模的數據。
最後，輸出稱作為GDS2的輸出數據，用來製作掩模。由Cadence Design System(韻律設計系統)提供的Dracula程序中的FRACT軟體模塊可以產生用於電子束掩模蝕刻機的，並具有MEBES標準文件格式的GDS2。對於相移型掩模，輸出數據是關於多層(一層以上)的數據，以產生多晶矽掩模版，而FRACT模塊能夠產生磁帶輸出，其中包含製作相移掩模所需的全部層的數據，如果選用修剪掩模，則包含了製作該掩模所需的數據。
本發明所採用的正性光阻材料可以購買到，它們有多種牌子。本發明不局限於這些目前使用的光阻材料。
典型的情形是，掩模版由非晶態二氧化矽即合成石英作成，而不透明材料是鉻。理論上，本發明中可以用任何不透明材料來代替鉻，本發明與所採用的具體材料無關。
本發明文件的附圖只是描繪了本發明的實施例，而不是為了限制本發明的範疇。權利要求的範疇應根據權利要求本身來解釋。因此我們提出如所附的權利要求。
權利要求
1.用於在半導體晶片上形成集成電路層的相移掩膜成圖I線分步照相機製版方法，包含使用不同的掩模以使不同的層成圖的步驟，其中第一層是門層，第二層是活性區，上述活性區在空間上由活性區布局圖案確定，上述門層在空間上由第一和第二門層布局部分確定，上述第一門層布局部分是一個標準的非相移掩模圖案，其上有不透明的和透明的區域，並且上述第二門層布局部分具有包含相移區的區域，上述方法包括對上述活性區布局圖案和上述第一門層布局部分進行比較分析，以在空間上建立對應於集成電路中上述活性區布局圖案與上述第一門層布局部分相重疊的區域的相交區的位置，上述相交區是具有一對平行的長側邊和一對平行的短側邊的矩形；構築透射式明場相移掩模(PSM)，具有各種相移區和不透明區域，以對上述門層成圖，上述PSM包括上述門層布局圖案，上述門層布局圖案除了在對應於上述相交區的上述PSM區域之外，其他區域與上述第一門層布局部分相一致，上述門層布局圖案包括與對應於相交區的上述區域的上述一對平行長側邊中的一個上述側邊相鄰接的0°相移區，和一個與對應於上述相交區的上述區域的上述一對平行長側邊中的另一個側邊相鄰接的180°相移區。上述透射式明場PSM的上述不透明區域對應於上述相交區和上述第一門層布局部分的上述不透明區域；並且在上述線性分步照相機中，對準上述PSM，並用一個其發出的光被上述透鏡系統聚集，並被引導得通過上述透射明場PSM的光源，對在上述晶片上的一個正性光阻進行曝光，上述光透過上述PSM，照射到上述晶片上的正性光阻上。
2.根據權利要求1的方法，它進一步包括在上述相移掩模上提供圍繞並相鄰於上述180°相移區，以及位於上述180°相移區和上述0°相移區之間的補償過渡相移區，上述補償過渡相移區除了在上述180°相移區和帶有上述不透明圖案的區域相重疊的區域之外，和上述180°相移區的全部周邊相鄰接。
3.根據權利要求1的方法，它包含構築一個具有來自上述光源的光的透明圖案的修剪掩模的步驟，上述修剪掩膜的上述透明圖案完全被暗背景所包圍，上述透明圖案是具有一些寬度為T的帶有中心線的線條的圖案，其中上述中心線的軌跡和所有在上述門層布局圖案上的上述0°區和180°區的鄰接邊緣的軌跡準確地對應，並且T大於自然線寬；在上述曝光步驟之後，但在對上述曝光後的正性光阻層顯影之前，用上述修剪掩模代替上述PSM對上述集成電路上的上述正性光阻層進行再次曝光，曝光時使用上述部分相干光光源，使光通過上述修剪掩模和光學系統，並且上述修剪掩模已經作了這樣的對準，使得上述修剪掩模的上述透明圖案的上述中心的邊緣和上述第一次曝光時0°區和180°區的鄰接線的上述軌跡相對準；然後對上述光阻層顯影。
4.根據權利要求2的方法，其中上述補償過渡相移區包括60°相移的第一區和120°相移的第二區，其中上述120°區域位於上述60°區和上述180°區中間。
5.根據權利要求2的方法，其中上述門層布局圖案包含具有第一門長度的第一區和具有第二門長度的第二區，其中上述第一門長度區比上述第二門長度區短，並且上述第一門長度區對應於上述相交區。
6.根據權利要求2的方法，其中上述補償過渡相移區包含一個線性漸變區。
7.根據權利要求2的方法，其中上述180°相移區是上述PSM的成層的、較厚的區域，提供上述透射過上述PSM的光的相位滯後。
8.根據權利要求2的方法，其中上述180°相移區是上述PSM的較薄的蝕刻區，提供上述透射過上述PSM的光的相位超前。
9.根據權利要求7的方法，它包含構築一個具有被暗背景包圍的透明圖案的修剪掩模的步驟，上述透明圖案是這樣的圖案，它具有和0°區和180°區之間的某些過渡區的軌跡準確對應的中心線；在對上述曝光後的正性光阻材料進行顯影之前，用部分相干光源對上述集成電路上的上述正性光阻材料再次曝光，曝光時的光通過上述修剪掩模，該掩模已經作了這樣的對準，使得上述修剪掩模的0°到180°的軌跡和第一次曝光時曝光的上述0°/180°過渡區對準；然後對上述光阻材料顯影。
10.根據權利要求8的方法，它包含構築一個具有被暗背景包圍的透明圖案的修剪掩模的步驟，上述透明圖案是這樣的圖案，它具有和0°及180°區域之間的某些過渡區的軌跡準確對應的中心線；在對上述曝光後的正性光阻材料進行顯影之前，用部分相干光光源對上述集成電路上的上述正性光阻材料再次曝光，曝光時光通過上述修剪掩模，該掩模已經作了這樣的對準，使得上述修剪掩模的0°到180°的軌跡和第一次曝光時曝光的上述0°/180°過渡區對準；然後對上述光阻材料顯影。
11.根據權利要求2的方法，其中關於在上述相移掩模上提供圍繞並相鄰於上述180°相移區的補償過渡相移區的步驟包含這樣的步驟，即確定相鄰的180°相移區之間的實際距離，並且當上述實際距離小於為了在各個上述180°相移區周圍提供上述實際過渡相移區所需的最小距離時，把相鄰的180°相移區結合在一起。
12.一種用權利要求2的方法製作的集成電路。
13.一種用權利要求3的方法製作的集成電路。
14.一種用權利要求4的方法製作的集成電路。
15.一種用權利要求5的方法製作的集成電路。
16.一種用權利要求6的方法製作的集成電路。
17.一種用權利要求7的方法製作的集成電路。
18.一種用權利要求8的方法製作的集成電路。
19.一種用權利要求9的方法製作的集成電路。
20.一種用權利要求10的方法製作的集成電路。
全文摘要
一種在製作集成電路中進行多晶矽層製版的方法，它在分步重複光學工具中使用了相移掩模，其中對上述相移掩模的相位設定用這樣的技術來確定，該技術可以在不發生設定矛盾的情況下確定門圖案和活性區圖案的相交區，並可以把相交區分成各種類型的堆，其中對不同的堆採用了稍有不同的相位設定規則。
文檔編號G03F1/00GK1115876SQ9510476
公開日1996年1月31日 申請日期1995年4月22日 優先權日1994年7月18日
發明者克里斯多福·A·斯彭斯 申請人:美商超微半導體股份有限公司