對電源不敏感的電壓電平轉換器的製作方法

2023-10-29 05:04:27 1

專利名稱：對電源不敏感的電壓電平轉換器的製作方法
技術領域：
本發明涉及一種應用對埠隔離的傳輸開關(pass switch)裝置的電平轉換電路，具體地，涉及為具有不同電源電平的電路之間的信號提供雙路路徑的電平轉換電路。
背景技術：
電平轉換器包括傳輸(pass)裝置，通常是MOS電晶體，其漏極被限定為一個埠， 其源極被限定為第二埠。電平轉換允許例如在由+3V供電的連接到一個埠的系統與由 +1.8v供電的連接到第二埠的系統之間的信息傳遞。
現有系統致力於在降低功率損耗及提高速度的同時保持隔離及可操作性，而無論電源定序(power supply sequencing)如何。
然而，現有系統仍存在局限性。該局限在於，當對傳輸開關的供電為0或極低時， 傳輸開關埠處的更高的電位可能導致截止的傳輸開關導通，進而導致連接到埠或傳輸開關自身的兩個電路中的一個或兩個都發生故障或錯誤的邏輯操作。
這裡使用的術語「連接」含義為功能上接觸或耦合，可能散布其中的無源的或其他部件不影響「連接」的功能。
如果能夠保證傳輸開關不受埠電壓及傳輸開關自身電源的影響而保持在截止狀態，將會達到有益效果。

發明內容
本發明能夠在提供到埠的被隔離電路的電源電壓電平超過傳輸開關的電壓電平時保持傳輸開關的截止狀態。本發明估算埠電壓與傳輸開關之間的差值，保證傳輸開關不受埠電壓影響而保持截止狀態。
具體地，本發明提供了一種電路，在傳輸開關的兩個埠電壓之間選擇，提供較高的電壓來控制傳輸開關。通過這種方式，傳輸開關的柵極電壓總是低於或等於任一埠的電壓，從而保持傳輸開關的截止狀態。
本領域技術人員能夠領會，雖然參照示例性實施例、附圖和使用方法來進行下面的詳細描述，但本發明並不局限於這些實施例及使用的方法。相反，本發明具有廣泛的範圍，並且旨在按照所附權要求中所闡明的來加以限定。


本發明的以下描述參照附圖，其中 圖1是電平轉換器和傳輸開關的電路圖；以及 圖2是圖1中控制部分的電路圖。
具體實施例 圖1的示意性框圖例示了本發明，其中，控制電路2保證當對傳輸開關的供電Vcc為0伏特時，埠 A和B的電壓轉換不改變傳輸開關N型電晶體4的截止狀態。
Vcc為某個正值的正常運行中，圖1的電路如下運行如果Vsig不受控制塊2的影響，則在Vsig處將顯示出A和B中的較高電壓。如果A低於B，則M44導通，M45截止。 M44將B處的電壓傳遞到Vsig，如果在B處的電壓低於A，M45導通，將在A處的電壓傳遞到 Vsig0 圖1的正常運行中，EN是低值為真的信號，因此，當EN為高時，D點跟隨Vsig並且取A和B中的較高者，Vout為低，電晶體4截止。當EN為低時，D為低，Vout取A和B中的較高者，電晶體4導通。緩衝器8是非反相的，緩衝器10是反相的。
然而，如果Vcc為零，該操作需要電晶體4是截止的，而不受A或B處的電壓及A 或B的電壓轉換速率的影響。圖2示出了提供這一功能的電路。
如果Vcc為0，考慮EN也為O的情況。這是假定Vcc為產生EN的電路供電的情況。M4、M5及M6的柵極為O且M4、M5及M6為截止。MO和Ml以及M8和M9都是交叉耦合的反相器。這些電晶體尺寸應選擇為這些交叉耦合的反相器決定了 Ia處於O伏特。尺寸選擇應使MO及M8小於(因此有較高電阻)Ml和M9。Ia將為低，並導通M3，其中，D將等於 Vsig0 注意如果EN為高而Vcc為0時，M7導通，M5和M6截止，而M4將導通，Ia再次為低，M3將導通，D仍然等於Vsig。
當EN為低且Vcc為高的情況下，Ia將為高，D將為低，傳輸電晶體將導通。如果然後Vcc降為低，M5和M6將截止(M4已經截止)。M6過去將D保持為低，並且現在D被釋放並浮動。
根據圖1，在運行中，Vsig是A和B中的較高者，但是如果這些電壓相對於彼此非常快地變動時，在Vsig處可能具有快速電壓轉變，Vsig可能快速下降到接近零並快速上升回到某一正電平。在這種情況下，對於圖2，Ia必須保持在零伏特而M3仍然將Vsig提供到 D點。
M10、M0及電容器C形成RC延遲，該RC延遲與交叉耦合的電晶體的相對尺寸一起， 保證上述操作。電容器C充分地減慢Ia的響應，以允許交叉耦合的柵極決定將Ia保持在低值的Vsig的變化。MlO通過增加電容C充電路徑中的串聯阻抗而進一步進行減慢。電容器C還阻止由於Vsig的快速邊緣橫跨MO及將交叉耦合電晶體鎖存在錯誤狀態而影響la。
應該理解，上述具體描述體現為實施例，對其可能有多種替換及變形。因此，本發明應被廣泛地理解為權利要求所限定的範圍。
權利要求
1.一種電壓電平轉換器，包括傳輸電晶體，具有一個控制輸入和兩個埠或觸點，所述埠或觸點的每一個都連接到當傳輸電晶體導通時經由該傳輸電晶體向彼此傳輸信號的電路，其中所述信號具有不同電壓；兩個交叉耦合的電晶體，每一個交叉耦合的電晶體的控制輸入連接到傳輸電晶體的埠之一，並且通過把來自交叉耦合的電晶體的每一個的輸出連接在一起而形成第一輸出， 其中所述交叉耦合被配置為把埠電壓中的較高者傳遞到第一輸出；控制電路，具有控制輸出，所述控制電路由電源電壓供電，所述控制電路連接到第一輸出；反相器，具有輸入和輸出，其中，所述第一輸出通過控制電路被傳遞到反相器輸入；其中，所述反相器輸出連接到傳輸電晶體的控制輸入；及當控制電路的電源電壓為0或接近0 伏特時，反相器輸出保持在低值，保持傳輸電晶體截止，而不受埠電壓值或變化的影響。
2.根據權利要求1所述的電壓電平轉換器，其中，權利要求1的所述控制電路包括第一電晶體，具有控制輸入、連接到所述第一輸出的輸入觸點及連接到反相器輸入的輸出；鎖存電路，具有連接到第一電晶體的控制輸入的輸出，和連接到所述第一輸出的輸入， 其中，當控制電路的電源電壓為低時，鎖存電路輸出總是低值而不受所述第一輸出處的電壓或電壓變化的影響。
3.根據權利要求2所述的電壓電平轉換器，其中，所述鎖存電路包括第一對交叉耦合的電晶體；第二對交叉耦合的電晶體，設置在第一對交叉耦合的電晶體下面；其中，第一對交耦合的電晶體的漏極連接到第二對交叉耦合的電晶體的漏極，其中，所述第一交叉耦合的電晶體及第二對交耦合的電晶體中的電晶體的尺寸不相同也不平衡，使得所述第一對交耦合的電晶體及第二對交叉耦合的電晶體決定一個已知狀態。
4.根據權利要求3所述的電壓電平轉換器，進一步包括電容器，該電容器連接到的第一對交叉耦合的電晶體的一個電晶體的漏極和第二對交叉耦合的電晶體的一個電晶體的漏極，其中，所述電容器減慢了電壓上升及下降時間，以致第一對及第二對交叉耦合的電晶體的狀態決定並保持在所述已知狀態。
5.一種用於當為使電壓電平轉換器導通或截止的控制電路供電的電壓下降到0或接近於0時保持電壓電平轉換器處於截止狀態的方法，所述電壓電平轉換器具有兩個埠和一個控制輸入，該方法包括步驟將電壓電平轉換器布置在兩個電路之間，所述兩個電路在各埠產生不同電壓；選擇較高的埠電壓；將所選擇電壓提供給所述控制電路；及當控制電路使電壓電平轉換器截止並且然後控制電路的供電下降到0或接近於0時， 保持電壓電平轉換器處於截至狀態。
6.根據權利要求5所述的方法，進一步包括對控制電路輸出進行鎖存的步驟。
7.根據權利要求6所述的方法，進一步包括使鎖存電路不平衡，使得決定一個已知狀態的步驟。
8.根據權利要求7所述的方法，其中使鎖存電路不平衡使得決定已知狀態的步驟包括把電容器連接到所述鎖存電路的步驟。
全文摘要
本發明描述了一種電路，當控制傳輸電晶體的電路的電源為0伏特時，配置為電壓電平轉換器的傳輸電晶體不受連接到傳輸電晶體的埠的電壓及電壓變化影響而保持截止狀態。交叉耦合的電晶體提供了將埠電壓中的較高電壓用於為將傳輸電晶體的控制輸入保持在截止狀態的電路供電的機制。所述埠電壓可能相對於彼此升高或降低，但是傳輸電晶體的控制輸入將使傳輸電晶體保持在截止狀態。
文檔編號H03K19/0185GK102187577SQ200980140786
公開日2011年9月14日 申請日期2009年9月2日 優先權日2008年9月5日
發明者H·加薩, S·M·瑪卡盧索, J·斯塔爾茲, R·L·亞伯勒 申請人:快捷半導體有限公司