可處理複合信號及非複合信號的視頻處理電路及其方法
2023-09-24 01:48:00
專利名稱：可處理複合信號及非複合信號的視頻處理電路及其方法
技術領域：
本發明是關於一種視頻處理電路，特別有關於一種可處理複合信號與非 複合信號的視頻處理電路及其相關視頻處理方法。
背景技術：
請參閱圖1。圖1所示為依據現有技術的視頻處理電路(video processing circuit)10的示意圖。視頻處理電路10包含視頻解碼器(video decoder)12，串 色抑制器(cross color suppressor) 14，解交錯掃描電路(de-interlace circuit)16及 縮放控制器(scalar)18，其中視頻解碼器12及串色抑制器14有各自的線緩衝 器(line buffer)及幀緩衝器(frame buffer)(圖中未顯示)。依據現有技術，串 色抑制器14用以解決串色(cross color)問題。與現有的未使用串色抑制器的 視頻處理電路相比，圖1所示的結構導致需要額外的場/幀緩衝器、線緩衝器 及運算邏輯，進一步導致這些緩衝器需要額外的存儲器存取帶寬，從而需要 在串色問題及上述的額外需求間進行權衡。
發明內容
為解決上述無法同時解決串色問題及對緩衝器、運算邏輯和存儲器存取 帶寬需求的問題，本發明公開一種視頻處理電路及方法，可在解決串色問題 的同時減少對場/幀緩衝器，線緩衝器及運算邏輯及存儲器存取帶寬的額外需 求。
本發明提供一種可處理複合信號及非複合信號的視頻處理電路，包含線 緩衝器，幀緩衝器，視頻解碼器，串色抑制器及路徑控制器。視頻解碼器通 過利用線緩衝器及幀緩衝器作為暫時緩衝器來解碼複合信號；串色抑制器通 過利用線緩衝器及幀緩衝器作為暫時緩衝器來對非複合信號執行串色抑制；
路徑控制器耦接於視頻解碼器及串色抑制器，在需要使用線緩衝器及幀緩衝 器時，耦接線緩衝器及幀緩衝器至視頻解碼器或串色抑制器。
本發明還提供一種可處理複合信號及非複合信號的視頻處理方法，包含: 提供線緩衝器；提供幀緩衝器；利用線緩衝器及幀緩衝器作為視頻解碼器的 暫時緩衝器解碼複合信號；利用線緩衝器及幀緩衝器作為串色抑制器的暫時 緩衝器對非複合信號執行串色抑制；以及在需要使用線緩衝器及幀緩衝器時， 耦接線緩衝器及幀緩衝器至視頻解碼器或串色抑制器。
上述視頻處理電路及方法在解決串色問題的同時極大地減少了場/幀緩 衝器，線緩衝器及運算邏輯的額外需求，並且更進一步，極大減少了前述存 儲器存取帶寬的額外需求。
圖1所示為依據現有技術的視頻處理電路的示意圖。
圖2所示為依據本發明的第一實施方式的能夠處理複合信號及非複合信 號的視頻處理電路的示意圖。
圖3顯示圖2的混合電路中視頻解碼器及串色抑制器在第一範例選擇下 的邏輯代表圖。
圖4顯示圖2的混合電路中視頻解碼器及串色抑制器在第二範例選擇下 的邏輯代表圖。
圖5顯示圖2的混合電路中視頻解碼器及串色抑制器在第三範例選擇下
的邏輯代表圖。
圖6是圖2中VD-CCS模塊110的信號路徑示意圖。
圖7是與圖2中VD-CCS模塊110相似的VD-CCS模塊的另一信號路徑 示意圖。
圖8到圖12是各種與圖2中VD-CCS模塊110相似的VD-CCS模塊的
實施細節示意圖。
具體實施例方式
在說明書及權利要求當中使用了某些詞彙來指稱特定的組件。所屬領域 的技術人員應可理解，硬體製造商可能會用不同的名詞來稱呼同一個組件。 本說明書及權利要求並不以名稱的差異來作為區分組件的方式，而是以組件 在功能上的差異來作為區分的準則。在通篇說明書及後續的權利要求項當中 所提及的"包含"為開放式的用語，故應解釋成"包含但不限定於"。以外，
"耦接" 一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述 第一裝置耦接於第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置， 或透過其它裝置或連接手段間接地電氣連接至該第二裝置。
請參閱圖2，圖2所示為依據本發明第一實施方式的能夠接收並處理復
合信號(例如複合電視廣播信號(composite video broadcast signal, CVBS)) 及非複合信號(例如R/G/B信號，Y/U/V信號或Y/Cb/Cr信號)的視頻處理 電路100的示意圖。視頻處理電路100包含視頻解碼器及串色抑制器(Video Decoder and Cross Color Suppressor,以下簡稱為VD-CCS)模塊110，線緩衝 器(line buffer)120，幀緩衝器(frame buffer)130，解交錯掃描電路(de-interlace circuit)160及縮放控制器(Scalar)180。 VD-CCS模塊110包含路徑控制器(path controller" 10C及混合電路(hybrid circuit" 10H。
圖3，圖4及圖5分別顯示圖2所示的混合電路110H中視頻解碼器112 及串色抑制器114在不同範例選擇下的邏輯代表圖。依據圖3所示的第一範 例選擇，視頻解碼器112及串色抑制器114為完全不同的組件。依據圖4所 示的第二範例選擇，視頻解碼器112及串色抑制器114包含至少一共享電路 (例如圖4中陰影部分)，共享電路可暫時用做視頻解碼器112的一部分及暫 時用做串色抑制器114的一部分。如圖5所示，依據第三範例選擇(第二範例 選擇的特定情況)，上述視頻解碼器112及串色抑制器114的共享電路為視頻 解碼器112或串色抑制器114的全部。
依據本發明一實施方式，無論採用上述哪種範例選擇，包含視頻解碼器
112或串色抑制器114的視頻處理電路100均可利用線緩衝器120及幀緩衝 器130作為暫時緩衝器。更明確地說，在本實施方式中，視頻解碼器112可 利用線緩衝器120及幀緩衝器130作為暫時緩衝器以解碼複合信號。此外， 串色抑制器114可利用線緩衝器120及幀緩衝器130作為暫時緩衝器以對非 複合信號執行串色抑制。
在本實施方式中，耦接於混合電路110H中的視頻解碼器112及串色抑 制器114的路徑控制器IIOC，可在需要使用線緩衝器120及幀緩衝器130 時，耦接線緩衝器120及幀緩衝器130至視頻解碼器112或串色抑制器114。 更明確地說，路徑控制器110C可依據是否接收到複合信號或非複合信號來 決定是否將線緩衝器120及幀緩衝器130耦接至視頻解碼器112或串色抑制 器114。依據本發明第一實施方式，當接收到複合信號時，視頻解碼器112 是有效的(active)，並且串色抑制器114是停止的(inactive);而當接收到非復 合信號時，視頻解碼器112是停止的，並且串色抑制器114是有效的。因而， 若視頻解碼器112為有效，則路徑控制器110C可耦接線緩衝器120及幀緩 衝器130至視頻解碼器112;否則，路徑控制器110C可耦接線緩衝器120 及幀緩衝器130至串色抑制器114。
圖6是圖2中VD-CCS模塊110的信號路徑示意圖。如圖6所示，路徑 控制器110C包含多工器(multiplexer)612及614，用以多工視頻處理電路100 中的信號。路徑控制器llOC更包含輸入源檢測器(input source detector)622， 用以檢測是否接收到複合信號或非複合信號。依據本實施方式，輸入源檢測 器622控制路徑控制器110C中多工器612的信號選擇。若接收到複合信號， 則多工器612選擇視頻處理電路100中的二維(two-dimensional, 2D)梳形濾波 器(comb filter)602的濾波結果；若接收到非複合信號，則多工器612選擇非 複合信號。如圖6所示，視頻處理電路100中的移動檢測器624控制路徑控 制器110C中的多工器614的信號選擇。若檢測到靜態影像(still image),則 多工器614選擇視頻處理電路100中的三維(three-dimensional， 3D)梳形濾波
器603的濾波結果。若檢測到動態影像(motion image),則多工器614選擇多 工器612的輸出。
關於本實施方式的第一範例選擇，其實施細節將更進一步描述如下。視 頻處理電路100包含至少一暫時緩衝器(例如線緩衝器120或幀緩衝器130) 及至少一運算電路的組合。每一運算電路包含至少一算術單元，至少一多工 器，及/或至少一放大器。當視頻解碼器112有效時，視頻解碼器112可利用 至少包含線緩衝器120及至少一運算電路的組合作為二維梳形濾波器602。 當串色抑制器114有效時，串色抑制器114可利用至少包含線緩衝器120及 至少一運算電路的組合作為濾波器，其中該濾波器大致等同於二維梳形濾波 器602的變形濾波器。
此外，當視頻解碼器112有效時，視頻解碼器112可利用至少包含幀緩 衝器130及至少一運算電路的組合作為三維梳形濾波器603。並且當串色抑 制器114有效時，串色抑制器114可利用至少包含幀緩衝器130及至少一運 算電路的組合作為濾波器，其中該濾波器大致等同於三維梳形濾波器603的 變形濾波器。
關於本實施方式的第二範例選擇或第三範例選擇，其實施細節將更進一 步描述如下。視頻解碼器112及串色抑制器114包含至少一共享電路。每一 共享電路均包含至少一算術單元，至少一多工器，及/或至少一放大器，每一 組件均為視頻解碼器112及串色抑制器114的共享組件。當視頻解碼器112 有效時，視頻解碼器112可利用至少共享電路及線緩衝器120的組合作為二 維梳形濾波器602。並且當串色抑制器114有效時，串色抑制器114可利用 至少共享電路及線緩衝器120的組合作為濾波器，其中該濾波器大致等同於 二維梳形濾波器602或二維梳形濾波器602的變形濾波器。
此外，當視頻解碼器112有效時，視頻解碼器112可利用至少共享電路 及幀緩衝器130的組合作為三維梳形濾波器603。並且當串色抑制器114有 效時，串色抑制器114可利用至少共享電路及幀緩衝器130的組合作為濾波
器，其中該濾波器大致等同於三維梳形濾波器603或三維梳形濾波器603的 變形濾波器。
依據本發明第二實施方式(第一實施方式的變形實施方式)，視頻解碼 器112可利用至少共享電路及幀緩衝器(例如幀緩衝器130)的組合作為第一 移動檢測器，並且串色抑制器114可利用至少共享電路及幀緩衝器的組合作 為第二移動檢測器。依據第二實施方式的變形實施方式，第二移動檢測器大 致等同於第一移動檢測器或第一移動檢測器的變形檢測器。
圖7顯示與圖2中VD-CCS模塊(例如VD-CCS模塊1 IO)相似的VD-CCS 模塊的另一信號路徑示意圖。其中，當接收到複合信號時，視頻解碼器112 是有效的，並且串色抑制器114是停止的；當接收到非複合信號時，視頻解 碼器112是停止的，並且串色抑制器114是有效的。如圖7所示，輸入源檢 測器722是輸入源檢測器622的變形檢測器，並且濾波器702及703分別是 二維梳形濾波器602及三維梳形濾波器603的變形濾波器。
圖7中，變形實施方式的輸入源檢測器722可控制暫時緩衝器及至少一 共享電路/運算電路的不同組合作為濾波器702及703。更明確地說，當視頻 解碼器112有效時，濾波器702等同於上述二維梳形濾波器602，並且濾波 器703等同於上述三維梳形濾波器603。此外，當串色抑制器114有效時， 濾波器702可為垂直濾波器(vertical filter),並且濾波器703可為時間濾波器 (temporal filter)。
圖8到圖12是各種與圖2中VD-CCS模塊110相似的VD-CCS模塊的 實施細節示意圖。圖8是二維梳形濾波器602的一實施方式的示意圖。其中 線延遲器(line delay)811及812對應於線緩衝器120。圖9是二維梳形濾波器 602及三維梳形濾波器603的一實施方式的示意圖。圖10是視頻解碼器112 的一實施方式的示意圖，串色抑制器114可暫時使用其中一些組件，例如線 緩衝器IOIO(對應於線緩衝器120)，算術單元1011、 1012及1013，及放大器 1014及1015(標記為"0.5X")，同時，算術單元1011、 1012及1013及放大
器1014及1015可實現於至少一共享電路中。圖11是視頻解碼器112的另一 實施方式的示意圖，串色抑制器114可暫時使用其中一些組件，例如線延遲 器1110(對應於線緩衝器120)。圖12是視頻解碼器112的又一實施方式的示 意圖，串色抑制器114可暫時使用其中一些組件，例如線延遲1211及 1212(對應於線緩衝器120)。
與現有技術相比，本發明的電路及方法極大地減少了對場/幀緩衝器，線 緩衝器及運算邏輯的額外需求，更進一步，極大減少了對存儲器存取帶寬的額外需求。
雖然本發明已以實施方式揭露如上，但是對於本領域的技術人員，依據 本發明實施方式的思想，在具體實施方式
及應用範圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發明的限制。
權利要求
1.一種可處理複合信號及非複合信號的視頻處理電路，其特徵在於，所述的可處理複合信號及非複合信號的視頻處理電路包含線緩衝器；幀緩衝器；視頻解碼器，通過利用所述的線緩衝器及所述的幀緩衝器作為暫時緩衝器來解碼所述的複合信號；串色抑制器，通過利用所述的線緩衝器及所述的幀緩衝器作為暫時緩衝器來對所述的非複合信號執行串色抑制；以及路徑控制器，耦接於所述的視頻解碼器及所述的串色抑制器，在需要使用所述的線緩衝器及所述的幀緩衝器時，耦接所述的線緩衝器及所述的幀緩衝器至所述的視頻解碼器或所述的串色抑制器。
2. 如權利要求1所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的路徑控制器依據是否接收到所述的複合信號或所述的非 複合信號決定是否將所述的線緩衝器及所述的幀緩衝器耦接至所述的視頻解 碼器或所述的串色抑制器。
3. 如權利要求1所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的視頻解碼器及所述的串色抑制器包含至少一個共享電路， 所述的共享電路可暫時作為所述的視頻解碼器的一部分及暫時作為所述的串 色抑制器的一部分。
4. 如權利要求3所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的視頻解碼器可利用至少所述的共享電路及所述的線緩衝 器作為二維梳形濾波器，並且所述的串色抑制器可利用至少所述的共享電路 及所述的線緩衝器作為濾波器。
5. 如權利要求4所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的濾波器為垂直濾波器或為大致等同於所述的二維梳形濾 波器或所述的二維梳形濾波器變形的濾波器。
6. 如權利要求3所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的視頻解碼器可利用至少所述的共享電路及所述的幀緩衝 器作為三維梳形濾波器，並且所述的串色抑制器可利用至少所述的共享電路 及所述的幀緩衝器作為濾波器。
7. 如權利要求6所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的濾波器為時間濾波器或為大致等同於所述的三維梳形濾 波器或所述的三維梳形濾波器變形的濾波器。
8. 如權利要求3所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的共享電路包含至少一算術單元，至少一多工器，或至少 一放大器。
9. 如權利要求3所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的視頻解碼器可利用至少所述的共享電路及所述的幀緩衝 器作為第一移動檢測器，並且所述的串色抑制器可利用至少所述的共享電路 及所述的幀緩衝器作為第二移動檢測器。
10. 如權利要求9所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的第二移動檢測器大致等同於所述的第一移動檢測器或所 述的第一移動檢測器的變形檢測器。
11. 如權利要求1所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的視頻解碼器可利用至少所述的線緩衝器及至少一運算電 路的組合作為二維梳形濾波器，並且所述的串色抑制器可利用至少所述的線 緩衝器及至少一運算電路的組合作為濾波器。
12. 如權利要求11所述的可處理複合信號及非複合信號的視頻處理電 路，其特徵在於，所述的濾波器為垂直濾波器或為大致等同於所述的二維梳 形濾波器變形的濾波器。
13. 如權利要求11所述的可處理複合信號及非複合信號的視頻處理電 路，其特徵在於，所述的運算電路包含至少一算術單元，至少一多工器，或 至少一放大器。
14. 如權利要求1所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的視頻解碼器可利用至少所述的幀緩衝器及至少一運算電 路的組合作為三維梳形濾波器，並且所述的串色抑制器可利用至少所述的幀 緩衝器及至少一運算電路的組合作為濾波器。
15. 如權利要求14所述的可處理複合信號及非複合信號的視頻處理電 路，其特徵在於，所述的濾波器為時間濾波器或為大致等同於所述的三維梳 形濾波器變形的濾波器。
16. 如權利要求14所述的可處理複合信號及非複合信號的視頻處理電 路，其特徵在於，所述的運算電路包含至少一算術單元，至少一多工器，或 至少一放大器。
17. 如權利要求1所述的可處理複合信號及非複合信號的視頻處理電路， 其特徵在於，所述的路徑控制器包含至少一多工器，用以多工視頻處理電路中的至少一信號；以及 輸入源檢測器，耦接於所述的多工器，用以檢測是否接收到所述的複合 信號或所述的非複合信號。
18. 如權利要求17所述的可處理複合信號及非複合信號的視頻處理電 路，其特徵在於，所述的輸入源檢測器控制所述的路徑控制器中的至少一多 工器的信號選擇。
19. 如權利要求17所述的可處理複合信號及非複合信號的視頻處理電 路，其特徵在於，所述的視頻處理電路中的移動檢測器控制所述的路徑控制 器中的至少一多工器的信號選擇。
20. —種可處理複合信號及非複合信號的視頻處理方法，所述的方法包含提供線緩衝器； 提供幀緩衝器；利用所述的線緩衝器及所述的幀緩衝器作為視頻解碼器的暫時緩衝器來 解碼所述的複合信號；利用所述的線緩衝器及所述的幀緩衝器作為串色抑制器的暫時緩衝器來 對所述的非複合信號執行串色抑制；以及在需要使用所述的線緩衝器及所述的幀緩衝器時，耦接所述的線緩衝器 及所述的幀緩衝器至所述的視頻解碼器或所述的串色抑制器。
21. 如權利要求20所述的可處理複合信號及非複合信號的視頻處理方 法，其特徵在於，所述的在需要使用所述的線緩衝器及所述的幀緩衝器時， 耦接所述的線緩衝器及所述的幀緩衝器至所述的視頻解碼器或所述的串色抑 制器的步驟更包含依據是否接收到所述的複合信號或所述的非複合信號決定是否將所述的 線緩衝器及所述的幀緩衝器耦接至所述的視頻解碼器或所述的串色抑制器。
22. 如權利要求20所述的可處理複合信號及非複合信號的視頻處理方 法，其特徵在於，更包含提供至少一共享電路，所述的共享電路可暫時用做所述的視頻解碼器的 一部分及暫時用做所述的串色抑制器的一部分。
23. 如權利要求20所述的可處理複合信號及非複合信號的視頻處理方 法，其特徵在於，所述的視頻解碼器及所述的串色抑制器是完全不同的組件。
全文摘要
本發明是關於一種可處理複合信號與非複合信號的視頻處理電路，其包含線緩衝器、幀緩衝器、視頻解碼器、串色抑制器及路徑控制器。視頻解碼器通過利用線緩衝器及幀緩衝器作為暫時緩衝器來解碼複合信號。串色抑制器通過利用線緩衝器及幀緩衝器作為暫時緩衝器來執行非複合信號的串色抑制。路徑控制器耦接於視頻解碼器及串色抑制器，在需要使用線緩衝器及幀緩衝器時，耦接線緩衝器及幀緩衝器至視頻解碼器。本發明還公開一種視頻處理方法。上述視頻處理電路及方法在解決串色問題的同時極大地減少了場/幀緩衝器，線緩衝器及運算邏輯的額外需求，並且更進一步，極大減少了存儲器存取帶寬的額外需求。
文檔編號H04N11/20GK101365091SQ20071015245
公開日2009年2月11日 申請日期2007年10月12日 優先權日2007年8月6日
發明者趙柏偉, 陳一弘 申請人:聯發科技股份有限公司