電阻式存儲器及其製造方法
2023-10-08 07:16:29
電阻式存儲器及其製造方法
【專利摘要】本發明公開了一種電阻式存儲器及其製作方法。此方法是先於基底上依序形成第一電極、可變電阻層與掩膜層；然後，於基底上形成覆蓋第一電極、可變電阻層與掩膜層的介電層。接著，進行蝕刻工藝，於介電層與掩膜層中形成開口，此開口暴露出部分可變電阻層。而後，於開口中形成第二電極。之後，於第二電極上形成導電層。
【專利說明】電阻式存儲器及其製造方法
【技術領域】
[0001]本發明是有關於一種存儲器及其製作方法，且特別是有關於一種電阻式存儲器及其製造方法。
【背景技術】
[0002]近年來電阻式存儲器(諸如電阻式隨機存取存儲器(resistive random accessmemory, RRAM))的發展極為快速,是目前最受矚目的未來存儲器的結構。由於電阻式存儲器具備低功耗、高速運作、高密度以及兼容於互補式金屬氧化物半導體(complementarymetal oxide semiconductor, CMOS)工藝技術的潛在優勢，因此非常適合作為下一代的非易失性存儲器元件。
[0003]現行的電阻式存儲器通常包括相對配置的上電極與下電極以及位於上電極與下電極之間的可變電阻層，即具有一般所熟知的金屬-絕緣層-金屬(MIM)結構。一般來說，在形成上述的金屬-絕緣層-金屬結構之後，會先於電阻式存儲器上覆蓋一層介電層，然後再於介電層中形成暴露出部分電阻式存儲器的上電極的開口，並於開口填入導電材料，以製作接觸窗(contact)。
[0004]在目前的工藝中，一般是利用乾式蝕刻(即等離子體蝕刻)的方式來於介電層中形成上述的開口。然而，在乾式蝕刻的過程中，部分的等離子體會經由電阻式存儲器的上電極而進入上電極與下電極之間的可變電阻層，並被捕捉於可變電阻層中。如此一來，將造成電阻式存儲器在電性上的問題。此外，若利用溼式蝕刻來代替乾式蝕刻，則容易因過蝕刻(overetch)而無法形成所需的接觸窗輪廓，進而容易導致短路的問題。
【發明內容】
[0005]本發明提供一種電阻式存儲器的製造方法，其將作為上電極的電極形成於接觸窗開口中。
[0006]本發明另提供一種電阻式存儲器，其作為上電極的電極配置於接觸窗開口中。
[0007]本發明提出一種電阻式存儲器的製造方法，其是先於基底上依序形成第一電極、可變電阻層與掩膜層。然後，於基底上形成覆蓋第一電極、可變電阻層與掩膜層的介電層。接著，進行蝕刻工藝，於介電層與掩膜層中形成開口，此開口暴露出部分可變電阻層。而後，於開口中形成第二電極。之後，於第二電極上形成導電層。
[0008]依照本發明實施例所述的電阻式存儲器的製造方法，上述在形成掩膜層之後以及在形成介電層之前，更包括於基底上形成覆蓋第一電極、可變電阻層與掩膜層的覆蓋層。
[0009]依照本發明實施例所述的電阻式存儲器的製造方法，上述的第一電極、可變電阻層與掩膜層的形成方法例如是先於基底上依序形成電極材料層、可變電阻材料層與掩膜材料層。之後，對電極材料層、可變電阻材料層與掩膜材料層進行圖案化工藝。
[0010]依照本發明實施例所述的電阻式存儲器的製造方法，上述的蝕刻工藝例如為乾式蝕刻工藝。
[0011]依照本發明實施例所述的電阻式存儲器的製造方法，上述的掩膜層例如為氧化物層、氮化物層、氮氧化物層、由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層。
[0012]依照本發明實施例所述的電阻式存儲器的製造方法，上述的掩膜層例如為由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層，且開口的形成方法例如是先進行乾式蝕刻工藝，移除部分介電層與掩膜層中的部分氮化物層或氮氧化物層。之後，進行溼式蝕刻工藝，移除掩膜層中的部分氧化物層。
[0013]本發明另提出一種電阻式存儲器，其包括第一電極、可變電阻層、掩膜層、介電層、第二電極以及導電層。第一電極、可變電阻層與掩膜層依序配置於基底上。介電層配置於基底上且覆蓋第一電極、可變電阻層與掩膜層，其中介電層與掩膜層中具有暴露出部分可變電阻層的開口。第二電極配置於開口的底部且與可變電阻層連接。導電層配置於第二電極上。
[0014]依照本發明實施例所述的電阻式存儲器，上述的掩膜層例如為氧化物層、氮化物層或氮氧化物層。
[0015]依照本發明實施例所述的電阻式存儲器，上述的掩膜層例如為由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層。
[0016]依照本發明實施例所述的電阻式存儲器，上述的第一電極例如為氮化鈦層或由鈦層與氮化鈦層組成的複合層。
[0017]依照本發明實施例所述的電阻式存儲器，上述的第二電極例如為氮化鈦層或由鈦層與氮化鈦層組成的複合層。
[0018]依照本發明實施例所述的電阻式存儲器，上述的可變電阻層的材料例如為金屬氧化物材料。
[0019]依照本發明實施例所述的電阻式存儲器，更包括覆蓋層，此覆蓋層配置於基底上且覆蓋第一電極、可變電阻層與掩膜層。
[0020]依照本發明實施例所述的電阻式存儲器，上述的基底中例如配置有接觸窗，且此接觸窗與第一電極連接。
[0021]基於上述，本發明在形成可變電阻層之後，先形成接觸窗開口，再於接觸窗開口中形成電極。因此，在以乾式蝕刻工藝形成接觸窗開口時，由於可變電阻層上方不具有導電層(電極)，乾式蝕刻工藝所使用的等離子體並不會經由可變電阻層上方的導電層(電極)的傳導而進入可變電阻層並被捕捉於可變電阻層中。如此一來，可有效地避免對最終所形成的電阻式存儲器造成電性上的影響。
【專利附圖】
【附圖說明】
[0022]圖1A至圖1D為依照本發明的實施例所繪示的電阻式存儲器的製作流程剖面示意圖。
【具體實施方式】
[0023]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明進一步詳細說明。
[0024]【符號說明】
[0025]100:某底
[0026]101、116:導電層
[0027]102、114:電極
[0028]104:可變電阻層
[0029]106:掩膜層
[0030]106a:氧化物層
[0031]106b:氮化物層
[0032]108:覆蓋層
[0033]110:介電層
[0034]112:開口
[0035]圖1A至圖1D為依照本發明的實施例所繪示的電阻式存儲器的製作流程剖面示意圖。首先，請參照圖1A，於基底100上依序形成電極102、可變電阻層104與掩膜層106。基底100例如是介電基底。此外，在基底100中形成有作為接觸窗的導電層101，且導電層101與電極102接觸。導電層101的材料例如為W、Al、Cu、Pt、Ta或AlCu。導電層101的形成方法為本領域技術人員所熟知，在此不再另行說明。此外，電極102、可變電阻層104與掩膜層106的形成方法例如是先於基底100上依序形成電極材料層、可變電阻材料層與掩膜材料層，然後再對電極材料層、可變電阻材料層與掩膜材料層進行圖案化工藝。電極材料層例如為氮化鉭層、氮化鉭鋁層、氮化鈦層、氮化鈦鋁層或由鈦層與氮化鈦層組成的複合層。可變電阻材料層例如為高介電常數材料層。舉例來說，高介電常數材料層可以是金屬氧化物材料層。上述的金屬氧化物材料例如為Hf02、T12, WO3> A1203、Ta2O5或Zr02。或者，高介電常數材料層也可以是由上述二種以上的金屬氧化物層所構成的複合層。
[0036]此外，在本實施例中，掩膜材料層是由具有不同蝕刻選擇比的二層材料層所構成的複合層，即氧化物層以及位於其上的氮化物層。因此，在進行上述的圖案化工藝之後，所形成的掩膜層106即由氧化物層106a以及位於其上的氮化物層106b構成。在另一實施例中，上述的氮化物層106b亦可替換為氮氧化物層。氧化物層106a的厚度例如介於5nm至30nm之間。氮化物層106b的厚度例如介於20nm至300nm。掩膜層106的厚度可根據可變電阻層104的厚度進行調整。
[0037]然後，請參照圖1B，選擇性地於基底100上共形地形成覆蓋電極102、可變電阻層104與掩膜層106的覆蓋層108。覆蓋層108的材料例如為氮化物，其厚度例如介於1nm至40nm。覆蓋層108用以保護由電極102、可變電阻層104與掩膜層106所構成的堆棧結構。之後，於覆蓋層108上形成介電層110。介電層110即為一般通稱的層間介電層。
[0038]接著，請參照圖1C，進行蝕刻工藝，於介電層110、覆蓋層108與掩膜層106中形成露出部分可變電阻層104的開口 112。開口 112即為後續用以形成接觸窗的接觸窗開口。開口 112的形成方法例如是進行蝕刻工藝。詳細地說，在本實施例中，掩膜層106是由氧化物層106a以及位於其上的氮化物層106b構成，因此可使用乾式蝕刻工藝直接移除部分介電層110、部分覆蓋層108、部分氮化物層106b與部分氧化物層106a來形成開口 112。由於開口 112暴露出部分可變電阻層104，即可變電阻層104上方並不存在任何導電層，因此乾式蝕刻工藝所使用的等離子體並不會經由導電層的傳導而進入可變電阻層104並被捕捉於可變電阻層104中，因而可避免對最終所形成的電阻式存儲器造成電性上的影響。
[0039]特別一提的是，除了使用乾式蝕刻工藝直接移除部分介電層110、部分覆蓋層108、部分氮化物層106b與部分氧化物層106a來形成開口 112之外，還可以採用二階段蝕刻的方式來形成開口 112。詳細地說，可先使用乾式蝕刻工藝移除部分介電層110、部分覆蓋層108與部分氮化物層106b，並通過氮化物層106b與氧化物層106a之間蝕刻選擇性的差異而以氧化物層106a作為乾式蝕刻工藝的蝕刻停止層。然後，使用溼式蝕刻工藝移除暴露出來的氧化物層106a,以形成暴露出部分可變電阻層104的開口 112。依此方式，由於乾式蝕刻工藝所使用的等離子體並不會與可變電阻層104接觸，因此可以更有效地避免等離子體進入可變電阻層104中。此外，由於溼式蝕刻工藝僅用來移除氧化物層106a，因此可以避免因蝕刻時間過長而導致過蝕刻的問題。
[0040]在上述實施例中，掩膜層106是由氧化物層106a以及位於其上的氮化物層106b構成。然而，本發明並不限於此。在其他實施例中，掩膜層106也可以具有單層結構，即掩膜層106可以是氧化物層、氮化物層或氮氧化物層。在此情況下，亦可使用乾式蝕刻工藝或使用乾式蝕刻工藝搭配溼式蝕刻工藝來形成開口 112。
[0041]之後，請參照圖1D，於開口 112中形成電極114。電極114例如是由氮化鈦層構成，或者電極114亦可是由鈦層與氮化鈦層組成的複合層。然後，於電極114上形成作為接觸窗之用的導電層116。導電層116的材料例如為W、T1、Al、Cu、Pt、Ta或AlCu。導電層116的形成方法為本領域技術人員所熟知，在此不再另行說明。
[0042]綜上所述，本發明在形成可變電阻層之後，先於可變電阻層上的層間介電層中形成接觸窗開口，再於接觸窗開口中形成電極。如此一來，在以乾式蝕刻工藝製作接觸窗開口的過程中，等離子體不會經由可變電阻層上方的導電層(電極)的傳導而進入可變電阻層中，因而可避免對最終所形成的電阻式存儲器造成電性上的影響。
[0043]以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種電阻式存儲器的製造方法，其特徵在於，包括: 於基底上依序形成第一電極、可變電阻層與掩膜層； 於所述基底上形成介電層，所述介電層覆蓋所述第一電極、所述可變電阻層與所述掩膜層； 進行蝕刻工藝，於所述介電層與所述掩膜層中形成開口，所述開口暴露出部分所述可變電阻層； 於所述開口中形成第二電極；以及 於所述第二電極上形成導電層。
2.如權利要求1所述的電阻式存儲器的製造方法，其中在形成所述掩膜層之後以及在形成所述介電層之前，更包括於所述基底上形成覆蓋層，所述覆蓋層覆蓋所述第一電極、所述可變電阻層與所述掩膜層。
3.如權利要求1所述的電阻式存儲器的製造方法，其中所述第一電極、所述可變電阻層與所述掩膜層的形成方法包括: 於所述基底上依序形成電極材料層、可變電阻材料層與掩膜材料層；以及 對所述電極材料層、所述可變電阻材料層與所述掩膜材料層進行圖案化工藝。
4.如權利要求1所述的電阻式存儲器的製造方法，其中所述蝕刻工藝包括乾式蝕刻工藝。
5.如權利要求1所述的電阻式存儲器的製造方法，其中所述掩膜層包括氧化物層、氮化物層、氮氧化物層、由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層。
6.如權利要求5所述的電阻式存儲器的製造方法，其中所述掩膜層包括由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層，且所述開口的形成方法包括: 進行乾式蝕刻工藝，移除部分所述介電層與所述掩膜層中的部分所述氮化物層或所述氮氧化物層；以及 進行溼式蝕刻工藝，移除所述掩膜層中的部分所述氧化物層。
7.—種電阻式存儲器，其特徵在於，包括: 依序配置於基底上的第一電極、可變電阻層與掩膜層； 介電層，配置於所述基底上且覆蓋所述第一電極、所述可變電阻層與所述掩膜層，其中所述介電層與所述掩膜層中具有開口，所述開口暴露出部分所述可變電阻層； 第二電極，配置於所述開口中且與所述可變電阻層連接；以及 導電層，配置於所述第二電極上。
8.如權利要求7所述的電阻式存儲器，其中所述掩膜層包括氧化物層、氮化物層、氮氧化物層、由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層。
9.如權利要求7所述的電阻式存儲器，其中所述第一電極包括氮化鉭層、氮化鉭鋁層、氮化鈦層、氮化鈦鋁層或由鈦層與氮化鈦層組成的複合層。
10.如權利要求7所述的電阻式存儲器，其中所述第二電極包括氮化鉭層、氮化鉭鋁層、氮化鈦層、氮化鈦鋁層或由鈦層與氮化鈦層組成的複合層。
11.如權利要求7所述的電阻式存儲器，其中所述可變電阻層的材料包括金屬氧化物材料。
12.如權利要求7所述的電阻式存儲器，更包括覆蓋層，所述覆蓋層配置於所述基底上且覆蓋所述第一電極、所述可變電阻層與所述掩膜層。
13.如權利要求7所述的電阻式存儲器，其中所述基底中配置有接觸窗，且所述接觸窗與所述第一電極連接。
【文檔編號】H01L45/00GK104465986SQ201310424207
【公開日】2015年3月25日 申請日期:2013年9月17日 優先權日:2013年9月17日
【發明者】沈鼎瀛, 林孟弘, 吳伯倫, 李彥德, 江明崇 申請人:華邦電子股份有限公司