一種多晶矽納米薄膜應變電阻的製作方法
2023-10-17 07:31:14 2
專利名稱：一種多晶矽納米薄膜應變電阻的製作方法
一種多晶矽納米薄膜應變電阻的製作方法一、技術領 域本發明涉及微電子和MEMS領域，具體指一種應變電阻的製作方法。背景技術：
常用的應變電阻以半導體應變電阻和金屬應變電阻為主，半導體 應變電阻具有靈敏度高和溫度特性差的特點，金屬應變電阻具有溫度特性好但靈敏度低 的特點。由於MEMS技術的迅速發展，半導體壓力傳感器得到廣泛應用，半導體壓力傳感 器按照材料和工藝主要分為擴散矽壓力傳感器、多晶矽壓力傳感器、SOI (Silicon on Insulator)單晶矽壓力傳感器等。上述三種傳感器性能各異，擴散矽壓力傳感器工藝成熟、 造價低、靈敏度高、但高溫特性不佳；多晶矽壓力傳感器造價低、高溫特性好，但靈敏度較前 者低；SOI壓力傳感器靈敏度高、高溫特性好，但造價高。多晶矽納米薄膜壓阻式壓力傳感 器具有造價低、靈敏度高、高溫特性好等性能。多晶矽納米薄膜是膜厚接近或小於100納米的多晶矽納米薄膜(普通多晶矽薄膜 一般厚度在200納米以上)。實驗發現這種材料具有良好的壓阻特性，是極具應用前景的半 導體功能材料。與常規的金屬或單晶矽壓阻材料相比，多晶矽納米薄膜具有以下特點(1)與IC工藝兼容性好。(2)薄膜與襯底絕緣性好。不存在p-n結隔離問題，具有良好的高溫壓阻特性。(3)薄膜可澱積在諸如玻璃、陶瓷、金屬等各種襯底上，易於加工、適合批量生產、 成本低，有利於拓寬應用領域。(4)應變靈敏度高，應變因子(GF) —般可達到單晶矽的60%左右。重摻雜情況下， 多晶矽納米薄膜的GF比單晶矽更高。目前，中國專利公開號CN1316770、CN2228226，名稱為「多晶矽薄膜的製造方法」和 「多晶矽膜微壓傳感器」的申請案，特徵是其製備的多晶矽薄膜整體摻雜後採用光刻技術刻 蝕掉其餘部分製成多晶矽薄膜電阻。刻蝕電阻不僅增加了工藝的複雜性，而且存在側面腐 蝕和工藝一致性不好等問題。
發明內容
1、發明目的本發明的目的是提出一種多晶矽納米薄膜應變電阻的製作方法，該 方法能夠製作出具有應變係數大、溫度係數小、薄膜均勻、內應力小、不存在側面腐蝕和工 藝一致性好等特點的多晶矽納米薄膜應變電阻。2、技術方案本發明是通過以下技術方案實施的一種多晶矽納米薄膜應變電阻的製作方法，其特徵在於該方法由氧化工藝、多晶 澱積工藝、鈍化工藝、局部離子注入工藝和退火工藝組成，具體步驟以下(1)氧化工藝在襯底和多晶矽納米薄膜間熱氧化生長一層二氧化矽膜作為隔離 層，厚度為0. 5 1 μ m，工藝過程為傳統氧化工藝；(2)多晶澱積工藝多晶澱積工藝採用低壓化學氣相澱積或等離子增強化學氣相 澱積技術生成本徵多晶矽納米薄膜，SiH4流量為50ml/min，反應室氣壓控制在45 50Pa， 溫度為620°C，膜厚為80 IOOnm ；(3)鈍化工藝鈍化工藝為採用等離子增強化學氣相澱積或低壓化學氣相澱積，即PECVD或LPCVD技術澱積二氧化矽或氮化矽，厚度為100 200nm ；(4)局部離子注入工藝採用光刻掩模技術形成離子注入窗口，進行硼注入實現局部離子注入工藝；(5)退火工藝退火工藝溫度為1080°C，時間為30min。在步驟(4)中採用離子注入技術進行硼摻雜，能量為20kev，劑量為2. 3X1015cm_2。3、優點及效果本發明在氣相澱積技術澱積一層本徵多晶矽納米薄膜、然後利用 光刻掩模技術實現局部離子注入形成應變電阻，其餘部分仍為本徵多晶矽納米薄膜可視為 絕緣體。避免了通過光刻多晶矽形成應變電阻的工藝，消除了側面腐蝕，提高了工藝一致 性。
四
圖1是室溫下應變因子與摻雜濃度關係的測試結果；圖2是室溫下多晶矽納米薄膜縱向應變因子與膜厚的關係；圖3是多晶矽納米薄膜的TCGF與摻雜濃度的關係曲線；圖4是多晶矽納米薄膜的溫度係數與摻雜濃度的關係曲線；圖5是多晶矽納米薄膜的電阻率與摻雜濃度的關係曲線；圖6是多晶矽納米薄膜的電阻率與膜厚的關係曲線；圖7是應變電阻分布圖；圖8是差動全橋電路圖；圖9是多晶矽納米薄膜壓力傳感器工藝流程；圖10是多晶矽納米薄膜壓力傳感器結構剖面圖；圖11是多晶矽納米薄膜壓力傳感器電阻布線圖。
五具體實施例方式本發明公開一種多晶矽納米薄膜應變電阻的製作方法，該方法能夠製作出具有應 變係數大、溫度係數小、薄膜均勻、內應力小、不存在側面腐蝕和工藝一致性好等特點的多 晶矽納米薄膜應變電阻。本發明的目的是這樣實現的該方法主要由氧化工藝或其他形成絕緣層方法、多晶澱積工藝、鈍化工藝、局部離 子注入工藝和退火工藝組成。氧化工藝是生成二氧化矽作為襯底和多晶矽納米薄膜間的絕 緣層，多晶澱積工藝採用低壓化學氣相澱積(LPCVD)或等離子增強化學氣相澱積(PECVD) 技術生成本徵多晶矽納米薄膜，鈍化工藝是澱積一層二氧化矽或氮化矽薄膜，作用是形成 多晶矽納米薄膜的保護層，增加多晶矽納米薄膜的穩定性，局部離子注入工藝是在光刻掩 模後摻雜製備應變電阻。退火工藝是為了激活摻入的雜質。通常用壓阻係數π和應變因子G來描述半導體壓阻效應，它們分別代表了壓阻材 料在單位應力或應變作用下電阻率和電阻值的相對變化。在載荷分布均勻且不存在剪切應 力的情況下，薄膜電阻受到薄膜平面內任意方向的應力或應變的作用下，電阻率和電阻值 的相對變化可以表示為Δ ρ / ρ = Ji χ σ Ji t σ t
Δ R/R = G1 ε X+Gt ε t其中R為無應力作用時的電阻值，AR為應力(應變)所引起的電阻變化，01和0,分別為電阻受到的縱向和橫向應力，￡1和ε 別為電阻受到的縱向和橫向應變，^I1 和η t分別為縱向和橫向壓阻係數，G1和Gt分別為縱向和橫向應變因子。應變因子和壓阻 係數關係為G= 1+2 υ+ Ji Y式中u是泊松比。應變電阻應變因子與摻雜雜質濃度和膜厚關係曲線如圖1和圖2，其中圖1的橫軸 代表參雜濃度，單位cm—3 ；縱軸代表應變因子。圖2的橫軸代表膜厚，單位rm ；縱軸代表縱 向應變因子。多晶矽納米薄膜的應變因子溫度係數(TCGF)。TCGF的計算公式為 formula see original document page 5
式中是溫度為Ttl時應變因子，GT^是溫度為T1時的應變因子。多晶矽納米
薄膜的TCGF與摻雜濃度的關係曲線如圖3，其中橫軸代表參雜濃度，單位cm—3 ；縱軸代表應 變因子溫度係數，單位％/°〇。電阻率溫度係數的計算公式為formula see original document page 5
式中廠^是溫度為Ttl時電阻率，廣7；是溫度為T1的電阻率。多晶矽納米薄膜的溫
度係數與摻雜濃度的關係曲線如圖4，其中橫軸代表參雜濃度，單位cm—3 ；縱軸代表溫度系 數，單位％/°0。多晶矽納米薄膜的電阻率與摻雜濃度和膜厚的關係曲線如圖5和圖6。其中圖5 的橫軸代表參雜雜質濃度，單位cm—3 ；縱軸代表多晶矽薄膜電阻率，單位Ω ·_。圖6的橫 軸代表薄膜厚度，單位rm;縱軸薄膜電阻率，單位Ω ·_。根據上述實驗結果，給出了 LPCVD多晶矽納米薄膜具有最佳壓阻特性的關鍵性技 術條件澱積溫度620°C左右；摻雜濃度3X102°cm_3附近；膜厚80-100nm。在此條件下，應變 因子GF可達到34，比普通多晶矽納米薄膜高25%以上；電阻溫度係數TCR可小於10_4/°C， 比普通薄膜小接近一個數量級；應變因子溫度係數TCGF可小於10—7°C，比普通薄膜小一倍 以上。為了實現多晶矽納米薄膜應變電阻，具體工藝條件為氧化工藝為二氧化矽層通 過熱氧化的方法來生成，厚度為0.5 Ιμπι，工藝過程為傳統氧化工藝。多晶矽澱積工藝 採用LPCVD技術，SiH4流量為50ml/min，反應室氣壓控制在45 50Pa，溫度為620°C，膜厚 為80 lOOnm。鈍化工藝為採用PECVD技術澱積二氧化矽或氮化矽，厚度為100 200nm。 局部離子注入工藝為採用光刻掩模技術形成應變電阻窗口，為了準確控制摻雜濃度，採用 離子注入技術進行硼摻雜，能量為20kev，劑量為2. 3X1015cnT2。退火工藝溫度為1080°C， 時間為30min。
在實際應用中多晶矽應變電阻的尺寸計算方法為假設多晶矽納米薄膜厚度d = 90nm,受主雜質濃度Na = 3X 102°cnT3多晶矽電阻率 P P和方塊電阻Rs為formula see original document page 6設薄膜的單位面積最大允許功耗為Pm = 5 X IO-3W/ μ m2，則 Γ I2R l2pl I2Rsformula see original document page 6其中，L為電阻的長度；T為電阻的寬度；d為電阻的厚度，Rs為方塊電阻。多晶矽單位寬度允許通過的最大電流為
formula see original document page 6設計的電阻為R，得測量電流一般為I = E/R，所以薄膜電阻的寬度T彡Ι/ΙΜ。
formula see original document page 6多晶矽納米薄膜應變電阻應用在壓阻式力敏傳感器中，以一種半導體壓阻式壓力 傳感器為例說明多晶矽納米薄膜應變電阻應用實施方案採用ρ型(100)矽片製作矩形矽杯。四個薄膜電阻(Rl、R2、R3、R4)對稱地分布 在縱向應變最大的位置，如圖7所示，1為膜片，2為矽杯，圖中坐標原點在矽杯中心，Y軸 (晶向)為膜片長邊對稱軸，電阻縱向沿X軸(晶向)分布。差動電橋電路如 圖8所示，圖中E為電源電壓，U為橋路輸出電壓。工藝流程如圖9，3為矽片氧化，4為背面生長氮化矽，5為澱積多晶矽，6為鈍化，7 為光刻應變電阻窗口，8為局部例子注入參雜，9為退火，10為正面蒸鋁，11為背面蒸鋁，12 為背面矽杯窗口刻蝕，13為正面黑漆保護，14為矽杯刻蝕，15為去除背面掩膜層，16為背面 真空鍵和，17為反刻鋁，18為鈍化，19為光刻引線孔。傳感器結構剖面如圖10所示，20為鋁，21為多晶矽，22為矽，23為氮化矽，24為二
氧化矽。電阻布線如圖11所示，25為保護環，26為電源端，27為輸出端，28為低端，29為多 晶矽納米薄膜電阻。首先在襯底上熱氧化生長一層Si02膜作為隔離層，然後用LPCVD法澱積多晶矽。 硼摻雜後，用光刻技術製成如圖7所示的4個多晶矽電阻，採用氮化矽作各向異性腐蝕的掩 蔽膜，最後利用真空鍍膜和光刻技術將4個多晶矽應變電阻連接成差動全橋。用靜電封接 技術將晶片封焊在與矽熱膨脹係數相近的玻璃上，最後封裝在不鏽鋼管座上。
權利要求
一種多晶矽納米薄膜應變電阻的製作方法，其特徵在於該方法由氧化工藝、多晶澱積工藝、鈍化工藝、局部離子注入工藝和退火工藝組成，具體步驟以下(1)氧化工藝在襯底和多晶矽納米薄膜間熱氧化生長一層二氧化矽膜作為隔離層，厚度為0.5-1μm，工藝過程為傳統氧化工藝；(2)多晶澱積工藝多晶澱積工藝採用低壓化學氣相澱積或等離子增強化學氣相澱積技術生成本徵多晶矽納米薄膜，SiH4流量為50ml/min，反應室氣壓控制在45～50Pa，溫度為620℃，膜厚為80～100nm；(3)鈍化工藝鈍化工藝為採用等離子增強化學氣相澱積或低壓化學氣相澱積，即PECVD或LPCVD技術澱積二氧化矽或氮化矽，厚度為100～200nm；(4)局部離子注入工藝採用光刻掩模技術形成離子注入窗口，進行硼注入實現局部離子注入工藝；(5)退火工藝退火工藝溫度為1080℃，時間為30min。
2.根據權利要求1所述一種多晶矽納米薄膜應變電阻的製作方法，其特徵在於在步 驟⑷中採用離子注入技術進行硼摻雜，能量為20kev，劑量為2. 3 X 1015cnT2，摻雜濃度採用 LSS理論計算約為2. 3 X IO2W30
全文摘要
本發明公開一種多晶矽納米薄膜應變電阻的製作方法，該方法主要由氧化工藝、多晶澱積工藝、鈍化工藝、局部離子注入工藝和退火工藝組成。該發明目的旨在採用局部注入技術，製作出具有應變係數大、溫度係數小、薄膜均勻、內應力小、不存在側面腐蝕和工藝一致性好等特點的多晶矽納米薄膜應變電阻。該方法所述薄膜可澱積在半導體矽、玻璃、陶瓷、金屬等各種襯底上，易於加工、適合批量生產、成本低，有利於拓寬應用領域。對於製造高靈敏、低溫漂、寬工作溫度範圍的低成本壓阻式力敏傳感器具有重要的應用價值。
文檔編號H01L21/02GK101819923SQ201010148788
公開日2010年9月1日 申請日期2010年3月18日 優先權日2010年1月25日
發明者關豔霞, 劉斌, 孫顯龍, 揣榮巖, 王健 申請人:瀋陽工業大學