半導體鰭狀結構及其形成方法
2023-09-23 09:08:10 3
半導體鰭狀結構及其形成方法
【專利摘要】本發明公開一種半導體鰭狀結構及其形成方法。該半導體鰭狀結構的形成方法，至少包含以下步驟：首先，提供一基底，然後形成多個鰭狀結構、多個第一虛置鰭狀結構以及多個第二虛置鰭狀結構於該基底上，接著以一第一圖案化光致抗蝕劑當做一掩模，並且進行一第一蝕刻步驟，以移除各該第一虛置鰭狀結構，在該第一蝕刻步驟之後，以一第二圖案化光致抗蝕劑當做一掩模，並且進行一第二蝕刻步驟，以移除各該第二虛置鰭狀結構，其中該第一圖案化光致抗蝕劑的圖案密度較該第二圖案化光致抗蝕劑的圖案密度高。
【專利說明】半導體鰭狀結構及其形成方法
【技術領域】
[0001]本發明涉及半導體製作工藝領域，特別是涉及一種增進移除鰭狀結構時的精準度的方法。
【背景技術】
[0002]隨著場效電晶體(Field Effect Transistors, FETs)元件尺寸持續地縮小,現有平面式(planar)場效電晶體元件的發展已面臨製作工藝上的極限。為了克服製作工藝限制，以非平面(non-planar)的場效電晶體元件,例如鰭狀場效電晶體(Fin Field EffectTransistor, Fin FET)元件取代平面電晶體元件已成為目前的主流發展趨趨勢。
[0003]然而，當場效電晶體元件的尺寸逐漸縮小時，其中各部分的區域的電性及物理要求也日趨嚴苛；例如，鰭狀結構的尺寸、形狀以及彼此的間距等，如何達到所需的規格要求以及克服各物理極限形成此些結構並達成此些條件已為現今半導體產業的重要議題。
[0004]現有技術中，若基底上存在有多個鰭狀結構，且各個鰭狀結構彼此的間距較小，當僅進行一次性曝光與蝕刻步驟以移除部分的鰭狀結構時，可能會因為基底上各區域(包括疏離區與密集區)的鰭狀結構密度不均，而使得蝕刻步驟需要精準的定位，才能準確地蝕刻部分的鰭狀結構，並保留所需的鰭狀結構，如此一來，需要花費更多的心力。
【發明內容】
[0005]為解決上述問題，本發明提出一種半導體鰭狀結構的形成方法，至少包含以下步驟:首先，提供一基底，並形成多個鰭狀結構於該基底上，接著以一第一圖案化光致抗蝕劑當做一掩模，並且進行一第一蝕刻步驟，以移除多個該鰭狀結構，在該第一蝕刻步驟之後，以一第二圖案化光致抗蝕劑當做一掩模，並且進行一第二蝕刻步驟，以移除多個該鰭狀結構，其中該第一圖案化光致抗蝕劑的圖案密度較該第二圖案化光致抗蝕劑的圖案密度高。
[0006]本發明另提出一種半導體鰭狀結構，其包含一細長鰭狀結構，一寬短鰭狀結構連接該細長鰭狀結構與一基底，一第一絕緣層位於該寬短鰭狀結構側邊，以及一第二絕緣層介於該細長鰭狀結構與該第一絕緣層之間，且位於該寬短鰭狀結構上方。
[0007]本發明半導體鰭狀結構的形成方法，利用兩次不同的蝕刻步驟移除鰭狀結構，在第一次蝕刻步驟後，基底上鰭狀結構的密度已經降低，因此第二次的蝕刻步驟可以準確地保留特定的鰭狀結構，降低製作工藝難度，也不需要花費許多心力在定位步驟上。
【專利附圖】
【附圖說明】
[0008]圖1至圖11是根據本發明第一較佳實施例所繪示的半導體鰭狀結構的製作方法示意圖。
[0009]符號說明
[0010]10 基底
[0011]11多層結構
[0012]12頂層
[0013]13底層
[0014]14緩衝層
[0015]16犧牲柵極
[0016]20間隙壁
[0017]21圖案化多層結構
[0018]26鰭狀結構
[0019]26A鰭狀結構
[0020]26B鰭狀結構
[0021]28絕緣層
[0022]29襯墊層
[0023]30掩模層
[0024]31底層
[0025]32頂層
[0026]33第一介電層
[0027]34第一圖案化光致抗蝕劑
[0028]35凹槽
[0029]36寬短鰭狀結構
[0030]37凸塊
[0031]41底層
[0032]42頂層
[0033]43第二介電層
[0034]44第二圖案化光致抗蝕劑
[0035]48絕緣層
[0036]51高介電常數層
[0037]52功含數金數層
[0038]53導電層
[0039]El第一蝕刻步驟
[0040]E2第二蝕刻步驟
【具體實施方式】
[0041]為使熟習本發明所屬【技術領域】的一般技術者能更進一步了解本發明，下文特列舉本發明的較佳實施例，並配合所附附圖，詳細說明本發明的構成內容及所欲達成的功效。
[0042]為了方便說明，本發明的各附圖僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件的上下關係，在本領域之人皆應能理解其是指物件的相對位置而言，因此皆可以翻轉而呈現相同的構件，此皆應同屬本說明書所公開的範圍，在此容先敘明。
[0043]請參考圖1?圖10，請參考圖1至圖10。圖1至圖10是根據本發明第一較佳實施例所繪示的半導體鰭狀結構的製作方法示意圖。圖1所示，提供一基底10，例如一塊矽(bulk silicon)基底等，接著，在基底10上形成一多層結構11來當作掩模層，其中多層結構11至少包含由兩層以上不同材料所組成，本實施例中，多層結構11包含有一頂層12以及一底層13，其形成方式可以通過一般的沉積製作工藝。此外，本實施例中在多層結構11與基底10之間，還可選性形成有一緩衝層14，其除了可作為後續圖案轉移製作工藝中的掩模層外，也可以作為保護基底10的保護層。值得注意的是，多層結構11所包含的各層材料，其彼此之間的蝕刻選擇比不同，舉例來說，本實施例中的頂層12材料選擇為氧化矽，而底層13材料則選擇為氮化矽，因此兩者經過蝕刻製作工藝時，被蝕刻的速率不同。此外，緩衝層14位於多層結構11與基底10之間，其蝕刻選擇比較佳與相鄰的底層13不同，以方便進行後續的圖案轉移步驟。
[0044]如圖1所示，之後，至少形成一犧牲柵極16於多層結構11上，其包含與多層結構11不同蝕刻速率的材料，本實施例中較佳選用非晶娃(amorphous silicon)或多晶娃(poly silicon)，其較容易在後續的蝕刻步驟中被移除，但不限於此，本發明也可選擇其他合適的材料作為犧牲柵極16。接著，形成至少一材料層(圖未示)，順向地覆蓋各犧牲柵極16，其組成可包含與犧牲柵極16為不同蝕刻速率的材料組成，例如氮化矽、氧化矽、氮氧化矽或碳化矽等合適材料，本實施例中選用氮化矽為例，但不限於此。接著對該材料層進行一蝕刻步驟，例如一等離子體蝕刻製作工藝，以於各犧牲柵極16的側壁形成多個具帆船形狀的間隙壁20。本實施例中間隙壁20的材料為氮化矽，與底層13相同，但不限於此，另外各元件尺寸可依照實際需求而調整。
[0045]接下來如圖2?圖3所示，全面去除犧牲柵極16，並以剩餘的間隙壁20做為一掩模層，對多層結構11進行一圖案轉移製作工藝，以將間隙壁20的圖案轉移至多層結構11之中，以形成一圖案化多層結構21。在此需注意的是，此圖案轉移製作工藝可包含有多個蝕刻步驟，其較佳實施方式描述如下:首先，利用一般蝕刻製作工藝(幹蝕刻或溼蝕刻)去除犧牲柵極16，僅留下間隙壁20於多層結構11上。且該蝕刻製作工藝不會蝕刻間隙壁20。接著，進行一道或多道非等向性蝕刻製作工藝(anisotropic etching process),以間隙壁20作為蝕刻掩模，依序向下蝕刻多層結構11及緩衝層14內。至此，便可將間隙壁20所定義的圖案轉移至多層結構11及緩衝層14內。在此需注意的是，全文中所稱的「圖案轉移製作工藝」是包含「側壁圖案轉移製作工藝」的概念，亦即，「圖案轉移製作工藝」可被視為是「側壁圖案轉移製作工藝」的上位概念。
[0046]接下來，以圖案化多層結構21做為掩模層，並進行另一圖案轉移製作工藝，將圖案化的多層結構21上的圖案繼續轉移到下方的基底10中，形成多個鰭狀結構26，其中，鰭狀結構26還包含有多個虛置第一鰭狀結構26A以及多個第二虛置鰭狀結構26B，但不限於此。此處的圖案轉移製作工藝與上述步驟的相同，可能包含有一次或是多次的蝕刻步驟，值得注意的是，在此處或是上述蝕刻底層13與緩衝層14的圖案轉移製作工藝中，經過多次蝕刻步驟，間隙壁20可能已經被消耗殆盡，但也不限於此，有可能仍有部分殘留於圖案化多層結構21上。
[0047]接著請見圖4，在各鰭狀結構26之間填入一絕緣層28，並依序進行一平坦化製作工藝(例如一化學機械研磨步驟)，以及一回蝕刻製作工藝，蝕刻部分的絕緣層28，以使得各鰭狀結構26突出於絕緣層28的頂面。然後可選擇性在各鰭狀結構26的表面形成一襯墊層29，然後再形成一掩模層30於絕緣層28上，並覆蓋各鰭狀結構26。此處的絕緣層28材料主要包含氧化娃，襯墊層29的材料主要包含氧化娃,而掩模層30的材料主要包含氮化矽，但不限於此。
[0048]如圖5所不,覆蓋一第一介電層33於掩模層30上,第一介電層33可為單層或多層結構，本實施例中，第一介電層33包含一底層31與一頂層32,且底層31與頂層32由不同材料所組成，例如可分別選自氮化矽與氧化矽等，但不限於此，也可依照實際需求而調整。接著，形成多個第一圖案化光致抗蝕劑34於第一介電層33上，各第一圖案化光致抗蝕劑34大致對應部分位於下方的第一虛置鰭狀結構26A設置，進一步說，本實施例中，各第一虛置鰭狀結構26A呈間隔設置，因此各第一圖案化光致抗蝕劑34也呈現間隔設置，任意第一虛置鰭狀結構26A之間包含有一個其它的鰭狀結構26。因此,若將基底10上的鰭狀結構26進行編號，僅有編號為奇數(或是僅有編號為偶數)的鰭狀結構26為第一虛置鰭狀結構26A，其上方設置有對應的第一圖案化光致抗蝕劑34，而位於各第一虛置鰭狀結構26A相鄰兩邊的其他鰭狀結構26上方則無設置有第一圖案化光致抗蝕劑34。本實施例中，各第一圖案化光致抗蝕劑34的寬度約為48納米，但不限於此。值得注意的是，本實施例中，第一圖案化光致抗蝕劑34呈現奇數或是偶數間隔排列，但本發明中第一圖案化光致抗蝕劑34的排列方式並不限於此，可依照實際需求而調整。
[0049]接著進行一第一蝕刻步驟E1，蝕刻未被第一圖案化光致抗蝕劑34覆蓋的部分，以本實施例來說，包括依序蝕刻第一介電層33、掩模層30、第一虛置鰭狀結構26A、絕緣層28以及部分的基底10。更進一步說明，在第一蝕刻步驟El中，由於第一虛置鰭狀結構26A呈現奇數或是偶數排列，因此被移除的第一虛置鰭狀結構26A數量與留下的其他鰭狀結構26數量相同，但本發明不限於此，留下的鰭狀結構26數量與第一圖案化光致抗蝕劑34的排列有關，因為本發明第一圖案化光致抗蝕劑34的數量、大小可依照實際需求而調整，因此在第一蝕刻步驟El進行之後，留下的鰭狀結構26數量也可能不同。
[0050]以本實施例說明，在第一蝕刻步驟El進行後，如圖6所示，由於第一虛置鰭狀結構26A已經被移除，因此，留下的各鰭狀結構26與其相鄰的鰭狀結構26之間的間距變大，降低後續製作工藝中定位步驟的難度。此外，本實施例中第一蝕刻步驟El還去除位於各第一虛置鰭狀結構26A下方的部分基底10，形成多個凹槽35，且在各凹槽35之間，形成有一寬短鰭狀結構36，剩餘的各鰭狀結構26位於各寬短鰭狀結構36上。此外，部分的絕緣層28也位於鰭狀結構26的側壁，並且位於各寬短鰭狀結構36上，另外值得注意的是，絕緣層28的側壁與寬短鰭狀結構36的側壁切齊。
[0051]如圖7所示，全面性覆蓋一第二介電層43，填入凹槽35中，並且覆蓋於掩模層30上，第二介電層43可為單層或多層結構，本實施例中，第二介電層43包含底層41與頂層42，且底層41與頂層42由不同材料所組成，例如可分別選自氮化矽與氧化矽等，但不限於此，也可依照實際需求而調整。接著形成多個第二圖案化光致抗蝕劑44於第二介電層43上，其中第二圖案化光致抗蝕劑44對應部分位於下方的鰭狀結構26，且該些鰭狀結構26為後續步驟中欲保留的鰭狀結構，而其他未被第二圖案化光致抗蝕劑44覆蓋的鰭狀結構26則定義為第二虛置鰭狀結構26B，將會在後續步驟中被移除。值得注意的是，每一第二圖案化光致抗蝕劑44的寬度，較佳大於第一圖案化光致抗蝕劑34的寬度，以完整保護下方的鰭狀結構26，不至於在後續的蝕刻步驟中受到損害。以本實施例來說，第二圖案化光致抗蝕劑44的寬度大約為86納米，但不限於此，第二圖案化光致抗蝕劑44的數量與大小，可以依照實際需求而調整。此外，由於本發明中，第二圖案化光致抗蝕劑44僅對應於該些欲留下的鰭狀結構26，因此第一圖案化光致抗蝕劑34比起第二圖案化光致抗蝕劑44的數量較多，且數量密度也較高。
[0052]接著進行一第二蝕刻步驟E2，蝕刻未被第二圖案化光致抗蝕劑44覆蓋的區域，包括蝕刻第二介電層43、掩模層30、第二虛置鰭狀結構26B、絕緣層28以及部分的寬短鰭狀結構36。如圖8所示，第二蝕刻步驟E2進行後，僅有原先對應到第二圖案化光致抗蝕劑44的鰭狀結構26被留下，而第二虛置鰭狀結構26B已經被移除。值得注意的是，由於本發明中，在第一蝕刻步驟El進行後，已經降低基底10上的鰭狀結構26數量，因此即使第二圖案化光致抗蝕劑44的寬度較大，也不會影響到鄰近的其他鰭狀結構26，且可完整保護下方的鰭狀結構26，不至於在第二蝕刻步驟E2中受損害。另外，第二蝕刻步驟E2進行後，可能有部分的寬短鰭狀結構36未被完整移除，而殘留於基底10上，因此基底10的表面可能多個間隔排列的凸塊37，但不限於此。
[0053]如圖9?圖10所示,覆蓋一絕緣層48於基底10上,並完整覆蓋寬短鰭狀結構36、絕緣層28、鰭狀結構26以及掩模層30。然後進行一平坦化製作工藝，以曝露出掩模層30，使掩模層30的頂面與絕緣層48的頂面切齊。最後進行一回蝕刻步驟，去除位於絕緣層48中的掩模層30，並且曝露出鰭狀結構26的表面。
[0054]最後，如圖11所示，可進行一熱氧化製作工藝，於鰭狀結構26的表面形成一阻障層(圖未示)，然後依序形成一高介電常數層(high-k layer) 51、一功含數金數層(workfunct1n metal layer) 52以及一導電層53於鰭狀結構26上方,並進行一平坦化步驟,使導電層53的頂面與絕緣層48的頂面切齊。其中，高介電常數層(high-k layer)51、功含數金數層(work funct1n metal layer) 52以及導電層53共同組成一金屬柵極結構,位於鰭狀結構26上。本實施例中，高介電常數層51可選自氧化鉿(hafnium oxide, Hf02)、娃酸給氧化合物(hafnium silicon oxide, HfSi04)、娃酸給氮氧化合物(hafniumsilicon oxynitride, HfS1N)、氧化招(aluminum oxide, A1203)、氧化鑭(lanthanumoxide, La203)、氧化組(tantalum oxide, Ta205)、氧化 f乙(yttrium oxide, Y203)、氧化錯(zirconium oxide, Zr02)、欽酸銀(strontium titanate oxide, SrTi03)、娃酸錯氧化合物(zirconium silicon oxide, ZrSi04)、錯酸給(hafnium zirconiumoxide, HfZr04)、銀秘組氧化物(strontium bismuth tantalate, SrBi2Ta209, SBT)、錯欽酸鉛(lead zirconate titanate, PbZrxTi 1-χ03, PZT)與欽酸鋇銀(barium strontiumtitanate, BaxSr 1-χΤ?03, BST)所組成的群組。功函數金屬層52可選自包含氮化欽(titanium nitride, TiN)、碳化欽(titanium carbide, TiC)、氮化組(tantalumnitride, TaN)、碳化組(tantalum carbide, TaC)、碳化鶴(tungsten carbide, WC)、招化欽(titanium aluminide, TiAl)或氮化招欽(aluminum titanium nitride, TiAlN)所組成的群組，而導電層53主要包含導電性良好的金屬或是多晶矽材質等，例如金、銀、銅、鎢等或是合金，但不限於此。
[0055]根據上述本發明的步驟所形成的鰭狀結構，最終結構如圖10?圖11所示，其包括:一基底10，至少一鰭狀結構26 (可視為一細長鰭狀結構)，至少一寬短鰭狀結構36連接基底10與鰭狀結構26，一絕緣層48位於寬短鰭狀結構36的側邊，以及一絕緣層28位於鰭狀結構26與絕緣層48之間，且位於寬短鰭狀結構36的上方，其中絕緣層48的切邊與寬短鰭狀結構36的側邊切齊。
[0056]此外，本實施例中，在鰭狀結構26的頂端，還包括一柵極結構，且該柵極結構包含有一高介電常數層(high-k layer) 51、一功含數金數層(work funct1n metal layer) 52以及一導電層53。
[0057]此外，本實施例中，絕緣層28或是絕緣層48材質包括氧化矽或氮化矽，但不限於此。
[0058]此外，由於基底10的表面並非平面，因此絕緣層48與基底10相接處為具有多個間隔排列的凸塊37。其餘元件特性以及其製作方法，在上述實施例中已經說明，在此不再贅述。
[0059]綜上所述，相比較於現有僅使用一次曝光顯影製作工藝移除部分的鰭狀結構，本發明半導體鰭狀結構以及其形成方法，利用兩次不同的蝕刻步驟移除鰭狀結構，在第一次蝕刻步驟後，基底上鰭狀結構的密度已經降低，因此第二次的蝕刻步驟可以準確地保留特定的鰭狀結構，降低製作工藝難度，也不需要花費許多心力在定位步驟上。
【權利要求】
1.一種半導體鰭狀結構的形成方法，至少包含以下步驟: 提供一基底； 形成多個鰭狀結構、多個第一虛置鰭狀結構以及多個第二虛置鰭狀結構於該基底上； 以一第一圖案化光致抗蝕劑當做一掩模，並且進行一第一蝕刻步驟，以移除各該第一虛置鰭狀結構； 在該第一蝕刻步驟之後，以一第二圖案化光致抗蝕劑當做一掩模，並且進行一第二蝕刻步驟，以移除各該第二虛置鰭狀結構，其中該第一圖案化光致抗蝕劑的圖案密度較該第二圖案化光致抗蝕劑的圖案密度高。
2.如權利要求1的形成方法，其中該形成方法還包括形成一第一絕緣層於該基底上，並位於各該鰭狀結構之間。
3.如權利要求1的形成方法，其中還包括形成一掩模層位於該第一絕緣層上，並覆蓋各該鰭狀結構。
4.如權利要求1的形成方法，其中在該第二蝕刻步驟之後，還包括形成一第二絕緣層於該基底上。
5.如權利要求4的形成方法，還包括對該第二絕緣層進行一平坦化製作工藝。
6.如權利要求1的形成方法，其中還包括在進行該第一蝕刻步驟前，形成一第一介電層於各該鰭狀結構與各該第一圖案化光致抗蝕劑之間。
7.如權利要求6的形成方法，其中該第一介電層為單層結構或多層結構。
8.如權利要求1的形成方法，其中還包括在進行該第一蝕刻步驟與進行該第二蝕刻步驟之間，形成一第二介電層於各該鰭狀結構與各該第二圖案化光致抗蝕劑之間。
9.如權利要求8的形成方法，其中該第二介電層為單層結構或多層結構。
10.如權利要求1的形成方法，其中該第一蝕刻步驟還蝕刻位於各該第一虛置鰭狀結構下方的該基底，且形成多個寬短鰭狀結構於該基底上。
11.如權利要求10的形成方法，其中該第二蝕刻步驟蝕刻部分的該寬短鰭狀結構，並形成多個凸塊於該基底上。
12.—種半導體鰭狀結構，包含: 細長鰭狀結構； 寬短鰭狀結構連接該細長鰭狀結構與一基底； 第一絕緣層位於該寬短鰭狀結構側邊；以及 第二絕緣層介於該細長鰭狀結構與該第一絕緣層之間，且位於該寬短鰭狀結構上方。
13.如權利要求12的半導體鰭狀結構，其中該第二絕緣層的切邊與該寬短鰭狀結構的側邊切齊。
14.如權利要求12的半導體鰭狀結構，其中該第一絕緣層包括氧化矽或氮化矽。
15.如權利要求12的半導體鰭狀結構，其中該第二絕緣層包括氧化矽或氮化矽。
16.如權利要求12的半導體鰭狀結構，其中該基底上還包括多個間隔排列的凸塊。
【文檔編號】H01L29/06GK104241089SQ201310238095
【公開日】2014年12月24日 申請日期:2013年6月17日 優先權日:2013年6月17日
【發明者】洪慶文, 黃志森, 洪世芳 申請人:聯華電子股份有限公司