基於壓控端實時補償降低加速度效應的頻率控制裝置的製作方法
2023-09-23 03:02:55 1
專利名稱：基於壓控端實時補償降低加速度效應的頻率控制裝置的製作方法
技術領域：
本發明對頻率基準源進行加速度補償，應用於高精度的頻率控制場合。如航空、航天及各種運動載體攜帶的精密電子設備。
背景技術：
頻率基準源如恆溫晶體振蕩器、原子頻率標準等均包含石英晶體振蕩器。由於石英晶體振蕩器對加速度敏感，在振動環境下石英晶體振蕩器性能惡化，導致輸出頻率改變， 相位噪聲增加，降低了電子設備的性能。目前人們在機械結構上作了研究，在機械上採取各種緩衝技術，降低衝擊對晶振的影響。然而機械上的緩衝只能減小短期的衝擊，對於低頻的加速度則無法解決。並且機械上的緩衝措施增大設備體積和重量，不利於小型化。
發明內容
本發明提出了一種基於壓控端實時補償降低加速度效應的頻率控制裝置。該裝置在頻率基準源基礎上增加了加速度補償單元，加速度補償單元主要包括補償電壓生成模塊、補償控制器和三維加速度傳感器，其中三維加速度傳感器與頻率基準源安裝在一起，實時檢測頻率基準源承受的加速度，檢測到的加速度值送入補償控制器，再送入補償電壓生成模塊，得到補償電壓；將補償電壓施加在頻率基準源的壓控端，補償由於加速度導致的頻率波動。頻率基準源具有一個電壓微調端，該端子電壓的變化會造成輸出頻率的線性改變。建立晶體振蕩器與加速度之間的關係模型，採用三維加速度傳感器測量頻率基準源承受的加速度，根據模型計算出補償電壓。該補償電壓施加在頻率基準源的壓控端，以實時補償加速度效應帶來的輸出頻率波動。該發明採用實時補償技術，根據實時檢測的加速度值進行補償，克服了機械緩衝方式帶來的體積龐大不利於小型化的缺點，具有廣泛的應用前景。
圖1基於壓控端實時補償技術原理2補償效果3補償控制器示意4補償控制量示意5電壓細分與濾波部分示意6採用FPGA為控制晶片的實施電路7加速度補償電路板的安裝示意圖
具體實施方式
基於壓控端實時補償技術原理如圖1所示。三維加速度傳感器與頻率基準源安裝在一起，實時檢測頻率基準源承受的加速度，檢測到的加速度值送入補償控制器，再送入補償電壓生成模塊，得到補償電壓；將補償電壓施加在頻率基準源的壓控端，補償由於加速度導致的頻率波動。其補償效果如圖2所示，fVl為單純由於加速度造成的頻率波動，fV2為單純由於補償電壓造成的頻率波動， fvcl為補償後的頻率波動。由於補償抵消了加速度對頻率的影響，因此降低了通用頻率控制設備的加速度敏感性。補償控制器如圖3所示，三維加速度傳感器檢測出X軸、y軸、Z軸三個方向的加速度值，隊， ，隊為三維加速度傳感器χ軸、y軸、ζ軸與頻率基準源加速度敏感方向的夾角。 ka為頻率基準源的加速度敏感係數，kv為頻率基準源的壓控係數，kp為比例因子。通過圖3 所示框圖得到補償控制量。補償控制量示意圖如圖4，補償控制量由控制晶片計算得到後，送入補償電壓生成模塊。補償電壓生成模塊包括D/A轉換器和電壓細分與濾波電路。補償控制量經D/A轉換器得到模擬電壓，再通過電壓細分與濾波電路得到最終補償電壓。電壓細分與濾波部分如圖5所示，包括電阻R1，R2，R3和電容C。Rl—端與電源正極相連，另一端與R2，R3相連，R2另一端接地，R3的另一端接輸入。電容C與R2並聯，電容C的主要作用是實現濾波。圖6為加速度補償單元的一種實施電路。該電路採用FPGA為控制晶片，包括FPGA、 D/A轉換器、電源變換和三維加速度傳感器。三維加速度傳感器與FPGA連接，FPGA與D/A 轉換器連接，D/A轉換器與頻率基準源連接，電源與FPGA、頻率基準源連接。三維加速度傳感器與FPGA之間為數字接口，FPGA與D/A轉換器之間為數字接口，D/A轉換器輸出的電壓接至頻率基準源。電源變換將提供的電源變換為FPGA工作需要的各種電壓。圖7為當頻率基準源為恆溫晶體振蕩器時加速度補償電路板的安裝方式，加速度補償電路板的安裝焊盤與恆溫晶振的輸出管腳對應，加速度補償電路板可直接安裝在恆溫晶振底部，無需對原有恆溫晶振作任何改動。
權利要求
1.基於壓控端實時補償降低加速度效應的頻率控制裝置，包括頻率基準源、三維加速度傳感器，其特徵在於，在頻率基準源基礎上增加了加速度補償單元，加速度補償單元主要包括補償電壓生成模塊、補償控制器和三維加速度傳感器，其中三維加速度傳感器與頻率基準源安裝在一起，實時檢測頻率基準源承受的加速度，檢測到的加速度值送入補償控制器，再送入補償電壓生成模塊，得到補償電壓；將補償電壓施加在頻率基準源的壓控端，補償由於加速度導致的頻率波動。
2.根據權利要求1所述的基於壓控端實時補償降低加速度效應的頻率控制裝置，其特徵在於，三維加速度傳感器檢測出χ軸、y軸、ζ軸三個方向的加速度值，隊， ，隊為三維加速度傳感器χ軸、y軸、ζ軸與頻率基準源加速度敏感方向的夾角；ka為頻率基準源的加速度敏感係數，kv為頻率基準源的壓控係數，kp為比例因子。
3.根據權利要求1所述的基於壓控端實時補償降低加速度效應的頻率控制裝置，其特徵在於，補償電壓生成模塊包括D/A轉換器和電壓細分與濾波電路，補償控制量經D/A轉換器得到模擬電壓，再通過電壓細分與濾波電路得到最終補償電壓；電壓細分與濾波電路包括電阻Rl，R2，R3和電容C，Rl 一端與電源正極相連，另一端與R2，R3相連，R2另一端接地， R3的另一端接輸入，電容C與R2並聯。
4.根據權利要求1所述的基於壓控端實時補償降低加速度效應的頻率控制裝置，其特徵在於，採用FPGA為控制晶片，包括FPGA、D/A轉換器、電源變換和三維加速度傳感器，三維加速度傳感器與FPGA連接，FPGA與D/A轉換器連接，D/A轉換器與頻率基準源連接，電源與 FPGA、頻率基準源連接。
5.根據權利要求1所述的基於壓控端實時補償降低加速度效應的頻率控制裝置，其特徵在於，三維加速度傳感器與FPGA之間為數字接口，FPGA與D/A轉換器之間為數字接口， D/A轉換器輸出的電壓接至頻率基準源，電源變換將提供的電源變換為FPGA工作需要的各種電壓。
6.根據權利要求1所述的基於壓控端實時補償降低加速度效應的頻率控制裝置，其特徵在於，加速度補償電路板的安裝焊盤與恆溫晶振的輸出管腳對應。
全文摘要
本發明提出了一種基於壓控端實時補償降低加速度效應的頻率控制裝置。該裝置在頻率基準源基礎上增加了加速度補償單元，加速度補償單元主要包括補償電壓生成模塊、補償控制器和三維加速度傳感器，其中三維加速度傳感器與頻率基準源安裝在一起，實時檢測通用頻率基準源承受的加速度，檢測到的加速度值送入補償控制器，再送入補償電壓生成模塊，得到補償電壓；將補償電壓施加在頻率基準源的壓控端，補償由於加速度導致的頻率波動。本發明採用實時補償技術，根據實時檢測的加速度值進行補償，克服了機械緩衝方式帶來的體積龐大不利於小型化的缺點，具有廣泛的應用前景。
文檔編號H03L1/00GK102291121SQ201110164608
公開日2011年12月21日 申請日期2011年6月17日 優先權日2011年6月17日
發明者單慶曉, 唐錢, 楊俊 , 林明, 紀龍蟄, 陳建雲 申請人:中國人民解放軍國防科學技術大學