半導體封裝結構的製作方法

2023-10-17 15:00:14 1

專利名稱：半導體封裝結構的製作方法
技術領域：
本發明涉及一種半導體封裝結構，特別是涉及一種具有電磁幹擾(EMI) 屏蔽效果的半導體封裝結構。
背景技術：
隨著微小化以及高運作速度需求的增加，具有複數個半導體晶片的半 導體封裝構造(亦即多晶片封裝構造)在許多電子裝置中越來越吸引人。多 晶片封裝構造可以藉由將處理器、記憶體(memory,即存儲介質，存儲器，內 存等，以下均稱為記憶體)以及邏輯晶片組合在單一的封裝構造中，來使印 刷電路板連接線路所導致的系統運作速度限制為最小化。此外，多晶片封 裝構造還可以減少晶片間連接線路的長度，而能夠降低信號(即訊號)延遲 以及存取的時間。
然而，特別是對於高頻元件而言，晶片之間所產生的射頻會造成嚴重 的電^f茲幹擾，因而影響晶片的性能。因此，必須加入特定的結構設計，以減 少電磁幹擾的現象發生。現有習知技術是直接加入一導電元件於兩晶片之 間，以阻隔兩晶片之間的電磁幹擾。然而，此種現有技術必須在兩晶片的相 關結構均完成之後再一起進行封膠，使得兩晶片暴露在外的時間過長，因而 增加了晶片受損的機率。此外，此種現有技術會增加其所製作的封裝結構 的尺寸，而不容易符合微小化的要求。
由此可見，上述現有的半導體封裝結構在產品結構使用上，顯然仍存 在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題,相關 廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發 展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關 業者急欲解決的問題。因此如何能創設一種新的半導體封裝結構，實屬當 前重要研發課題之一，亦成為當前業界極需改進的目標。
有鑑於上述現有的半導體封裝結構存在的缺陷，本發明人基於從事此 類產品設計製造多年豐富的實務經驗及專業知識，並配合學理的運用，積極 加以研究創新，以期創設一種新的半導體封裝結構，能夠改進一般現有的 半導體封裝結構，使其更具有實用性。經過不斷的研究、設計，並經反覆試 作樣品及改進後，終於創設出確具實用價值的本發明。

發明內容
本發明的目的在於，克服現有的半導體封裝結構存在的缺陷，而提供一
種新的半導體封裝結構，所要解決的技術問題是使其可以克服電磁幹擾的 問題，並能夠符合微小化的要求，非常適於實用。
本發明的另一目的在於，提供一種新的半導體封裝結構，所要解決的技 術問題是使其能夠降低晶片受損的機率，從而更加適於實用。
本發明的目的及解決其技術問題是釆用以下技術方案來實現的。依據 本發明提出的一種半導體封裝結構，其至少包括 一基板，具有一第一表 面、相對該第一表面的一第二表面及貫穿該第一表面及該第二表面的一開 口 ，該第 一表面上設置有複數個第 一 電性接點及複數個第二電性接點，其中
該些第二電性接點是相對於該些第 一電性接點遠離該開口 ； 一中介基板，具 有一第三表面及相對該第三表面的一第四表面，該中介基板的該第三表面 上設有複數個第三電性接點及複數個第四電性接點，其中該中介基板是疊 置於該基板的該第一表面上且覆於該開口的至少一部分及該些第三電性接 點，並界定出 一容置空間，該些第三電性接點與該些第 一 電性接點是電性連 接； 一金屬層，形成於該中介基板的該第四表面上； 一第一晶片，設置於該 容置空間內且電性連接至該些第四接點；以及一第二晶片，設置於金屬層 上，且電性連接至該基板的該些第二電性接點。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的半導體封裝結構，其更至少包括複數個電性連接元件，用以電性 連接該第 一晶片至該中介基板的該些第四電性接點，其中該些電性連接元 件是選自由焊線、金屬突塊以及異方性導電膠膜(Anisotropic Conductive Film; ACF)所組成的一族群。
前述的半導體封裝結構，其更至少包括一封膠材料，用以填充該容置空 間並封住該第一晶片。
前述的半導體封裝結構，其中所述的基板具有複數個第五電性接點，該 金屬層是電性連接於該些第五電性接點。
前述的半導體封裝結構，其更至少包括一封膠材料，用以封住該第一表 面的一部分、該中介基板、該第二晶片。
前述的半導體封裝結構，其更至少包括一點膠材料，用以包覆該第一芯 片與該中介基板的電性連接處。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據 本發明提出的一種半導體封裝結構，其至少包括 一基板，具有一第一表 面、相對該第一表面的一第二表面及貫穿該第一表面及該第二表面的一開 口 ，該第 一表面上設置有複數個第 一 電性接點及複數個第二電性接點，其中 該些第二電性接點是相對於該些第一電性接點遠離該開口 ； 一中介基板，具 有一第三表面及相對該第三表面的一第四表面，該中介基板的該第三表面 上設有複數個第三電性接點及複數個第四電性接點，其中該中介基板是疊 置於該基板的該第一表面上且覆於該開口的至少一部分及該些第三電性接 點，並界定出 一容置空間，該些第三電性接點與該些第 一 電性接點是電性連
接；一金屬層，形成於該中介基板的該第四表面上； 一第一晶片，設置於該 容置空間內且電性連接至該些第四接點；以及一第二晶片，設置於該中介 基板的該第四表面上，且電性連接至該基板的該些第二電性接點。
本發明的目的及解決其技術問題還可採用以下^f支術措施進一步實現。
前述的半導體封裝結構，其更至少包括複數個電性連接元件，用以電 性連接該第 一晶片至該中介基板的該些第四電性接點，其中該些電性連接 元件是選自由焊線、金屬突塊以及異方性導電膠膜所組成的一族群。
前述的半導體封裝結構，其更至少包括一封膠材料，用以填充該容置空 間並封住該第一晶片。
前述的半導體封裝結構，其中所述的基板具有複數個第五電性接點，該 金屬層是電性連接於該些第五電性接點。
前述的半導體封裝結構，其更至少包括一封膠材料，用以封住該第一表 面的一部分、該中介基板、該第二晶片。
前述的半導體封裝結構，其更至少包括一點膠材料，用以包覆該第一芯 片與該中介基板的電性連接處。
本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案 可知，本發明的主要技術內容如下
為了達到上述目的，根據本發明的實施例，該半導體封裝結構，至少 包括基板、中介基板、金屬層、第一晶片和第二晶片，其中第一晶片可 為例如打線(Wire Bond)型式的晶片或倒裝(Flip Chip)型式的晶片，第二 晶片可為例如打線型式的晶片。基板具有第一表面、相對第一表面的第 二表面和貫穿第一表面和第二表面的開口 ，且該第一表面上具有複數個第 一電性接點以及複數個第二電性接點，其中第二電性接點是相對於第 一電 性接點遠離該開口。中介基板是由例如電路積層板(Circuitry Laminate) 所製成。中介基板具有第三表面及相對第三表面的第四表面，中介基板的 第三表面上設有複數個第三電性接點及複數個第四電性接點，其中中介基 板是疊置於基板的第一表面上且覆於其開口的至少一部分及第三電性接 點，並界定出 一容置空間，而第三電性接點與該些第 一 電性接點是電性連 接。金屬層是形成於中介基板的第四表面上。第一晶片是設置於容置空間 內，且電性連接至第四接點。第二晶片是設置於金屬層或中介基板的第四表 面上，且電性連接至該些第二電性接點。該半導體封裝結構更至少包括封膠 材料，該封膠材料是用以填充前述的容置空間，並密封住第一晶片；和/或密 封住基板的第一表面的一部分、中介基板、第二晶片以及相關的焊線。此 外，當第一晶片為倒型式的晶片時，可在施加封膠材料前，先使用點膠材
料來包覆第 一 晶片與中介基板的電性連接處。
藉由上述技術方案，本發明半導體封裝結構至少具有下列優點及有益
效果
1、 本發明新的半導體封裝結構，可以有效的克服電磁幹擾的問題，並能 夠符合微小化的要求，非常適於實用。
2、 本發明的半導體封裝結構，可以降低晶片受損的機率。 綜上所述，本發明是有關一種半導體封裝結構，該半導體封裝結構包括
有基板、中介基板(例如電路積層板(Circuitry Laminate))、形成於中介 基板上的金屬層、第一晶片和第二晶片，其中該中介基板設置於基板上且 覆蓋基板上的開口的至少 一部分，藉此在基板中界定出一容置空間以容置 第一晶片於其中，而第二晶片是設置於中介基板或金屬層上。金屬層是電 性連接至基板而接地，第一晶片是通過中介基板而電性連接至基板上。因 此，可以提供電磁幹擾屏蔽的效果，並能夠符合微小化的要求，還可降低芯 片受損的機率。本發明具有上述諸多優點及實用價值，其不論在產品結構 或功能上皆有較大的改進，在技術上有顯著的進步，並產生了好用及實用 的效果，且較現有的半導體封裝結構具有增進的突出功效，從而更加適於實 用，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的 技術手段，而可依照說明書的內容予以實施，並且為了讓本發明的上述和 其他目的、特徵和優點能夠更明顯易懂，以下特舉較佳實施例，並配合附 圖，詳細說明如下。


圖1A是根據本發明一實施例的半導體封裝結構的示意圖。 圖1B是根據本發明又一實施例的半導體封裝結構的示意圖。 圖2是根據本發明再一實施例的半導體封裝結構的示意圖。
具體實施例方式
為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功 效，以下結合附圖及較佳實施例，對依據本發明提出的半導體封裝結構其具 體實施方式、結構、步驟、特徵及其功效，詳細說明如後。
有關本發明的前述及其他技術內容、特點及功效，在以下配合參考圖 式較佳實施例的詳細說明中將可清楚的呈現。通過具體實施方式
的說明，當 可對本發明為達成預定目的所採取的技術手段及功效得一更加深入且具體 的了解，然而所附圖式僅是提供參考與說明之用，並非用來對本發明加以 限制。
雖然本發明可以表現為不同形式的實施例，但附圖所示及在下文中所 說明的技術內容是本發明的較佳實施例，並請了解本文所揭示的僅是為本 發明的範例，並非用以將本發明限制於圖示及/或所描述的特定實施例中。
本發明半導體封裝結構，可為由設置在中介基板上方的打線型式的芯
片與設置在中介基板下方的倒裝型式的晶片所組成；或由設置在中介基板 上方的打線型式的晶片與設置在中介基板下方的打線型式的晶片所組成。
請參圖1A所示，是根據本發明一實施例半導體封裝結構的示意圖，本 發明的半導體封裝結構，主要包括基板IOO，其中該基板IOO具有表面102 和相對於表面102的表面103,並且形成設有貫穿表面102和103的開口 108。表面102上設置有複數個電性接點104、 106和107，其中電性接點 106、電性接點107是相對於電性接點104遠離該開口。中介基板120設置 於基板100的表面102上，並且覆蓋住開口 108的全部或一部分，因而在 基板100中界定出一容置空間(圖中未標示)。
上述的中介基板120,具有表面122和相對於表面122的表面123。 該中介基板120的表面122，其周邊設置有複數個電性接點124，該電 性接點124是面對基板100的表面102，其中該電性接點124是分別電性連 接於基板100的電性接點104。中介基板120的表面122上更設置有複數個 電性接點126，該電性接點126是暴露於前述的容置空間中，且電性接點126 是分別電性連接於電性接點114。
該中介基板120的表面123,其上設置有金屬層121，中介基板120的 表面123是位於中介基板120上的相對表面122的表面。然而，該金屬層121 亦可以設置在中介基板120上除表面122的任意表面，故本發明並不限制 於此。該金屬層121可由金屬化中介基板120的一表面而形成。
該中介基々反120，可由例如電^各積層玲反(Circuitry Laminate)所製成。 以焊線144將上述金屬層121電性連接於基板100的電性接點107而 接地，以產生電磁幹擾屏蔽的效果。第一晶片110設於中介基板120的表 面122上，並容置於前述的容置空間內，其中，該第一晶片IIO可以通過例 如導電粘著材料層(圖中未繪示)而設置在中介基板120的表面122上。第 一晶片IIO的面向第二晶片130的表面112，其上形成設有複數個電性接點 114，該電性接點114是分別電性連接於中介基板120的電性接點126，而形 成複數個電性連接。其中，該些電性連接可以為例如複數個金屬突塊或復 數個異方性導電月交膜(Anisotropic Conductive Film; ACF)。以填充封膠 材料150於前述的容置空間，來密封住第一晶片110，因而完成對第一晶片 110的保護，減少第一晶片110暴露於外的時間。第一晶片110為倒裝型式 的晶片，故可在進行封模之前，以點膠材料來包覆第一晶片110與中介基 板120的電性連接處。可通過導電粘著材料層(圖中未繪示)，來設置第二
晶片130於中介基板120的金屬層121上；其中，第二晶片130的表面132 上形成設有複數個電性接點134。該電性接點134是藉由焊線142而分別電 性連接於基板100上的電性接點106。以使用封膠材料152來密封住表面 102的一部分、中介基板120、第二晶片130及焊線142和焊線144,因而 完成對第二晶片130的保護。
由於在設置第二晶片130時，第一晶片110已完全密封住，故可避免 受到製程中的傷害。另外，第一晶片110是容置於前述中介基板120覆蓋 住基板100的開口 108所形成的容置空間中，故可以減少半導體封裝結構 的尺寸，因而能夠符合微小化的要求。由於第一晶片110是通過中介基板 120而電性連接至基板100，並未直接電性連接至基板100,故更可有效地 阻隔第一晶片IIO和第二晶片130之間的電磁幹擾。
請參閱圖1B所示，是根據本發明又一實施例的半導體封裝結構的示意 圖。本發明該又一實施例與圖1A所示實施例不同之處在於，金屬層121是 設置於中介基板120的表面123的周邊，而未形成於中介基板120的表面 123的中間區域。本實施例是設置第二晶片130於中介基板120的表面123 的該中間區域上。
請參閱圖2所示，是根據本發明再一實施例的半導體封裝結構的示意 圖，其中，第一晶片210和第二晶片130均是打線型式的晶片。除了第一芯 片210是打線型式的晶片外，本實施例所示的半導體封裝結構是類似亍圖 l丄所示的實施例。第一晶片210是設置於中介基板120的表面122上，並容 置於前述的容置空間中，其中，第一晶片210可通過例如導電粘著材料層(圖 中未繪示)而設置在中介基板120的表面122上。第一晶片210的表面212 是背對第二晶片130，並具有複數個電性接點214，並且電性接點214是通 過焊線240分別電性連接於中介基板120的電性接點126。
因此，上述的實施例的半導體封裝結構，可以提供電磁幹擾屏蔽的效 果，並能夠符合微小化的要求，還可降低晶片受損的機率。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式 上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發 明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利 用上述揭示的方法及技術內容作出些許的更動或修飾為等同變化的等效實 施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以 上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方 案的範圍內。
權利要求
1、一種半導體封裝結構，其特徵在於其至少包括一基板，具有一第一表面、相對該第一表面的一第二表面及貫穿該第一表面及該第二表面的一開口，該第一表面上設置有複數個第一電性接點及複數個第二電性接點，其中該些第二電性接點是相對於該些第一電性接點遠離該開口；一中介基板，具有一第三表面及相對該第三表面的一第四表面，該中介基板的該第三表面上設有複數個第三電性接點及複數個第四電性接點，其中該中介基板是疊置於該基板的該第一表面上且覆於該開口的至少一部分及該些第三電性接點，並界定出一容置空間，該些第三電性接點與該些第一電性接點是電性連接；一金屬層，形成於該中介基板的該第四表面上；一第一晶片，設置於該容置空間內且電性連接至該些第四接點；以及一第二晶片，設置於金屬層上，且電性連接至該基板的該些第二電性接點。
2、 根據權利要求l所述的半導體封裝結構，其特徵在於其更至少包括 複數個電性連接元件，用以電性連接該第 一晶片至該中介基板的該些第四 電性接點，其中該些電性連接元件是選自由焊線、金屬突塊以及異方性導 電膠膜所組成的一族群。
3、 根據權利要求1所述的半導體封裝結構，其特徵在於其更至少包括 一封膠材料，用以填充該容置空間並封住該第一晶片。
4、 根據權利要求l所述的半導體封裝結構，其特徵在於其中所述的基 板具有複數個第五電性接點，該金屬層是電性連接於該些第五電性接點。
5、 根據權利要求1所述的半導體封裝結構，其特徵在於其更至少包括 一封膠材料，用以封住該第一表面的一部分、該中介基板、該第二晶片。
6、 根據權利要求1所述的半導體封裝結構，其特徵在於其更至少包括 一點膠材料，用以包覆該第一晶片與該中介基板的電性連接處。
7、 一種半導體封裝結構，其特徵在於其至少包括一基板，具有一第一表面、相對該第一表面的一第二表面及貫穿該第 一表面及該第二表面的一開口，該第一表面上設置有複數個第一電性接點 及複數個第二電性接點，其中該些第二電性接點是相對於該些第 一 電性接 點遠離該開口；一中介基板，具有一第三表面及相對該第三表面的一第四表面，該中介 基板的該第三表面上設有複數個第三電性接點及複數個第四電性接點，其 中該中介基板是疊置於該基板的該第一表面上且覆於該開口的至少一部分 及該些第三電性接點，並界定出一容置空間，該些第三電性接點與該些第一電性接點是電性連接；一金屬層，形成於該中介基板的該第四表面上；一第一晶片，設置於該容置空間內且電性連接至該些第四接點；以及一第二晶片，設置於該中介基板的該第四表面上，且電性連接至該基板的該些第二電性接點。
8、 根據權利要求7所述的半導體封裝結構，其特徵在於其更至少包括 複數個電性連接元件，用以電性連接該第 一晶片至該中介基板的該些第四 電性接點，其中該些電性連接元件是選自由焊線、金屬突塊以及異方性導 電膠膜所組成的一族群。
9、 根據權利要求7所述的半導體封裝結構，其特徵在於其更至少包括 一封膠材料，用以填充該容置空間並封住該第一晶片。
10、 根據權利要求7所述的半導體封裝結構，其特徵在於其中所述的基 板具有複數個第五電性接點，該金屬層是電性連接於該些第五電性接點。
11、 根據權利要求7所述的半導體封裝結構，其特徵在於其更至少包括 一封膠材料，用以封住該第一表面的一部分、該中介基板、該第二晶片。
12、 根據權利要求7所述的半導體封裝結構，其特徵在於其更至少包括 一點膠材料，用以包覆該第 一晶片與該中介基板的電性連接處。
全文摘要
本發明是有關一種半導體封裝結構，該半導體封裝結構包括有基板、中介基板(例如電路積層板(Circuitry Laminate))、形成於中介基板上的金屬層、第一晶片和第二晶片，其中該中介基板設置於基板上且覆蓋基板上的開口的至少一部分，藉此在基板中界定出一容置空間以容置第一晶片於其中，而第二晶片是設置於中介基板或金屬層上。金屬層是電性連接至基板而接地，第一晶片是通過中介基板而電性連接至基板上。因此，可以提供電磁幹擾屏蔽的效果，並能夠符合微小化的要求，還可降低晶片受損的機率。
文檔編號H01L25/00GK101188225SQ200710165330
公開日2008年5月28日 申請日期2007年10月26日 優先權日2006年12月26日
發明者金炯魯 申請人:日月光半導體製造股份有限公司