一種整流器件及其製備方法與流程
2023-10-18 01:49:19 2
本發明涉及半導體技術領域，尤其涉及一種整流器件及其製備方法。
背景技術：
半導體二極體具有正嚮導通、反向阻斷的特性，廣泛應用於諸如電源、信號處理等各類電子電路中。對於特定類型的二極體器件，正向偏置電壓在達到某特定值(正嚮導通壓降，又稱正向壓降)之前其正向電流基本可忽略不計。傳統的整流二極體主要有PN結二極體和肖特基二極體兩類。PN結二極體正向壓降VF較大，反向恢復時間Trr較長，但是PN結二極體的穩定性較好，能在高電壓下工作；肖特基二極體是以貴金屬(如金、銀、鈦等)與半導體接觸，以形成異質結勢壘而製成的半導體器件，其在低電壓時具有絕對優勢：其正向壓降VF小，反向恢復時間Trr短，在高速領域具有廣泛的應用。但是肖特基二極體存在反向洩漏電流大且製造成本高的問題。
圖1是半導體二極體的一種典型應用示意圖，左邊為輸入端，右邊為輸出端，其中的二極體在電路中起到了輸出整流作用。二極體的正嚮導通壓降給電路系統帶來兩個缺點：第一，降低轉化器的效率，比如，在5V電源輸出情況下，考慮到二極體的正嚮導通壓降，其實際負載為5.7V，在不考慮其它損耗的情況下，其輸出效率已降低了13％；第二，上述輸出效率損失會導致器件發熱，在許多應用中需要採用適當尺寸的封裝或增加散熱器來緩解器件發熱問題，從而增加了系統體積和製備成本。因此，為了提高電路的整流效率，盡可 能降低二極體的正嚮導通壓降具有非常重要的意義。
實際應用中，二極體除了工作在導通狀態下，還常處於阻斷狀態。阻斷條件下，二極體具有反向漏電流，該漏電流將會增加電路損耗，降低電路轉換效率，特別是高溫應用環境下。因此，除了希望二極體具有低的正向壓降外，還希望器件具有較小的反向漏電流。
在很多應用中，電子電路存在電感裝置，電感產生的反向電壓有可能會加在二極體上，導致二極體發生雪崩擊穿。通常使用雪崩能量來表徵器件在不失效的情況下從電感所能吸收的最大能量，該參數主要取決於器件耗散能量的結面積大小。
技術實現要素：
本發明的目的是提出一種整流器件及其製備方法，該整流器件具有較低的正嚮導通壓降以及高阻斷電壓，能夠解決現有的作為整流器件的PN結二極體的開啟電壓高、肖特基二極體的反向耐壓低且存在電流洩漏的問題。
第一方面，本發明實施例提供了一種整流器件，包括第一導電類型的襯底、元胞區和終端區；
所述元胞區的襯底正面設有溝槽型區；
所述溝槽型區底部設有第二導電類型埋層區；
所述元胞區的襯底正面除溝槽型區以外的剩餘區域設有第二導電類型體區；
所述元胞區的襯底正面設有第一金屬電極；
所述襯底背面設有第二金屬電極。
進一步的，所述溝槽型區包括形成於所述襯底正面的溝槽，形成於所述溝槽內壁的氧化層，以及填充於所述溝槽內部的多晶矽。
進一步的，所述第一導電類型的襯底為正面生長有第一導電類型外延層的襯底。
進一步的，所述第一導電類型為N型，所述第二導電類型為P型。
進一步的，所述終端區包括場限環。
第二方面，本發明實施例提供了一種整流器件的製備方法，包括：
在第一導電類型的襯底正面形成終端區，所述襯底正面除所述終端區以外的剩餘區域為元胞區；
在所述元胞區形成溝槽型區、第二導電類型埋層區和第二導電類型體區，其中，所述溝槽型區設於所述元胞區的襯底正面，所述第二導電類型埋層區設於所述溝槽型區的底部，所述第二導電類型體區設於所述元胞區的襯底正面除溝槽型區以外的剩餘區域；
在上述元胞區的襯底正面製備第一金屬電極；
在上述襯底背面製備第二金屬電極。
進一步的，在所述元胞區形成溝槽型區、第二導電類型埋層區和第二導電類型體區，包括：
在所述襯底正面形成溝槽；
在所述溝槽底部形成第二導電類型埋層區；
在上述溝槽內壁形成氧化層；
在上述溝槽內填充多晶矽；
在所述元胞區的襯底正面除溝槽型區以外的剩餘區域形成第二導電類型體區。
進一步的，所述第一導電類型的襯底為正面生長有第一導電類型外延層的襯底。
進一步的，所述第一導電類型為N型，所述第二導電類型為P型。
進一步的，在第一導電類型的襯底正面形成終端區，具體為：在N型襯底正面形成P型場限環。
本發明實施例提供的整流器件，包括第一導電類型的襯底、元胞區和終端區。其中，元胞區的襯底正面設有溝槽型區，溝槽型區底部設有第二導電類型埋層區，元胞區的襯底正面除溝槽型區以外的剩餘區域設有第二導電類型體區。該整流器件中同時包含了金屬-氧化物-半導體(metal-oxide-semiconductor，MOS)結構和PN結，可將MOS器件和PN二極體的優勢結合到一起；且採用溝槽型結構，不會產生結型場效應管(Junction Field-Effect Transistor，JFET)寄生電阻，即不會限制正嚮導通壓降的降低，同時還可增加器件在單位面積內的溝道密度，減低器件成本；溝槽型區底部的第二導電類型埋層區可有效提高阻斷電壓。因此，該整流器件不僅結構簡單，而且具有低正嚮導通壓降以及高阻斷電壓，性能優異。
本發明實施例提供的整流器件的製備方法，在第一導電類型的襯底正面形成終端區，在元胞區形成溝槽型區、第二導電類型埋層區和第二導電類型體區。該製備方法可與現有的互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)工藝兼容，不必增加新設備或對生產線進行大範圍調整，且步驟簡單，能夠有效降低生產成本。
附圖說明
下面將通過參照附圖詳細描述本發明的示例性實施例，使本領域的普通技 術人員更清楚本發明的上述及其他特徵和優點，附圖中：
圖1為半導體二極體的一種典型應用示意圖；
圖2為本發明實施例一提供的一種整流器件的俯視示意圖；
圖3為圖2中一個元胞結構的截面示意圖；
圖4為本發明實施例一提供的一種整流器件的部分截面示意圖；
圖5為圖3所示的元胞結構中的陽極加正電壓時的工作原理示意圖；
圖6為圖5所對應的正向工作特性仿真曲線圖；
圖7為圖3所示的元胞結構中的陽極加電壓時的工作原理示意圖；
圖8為圖7所對應的反向工作特性仿真曲線圖；
圖9為本發明實施例二提供的一種整流器件的製備方法的流程示意圖；
圖10為圖9所示實施例二中S920的具體流程示意圖；
圖11為圖10所示S921對應的剖面結構示意圖；
圖12為圖10所示S922對應的剖面結構示意圖；
圖13為圖9所示S930對應的剖面結構示意圖；
圖14為圖9所示S940對應的剖面結構示意圖；
圖15為圖9所示S950-S960對應的剖面結構示意圖；
圖16為圖9所示S970對應的剖面結構示意圖；
圖17為圖9所示S980對應的剖面結構示意圖；
圖18為圖9所示S990對應的剖面結構示意圖。
具體實施方式
下面結合附圖和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用於解釋本發明，而非對本發明的限定。另外還需 要說明的是，為了便於描述，附圖中僅示出了與本發明相關的部分而非全部內容。
實施例一
本發明實施例一提供的一種整流器件，該器件包括第一導電類型的襯底、元胞區和終端區；元胞區的襯底正面設有溝槽型區；溝槽型區底部設有第二導電類型埋層區；元胞區的襯底正面除溝槽型區以外的剩餘區域設有第二導電類型體區；元胞區的襯底正面設有第一金屬電極；襯底背面設有第二金屬電極。
其中，終端區中包含終端結構，該終端結構具體可為場限環、場限環加場板、由結終端擴展(Junction termination extension，JTE)技術製備的終端結構或橫向變摻雜(VLD)技術製備的終端結構等，在本實施例中，以場限環為例進行說明。元胞區可包含成千上萬個相同的元胞結構，元胞結構的排布方式可根據需要進行設計。圖2為本發明實施例一提供的一種整流器件的俯視示意圖，如圖2所示，該整流器件包括終端區201和元胞區202，元胞區202中包含了多個元胞結構203。圖3為圖2中一個元胞結構的截面示意圖。
在本發明實施例中，第一導電類型具體可為N型，第二導電類型具體可為P型。相應的，圖4為本發明實施例一提供的一種整流器件的部分截面示意圖，如圖4所示，該整流器件包括：N型襯底401、元胞區402和終端區403；元胞區的襯底正面設有溝槽型區404；溝槽型區404底部設有P型埋層區405；元胞區的襯底正面除溝槽型區404以外的剩餘區域設有P型體區406；元胞區的襯底正面設有第一金屬電極407；襯底401背面設有第二金屬電極408。其中，N型襯底401優選為晶向為的N型矽襯底；第一金屬電極407和第二金屬電極408優選為金屬引線。
更具體的，終端區403包括場限環409；溝槽型區404包括形成於襯底正面的溝槽4041，形成於溝槽內壁的氧化層4042，以及填充於溝槽內部的多晶矽4043。
優選的，N型襯底為正面生長有N型外延層410的襯底。外延層410的厚度範圍可為2～50um，電阻率的範圍可為0.2～20ohm·cm。該外延層110可增強器件耐壓性。
由於本發明實施例提供的整流器件中實際起到整流作用的為元胞結構，下面以圖3中所示的元胞結構為例對該整流器件的工作原理作出說明。
可將第一金屬電極命名為陽極，將第二金屬電極命名為陰極。
圖5為圖3所示的元胞結構中的陽極加正電壓時的工作原理示意圖，圖6為圖5所對應的正向工作特性仿真曲線圖。如圖5所示，陽極加正電壓時，在金屬-絕緣體-半導體(Metal-Insulator-Semiconductor，MIS)(MOS)結構中P型矽表面反型，形成一N型薄層，電子從陰極向陽極流動，形成電子電流，此時為正嚮導通狀態。
圖7為圖3所示的元胞結構中的陽極加電壓時的工作原理示意圖，圖8為圖7所對應的反向工作特性仿真曲線圖。如圖7所示，陽極加負電壓時，利用PN結以及P型埋層區的電荷補償，形成空間電荷區，阻擋載流子的移動，器件反向漏電較小，反向電壓增大。P型埋層區的引入可以有效的降低器件內部電場，使得器件能夠承受較高的耐壓。
本發明實施例一提供的整流器件，包括第一導電類型的襯底、元胞區和終端區。其中，元胞區的襯底正面設有溝槽型區，溝槽型區底部設有第二導電類型埋層區，元胞區的襯底正面除溝槽型區以外的剩餘區域設有第二導電類型體區。該整流器件中同時包含了MOS(MIS)結構和PN結，可將MOS器件和 PN二極體的優勢結合到一起；且採用溝槽型結構，不會產生JFET寄生電阻，即不會限制正嚮導通壓降的降低，同時還可增加器件在單位面積內的溝道密度，減低器件成本；溝槽型區底部的第二導電類型埋層區可有效提高阻斷電壓。因此，該整流器件不僅結構簡單，而且具有較低的正嚮導通壓降以及高阻斷電壓，性能優異。
實施例二
本發明實施例提供一種整流器件的製備方法，該方法包括：在第一導電類型的襯底正面形成終端區，襯底正面除終端區以外的剩餘區域為元胞區；在元胞區形成溝槽型區、第二導電類型埋層區和第二導電類型體區，其中，溝槽型區設於元胞區的襯底正面，第二導電類型埋層區設於溝槽型區的底部，第二導電類型體區設於元胞區的襯底正面除溝槽型區以外的剩餘區域；在上述元胞區的襯底正面製備第一金屬電極；在上述襯底背面製備第二金屬電極
其中，對於溝槽型區、第二導電類型埋層區和第二導電類型體區的製備步驟的順序不做限定。可先製備溝槽型區和第二導電類型埋層區，再製備第二導電類型體區；也可先製備第二導電類型體區，再製備溝槽型區和第二導電類型埋層區。
優選的，第一導電類型的襯底為正面生長有第一導電類型外延層的襯底。
優選的，第一導電類型為N型，第二導電類型為P型。
優選的，在第一導電類型的襯底正面形成終端區，具體為：在N型襯底正面形成P型場限環。
以下僅給出一種優選的具體實施方式。
圖9為本發明實施例二提供的一種整流器件的製備方法的流程示意圖。如 圖9所示，本發明實施例提供的一種整流器件的製備方法包括如下步驟：
S910、提供N型襯底。
具體的，可採用晶向為的N型矽襯底。優選的，為了增強器件的耐壓性，採用正面生長有N型外延層的襯底。示例性的，N型外延層的厚度範圍可為2～50um，電阻率的範圍可為0.2～20ohm·cm。
S920、在N型襯底正面形成終端區，襯底正面除終端區以外的剩餘區域為元胞區。
示例性的，終端區包括場限環。圖10為圖9所示實施例二中S920的具體流程示意圖，如圖10所示，S920可具體包括如下步驟：
S921、採用光刻及離子注入工藝形成P型場限環。
圖11為圖10所示S921對應的剖面結構示意圖，為了與圖4中所示的整流器件的部分截面示意圖進行對比，在圖11以及後續的附圖中，保留了圖4中相同部分的附圖標記，不再另行說明。具體的，如圖11所示，可先在襯底正面進行塗膠(光刻膠)，隨後採用場限環掩膜版對襯底正面進行遮擋並進行曝光、顯影，得到具有一定形狀的圖形光刻膠1101，利用該圖形光刻膠1101作為掩蔽層進行離子注入(如硼離子)，形成P型終端保護環，即P型場限環1102。最後去除圖形光刻膠1101。
優選的，在進行塗膠之前，還可生長一層薄氧化層1103，可降低注入損傷。
S922、在上述襯底正面生長氧化層，並對上述P型場限環進行高溫推阱。
圖12為圖10所示S922對應的剖面結構示意圖。具體的，如圖12所示，澱積厚度為(埃)的氧化層1201，並對上述P型場限環1102進行高溫推阱(推結)，形成P型場限環409。
S930、在上述襯底正面形成溝槽。
圖13為圖9所示S930對應的剖面結構示意圖。具體的，如圖13所示，可先在上述襯底正面進行塗膠，隨後採用溝槽掩膜版對襯底正面進行遮擋並進行曝光、顯影，得到具有一定形狀的圖形光刻膠1301，利用該圖形光刻膠1301作為掩蔽層進行氧化層1201刻蝕及矽刻蝕，形成溝槽(Trench)4041。
S940、在溝槽底部形成P型埋層區。
圖14為圖9所示S940對應的剖面結構示意圖。具體的，如圖14所示，利用上述圖形光刻膠1301作為掩蔽層進行離子注入，形成P型埋層區405。
S950、在上述襯底正面生成氧化層。
S960、在上述襯底正面澱積多晶矽。
圖15為圖9所示S950-S960對應的剖面結構示意圖。具體的，如圖15所示，去除上述圖形光刻膠1301，在上述襯底正面熱生長氧化層1501，其中，生長在上述溝槽內壁的部分氧化層1501為氧化層。然後再澱積摻雜多晶矽1502，使多晶矽填滿上述溝槽。利用上述圖形光刻膠1301作為掩蔽層進行離子注入，形成P型埋層區405。
S970、刻蝕上述多晶矽。
圖16為圖9所示S970對應的剖面結構示意圖。具體的，如圖16所示，對上述摻雜多晶矽1502進行回刻，留下填充於上述溝槽內的多晶矽，該部分多晶矽即為多晶矽4043。
S980、刻蝕上述氧化層。
圖17為圖9所示S980對應的剖面結構示意圖。具體的，如圖17所示，可先在上述襯底正面進行塗膠，隨後採用元胞區(有源區)掩膜版對襯底正面進行遮擋並進行曝光、顯影，得到具有一定形狀的圖形光刻膠1701，利用該圖形光刻膠1701作為掩蔽層進行氧化層1201刻蝕，露出元胞區(有源區)，且留下 溝槽內的氧化層4042。
S990、在元胞區的襯底正面除溝槽型區以外的剩餘區域形成P型體區。
圖18為圖9所示S990對應的剖面結構示意圖。具體的，如圖18所示，可利用上述圖形光刻膠1701作為掩蔽層先後進行兩次硼(B)離子注入，第一次採用能量為60～120KeV，劑量為1e11～1e14，以形成P型體區(pbody區)，第二次採用能量20～40KeV，劑量為1e14～1e15，以形成良好的歐姆接觸。最終形成P型體區406。隨後，去除圖形光刻膠1701。
優選的，之後還可進行快速熱退火處理，激活上述注入的離子(雜質)。
S9100、在上述元胞區的襯底正面製備第一金屬電極，在上述襯底背面製備第二金屬電極。
具體的，當P型體區表面存在氧化層時，需進行氧化層刻蝕。隨後在襯底正面濺射金屬，並採用金屬光刻掩膜版進行光刻、刻蝕等工藝形成正面金屬引線，即第一金屬電極407；之後對襯底背面做減薄處理，並濺射金屬，採用金屬光刻掩膜版進行光刻、刻蝕等工藝形成背面金屬引線，即第二金屬電極408。最終形成如圖4所示的整流器件。
本發明實施例二提供的整流器件的製備方法，在第一導電類型的襯底正面形成終端區，在元胞區形成溝槽型極區、第二導電類型埋層區和第二導電類型體區。該製備方法可與現有的互補金屬氧化物半導體CMOS工藝兼容，不必增加新設備或對生產線進行大範圍調整，且步驟簡單，整個工藝可僅採用4張光刻掩膜版，一次高溫推阱過程，在不增加工藝難度的情況下，大大的降低了器件的製造成本。
以上所述僅為本發明的優選實施例，並不用於限制本發明，對於本領域技 術人員而言，本發明可以有各種改動和變化。凡在本發明的精神和原理之內所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。