減電壓保護電路及使用其的開關驅動裝置的製作方法

2023-10-17 11:31:19 4

專利名稱：減電壓保護電路及使用其的開關驅動裝置的製作方法
技術領域：
本實用新型涉及一種減電壓保護電路及使用其的開關驅動裝置。
背景技術：
圖8是表示具備減電壓保護電路的開關驅動裝置的一現有例的圖。本現有例的開關驅動裝置100是通過進行開關SW的導通/斷開控制，來控制負載的驅動電流I的半導體集成電路裝置，且包括接收電源電壓VCC的輸入而進行動作的低電位區塊101，接收比電源電壓VCC高的啟動電壓VB的輸入而進行動作的高電位區塊102，使信號進行電平轉換而從低電位區塊101向高電位區塊102傳遞的電平轉換器103，及監視電源電壓VCC並生成減電壓保護信號SI的減電壓保護電路104。另外，作為與所述內容相關聯的現有技術的一例，可列舉專利文獻I。背景技術文獻專利文獻專利文獻I日本專利特開2011-18892號公報(圖11)

實用新型內容然而，現有構成的減電壓保護電路104中包括電壓監視部104a，其監視電源電壓VCC是否低於特定的閾值電壓Vth並生成減電壓保護信號SI ;及過濾器部104b，其在電源電壓VCC低於特定的閾值電壓Vth的狀態持續特定的屏蔽時間Tm(例如10 u s)時將減電壓保護信號SI從正常時的邏輯電平(例如低電平)切換為異常時的邏輯電平(例如高電平)。在減電壓保護信號SI從正常時的邏輯電平切換為異常時的邏輯電平時，低電位區塊101驅動電平轉換器103而向高電位區塊102傳遞重設信號V2。從電平轉換器103接收到重設信號V2的傳遞的高電位區塊102將輸出信號OUT設為低電平而使開關SW斷開。此處成為問題的是電平轉換器103由高耐壓電晶體Trl及Tr2形成的情況。高耐壓電晶體Trl及Tr2的導通閾值電壓Vth(DM0S(Domplementary Metal OxideSemiconductor,互補型金屬氧化物半導體))大幅地高於形成低電位區塊101的低耐壓電晶體的導通閾值電壓Vth (MOS (Metal Oxide Semiconductor,金屬氧化物半導體))。例如，一般的低耐壓電晶體(15V耐壓)的導通閾值電壓Vth(MOS)為0. 6V，與此相對，高耐壓電晶體Trl及Tr2 (600V耐壓)的導通閾值電壓Vth (DMOS)為5V。因此，現有構成的減電壓保護電路104中存在如下問題當電源電壓VCC在比過濾器部104b的屏蔽時間Tm短的時間內低於高耐壓電晶體Trl及Tr2的導通閾值電壓Vth(DMOS)時，即便在經過屏蔽時間Tm後將減電壓保護信號SI從低電平上升為高電平，也無法利用電平轉換器103使高耐壓電晶體Tr2導通，從而無法向高電位區塊102傳遞重設信號V2 (參照圖9的時刻t6 t7)。 高電位區塊102接收與電源電壓VCC不同的另一系統的啟動電壓VB而進行動作，因此在電源電壓VCC陷入減電壓狀態後會持續一段時間的輸出信號OUT的生成動作。因此，當在電源電壓VCC中產生急遽且大幅的降低而無法向高電位區塊102傳遞重設信號V2時，有可能持續保持開關SW導通的狀態，從而流經開關SW或負載的驅動電流I成為過電流狀態，並有可能導致開關SW或負載的損壞。本實用新型鑑於由本案的發明人所發現的所述問題，其目的在於提供一種即便在電源電壓中產生急遽且大幅的降低的情況下也可確實地進行減電壓保護的減電壓保護電路、及使用其的開關驅動裝置。為了達成所述目的，本實用新型的減電壓保護電路設為如下的構成(第一構成)，即，包括第一電壓監視部，其監視電源電壓是否低於第一閾值電壓並生成第一減電壓保護信號；第二電壓監視部，其監視所述電源電壓是否低於比所述第一閾值電壓低的第二閾值電壓並生成第二減電壓保護信號；過濾器部，其在所述電源電壓低於所述第一閾值電壓的狀態持續特定的屏蔽期間時將所述第一減電壓保護信號從正常時的邏輯電平切換為異常 時的邏輯電平；及邏輯門，其根據所述第一減電壓保護信號與所述第二減電壓保護信號而生成第三減電壓保護信號。另外，在包含所述第一構成的減電壓保護電路中，可設為如下的構成(第二構成)，即，所述邏輯門在所述第一減電壓保護信號與所述第二減電壓保護信號的雙方為正常時的邏輯電平時，將所述第三減電壓保護信號設為正常時的邏輯電平，在所述第一減電壓保護信號與所述第二減電壓保護信號的至少一方為異常時的邏輯電平時，將所述第三減電壓保護信號設為異常時的邏輯電平。而且，本實用新型的開關驅動裝置可設為如下的構成(第三構成)，即，包括低電位區塊，其接收所述電源電壓的輸入而進行動作；高電位區塊，其接收比所述電源電壓高的第二電源電壓的輸入而進行開關的導通/斷開控制；電平轉換器，其使信號進行電平轉換而從所述低電位區塊向所述高電位區塊傳遞；以及包含所述第一或第二構成的減電壓保護電路，其監視所述電源電壓並將所述第三減電壓保護信號向所述低電位區塊輸出。另外，在包含所述第三構成的開關驅動裝置中可設為如下的構成(第四構成)，即，所述低電位區塊在所述第三減電壓保護信號從正常時的邏輯電平切換為異常時的邏輯電平時，驅動所述電平轉換器而向所述高電位區塊傳遞重設信號；所述高電位區塊在從所述電平轉換器接收到所述重設信號的傳遞時使所述開關斷開。而且，在包含所述第四構成的開關驅動裝置中，可設為如下的構成(第五構成)，即，所述第二閾值電壓比形成所述電平轉換器的電晶體的導通閾值電壓高。而且，在包含所述第五構成的開關驅動裝置中，可設為如下的構成(第六構成)，即，形成所述電平轉換器的電晶體相比於形成所述低電位區塊的電晶體而為高耐壓。而且，包含所述第三至第六構成中任一構成的開關驅動裝置可設為如下的構成(第七構成)，即，驅動所述開關來控制電動機電流。而且，包含所述第三至第六構成中任一構成的開關驅動裝置可設為如下的構成(第八構成)，即，驅動所述開關並自輸入電壓來生成所期望的輸出電壓。[實用新型的效果]根據本實用新型，可提供一種即便在電源電壓中產生急遽且大幅的降低的情況下也可確實地進行減電壓保護的減電壓保護電路、及使用其的開關驅動裝置。
圖I是表示本實用新型的開關驅動裝置的整體構成的方塊圖。圖2是用以說明上側開關驅動動作的時序圖。圖3是表示減電壓保護電路32的一構成例的方塊圖。圖4是用以說明減電壓保護動作的時序圖。圖5是表示開關驅動裝置I的第一應用例的圖。圖6是表示開關驅動裝置I的第二應用例的圖。圖7是表不開關驅動裝置I的第二應用例的圖。 圖8是表示具備減電壓保護電路的開關驅動裝置的一現有例的圖。圖9是用以說明現有的減電壓保護動作的時序圖。[符號的說明]I開關驅動裝置2電動機10上側開關驅動部11驅動器12RS 觸發器13減電壓保護電路(VB監視用UVL0)14電平轉換器141、142 N通道型DMOS場效應電晶體143、144 電阻15脈衝發生器16控制器17電平轉換器18施密特觸發器19電阻20下側開關驅動部21驅動器22控制器23延遲部24電平轉換器25施密特觸發器26電阻30異常保護部31溫度保護電路(TSD)32減電壓保護電路(VCC監視用UVL0)321第一電壓監視部322第二電壓監視部323過濾器部[0060]324OR 門33供電短路保護電路34異常信號生成電路35N通道型MOS場效應電晶體NI、N2N通道型MOS場效應電晶體R1、R2電阻
C1、C2電容器Dl二極體TO T8 外部端子
具體實施方式
圖I是表示本實用新型的開關驅動裝置的整體構成的方塊圖。本構成的開關驅動裝置I是具有上側開關驅動部10、下側開關驅動部20、及異常保護部30的單片半導體集成電路裝置。開關驅動裝置I通過進行與外部連接的N通道型M0S[Metal OxideSemiconductor]場效應電晶體NI及N2的導通/斷開控制,而控制負載(未圖示)的驅動電流I。開關驅動裝置I為了確立與裝置外部的電連接而具有外部端子TO T8。在開關驅動裝置I的外部，除了連接著作為導通/斷開控制對象的電晶體NI及N2之外，還連接著電阻Rl及R2、電容器Cl及C2、以及二極體Dl。在開關驅動裝置I的外部，電晶體NI的漏極連接於高電壓HV(數百伏特)的施加端。電晶體NI的源極及背柵極連接於外部端子T3 (開關端子)。電晶體NI的柵極連接於外部端子T2(上側柵極端子)。電晶體N2的漏極連接於外部端子T3。電晶體N2的源極及背柵極經由電阻Rl而連接於接地端，另一方面也連接於電阻R2的第一端。電阻R2的第二端連接於外部端子T8(供電短路檢測端子)，另一方面經由電容器C2也連接於接地端。電晶體N2的柵極連接於外部端子T4 (下側柵極端子)。電容器Cl的第一端連接於外部端子Tl (啟動端子)。電容器Cl的第二端連接於外部端子T3。二極體Dl的陽極連接於電源電壓VCC的施加端，另一方面也連接於外部端子TO (電源端子)。二極體Dl的陰極連接於外部端子Tl。上側開關驅動部10包括驅動器11、RS觸發器12、減電壓保護電路(VB監視用UVLO[Under Voltage Lock Out，欠電壓鎖定]電路)13、電平轉換器14、脈衝發生器15、控制器16、電平轉換器17、施密特觸發器18、及電阻19。驅動器11根據RS觸發器12的輸出信號，向外部端子T2輸出上側輸出信號HO。另外，上側輸出信號HO的高電平成為啟動電壓VB，低電平成為開關電壓VS。RS觸發器12以從電平轉換器14輸入至設定端(S)的設定信號Vl的下降邊緣作為觸發而將輸出信號設定為高電平，以從電平轉換器14輸入至第一重設端(R)的重設信號V2的下降邊緣(或者從減電壓保護電路13輸入至第二重設端(R)的減電壓保護信號的下降邊緣)作為觸發而將輸出信號重設為低電平。減電壓保護電路13在啟動電壓VB低於特定的閾值電壓時，將減電壓保護信號從正常時的邏輯電平(例如高電平)切換為異常時的邏輯電平(例如低電平)。另外，驅動器11、RS觸發器12、及減電壓保護電路13屬於在施加至外部端子Tl的啟動電壓VB與施加至外部端子T3的開關電壓VS之間進行動作的高電位區塊(參照圖I中的圓角四邊框)，其餘的電路區塊均屬於低電位區塊。電平轉換器14是使信號進行電平轉換而從所述的低電位區塊向高電位區塊傳遞的電路區塊，具有N通道型DMOS [Double-Diffused M0S，雙擴散M0S]場效應電晶體141及142，電阻143及144。電晶體141及142的源極及背柵極均連接於接地端。電晶體141的漏極連接於RS觸發器12的設定端(S)，另一方面，經由電阻143也連接於外部端子Tl。電晶體142的漏極連接於RS觸發器12的重設端(R)，另一方面，經由電阻144也連接於外部 端子Tl。電晶體141及142的柵極分別連接於脈衝產生器15。另外，形成電平轉換器14的電晶體141及142均設計成比形成低電位區塊的電晶體高的耐壓(例如600V耐壓)。脈衝發生器15根據控制器16的輸出信號生成電晶體141及142的柵極信號。如果進行更具體地敘述，則脈衝發生器15以控制器16的輸出信號的上升邊緣作為觸發，在特定的導通期間將電晶體141的柵極信號設為高電平，且以控制器16的輸出信號的下降邊緣作為觸發，在特定的導通期間將電晶體142的柵極信號設為高電平。控制器16根據從異常信號生成電路34輸入的異常信號，來控制是否將電平轉換器17的輸出信號傳遞給脈衝發生器15 (進而來控制是否驅動電晶體NI)。電平轉換器17將施密特觸發器18的輸出信號電平轉換為適合於向控制器16輸入的電壓電平(VCC-GND)後加以輸出。施密特觸發器18將輸入至外部端子T6的上側輸入信號HIN傳遞給電平轉換器17。另外，施密特觸發器18的閾值電壓中被賦予了特定的遲滯。根據此種構成，可提高對噪聲的耐性。電阻19將外部端子T6下拉至接地端。因此，在外部端子T6為打開狀態的情況下，上側輸入信號HIN成為低電平(用以斷開電晶體NI的邏輯電平)，因而不會無意地使電晶體NI導通。下側開關驅動部20具有驅動器21、控制器22、延遲部23、電平轉換器24、施密特觸發器25、及電阻26。驅動器21根據控制器22的輸出信號來對外部端子T4輸出下側輸出信號L0。另夕卜，下側輸出信號LO的高電平成為電源電壓VCC，低電平成為接地電壓GND。控制器22根據從異常信號生成電路34輸入的異常信號，來控制是否將延遲部23的輸出信號傳遞給驅動器21 (進而是否控制電晶體N2的驅動)。延遲部23對電平轉換器24的輸出信號賦予特定的延遲(相當於由上側開關驅動部10的脈衝發生器15、電平轉換器14、及RS觸發器12所產生的電路延遲)並傳遞至控制器22。電平轉換器24將施密特觸發器25的輸出信號電平轉換為適合於向控制器22輸入的電壓電平(VCC-GND)後加以輸出。施密特觸發器25將輸入至外部端子T7的下側輸入信號LIN傳遞給電平轉換器24。另外，施密特觸發器25的閾值電壓中被賦予了特定的遲滯。根據此種構成，可提高對噪聲的耐性。[0090]電阻26將外部端子17下拉至接地端。因此，在外部端子17為打開狀態的情況下，下側輸入信號LIN成為低電平(用以斷開電晶體N2的邏輯電平)，因而不會無意地使電晶體N2導通。異常保護部30具有溫度保護電路(TSD[Thermal Shut Down]電路)31、減電壓保護電路(VCC監視用UVLO電路)32、供電短路保護電路33、異常信號生成電路34、及N通道型MOS場效應電晶體35。溫度保護電路31在開關驅動裝置I的接面溫度高於特定的閾值溫度時，將溫度保護信號從正常時的邏輯電平(例如低電平)切換為異常時的邏輯電平(例如高電平)。減電壓保護電路32在電源電壓VCC低於特定的閾值電壓時，將減電壓保護信號從正常時的邏輯電平(例如低電平)切換為異常時的邏輯電平(例如高電平)。另外，之後將對減電壓保護電路32的構成及動作進行詳細說明。供電短路保護電路33在輸入至外部端子T8的供電短路檢測電壓CIN(相當於由電阻R2與電容器C2而平滑化的開關電壓VS)高於特定的閾值電壓時，將供電短路保護信號從正常時的邏輯電平(例如低電平)切換為異常時的邏輯電平(例如高電平)。另外，「供電短路」是指外部端子T3與高電壓HV的施加端(或以其為準的高電位端)發生短路的狀態。異常信號生成電路34分別監視從溫度保護電路31輸入的溫度保護信號、從減電壓保護電路32輸入的減電壓保護信號及從供電短路保護電路33輸入的供電短路保護信號，在其中任一信號發生異常的情況下，將異常信號從正常時的邏輯電平(例如低電平)切換為異常時的邏輯電平(例如高電平)。電晶體35形成用以從外部端子T5輸出外部異常信號的開漏極輸出段。當開關驅動裝置I未產生異常時，電晶體35由異常信號生成電路34斷開，外部異常信號設為高電平。另一方面，在開關驅動裝置I中產生任何異常的情況下，電晶體35由異常信號生成電路34導通，外部異常信號設為低電平。〈自舉電路〉包含所述構成的開關驅動裝置I包括自舉電路來作為生成啟動電壓VB (包含驅動器11等的高電位區塊的驅動電壓)的機構。該自舉電路包括陽極連接於電源電壓VCC的施加端的二極體D1、及連接於二極體Dl的陰極與電晶體NI的源極之間的電容器Cl，且從二極體Dl與電容器Cl的連接節點(外部端子Tl)輸出啟動電壓VB。當通過使電晶體NI斷開而使電晶體N2導通，而外部端子T3中出現的開關電壓VS設為低電平(GND)時，在從電源電壓VCC的施加端開始經由二極體D1、電容器Cl及電晶體N2的路徑上流動電流IB，因而連接於外部端子Tl與外部端子T2之間的電容器Cl被充電。此時，外部端子Tl中出現的啟動電壓VB(也就是電容器Cl的充電電壓)成為從電源電壓VCC減去二極體Dl的順向下降電壓Vf所得的電壓值(=VCC-Vf)。另一方面，在電容器Cl被充電的狀態下，通過使電晶體NI導通而使電晶體N2斷開，若開關電壓VS從低電平(GND)上升為高電平(HV)，則啟動電壓VB被提高至比開關電壓VS的高電平(HV)僅進而高出相當於電容器Cl的充電電壓(VCC-Vf)的電壓值(=HV+(VCC-Vf))為止。因此，通過將此種啟動電壓VB作為高電位區塊(驅動器11、RS觸發器12及減電壓保護電路13)或電平轉換器14的驅動電壓而供給，能夠進行N通道型MOS場效應電晶體NI的導通/斷開控制(尤其導通控制)。〈上側開關驅動動作〉圖2是用以說明上側開關驅動動作的時序圖，從上開始依序描繪上側輸入信號HIN、設定信號￥1(幻、重設信號￥2 0 )及上側輸出信號HO。另外，圖2中，為了簡化說明，省略了伴隨自舉動作而設定信號Vl (S)或重設信號V2 ( R)的高電平電位發生變動的情況的描與。若上側輸入信號HIN從低電平上升為高電平，則以其上升邊緣作為觸發而電晶體141的柵極信號在特定的導通期間設為高電平。如果電晶體141被導通而設定信號Vl從高電平下降至低電平，則以其下降邊緣作為觸發而上側輸出信號HO被設定為高電平。另一方面，如果上側輸入信號HIN從高電平下降至低電平，則以其下降邊緣作為觸發而電晶體142的柵極信號在特定的導通期間設為高電平。如果電晶體142被導通而重設信號V2從高電平下降至低電平，則以其下降邊緣作為觸發而上側輸出信號HO被重設為低電平。根據所述動作，上側開關驅動部10中，生成與上側輸入信號HIN為同一邏輯電平的上側輸出信號HO，並進行電晶體NI的導通/斷開控制。另外，通過縮短電晶體141及142的導通期間，而可抑制電平轉換器14的消耗電力。圖3是表示減電壓保護電路32的一構成例的方塊圖。減電壓保護電路32具有第一電壓監視部321、第二電壓監視部322、過濾器部323、及OR門324。第一電壓監視部321監視電源電壓VCC(例如目標值15V)是否低於第一閾值電壓Vthl (例如10V)並生成第一減電壓保護信號SI。另外，第一減電壓保護信號SI基本上為如下如果電源電壓VCC不低於第一閾值電壓Vthl則成為低電平(正常時的邏輯電平)，如果電源電壓VCC低於第一閾值電壓Vthl則成為高電平(異常時的邏輯電平)。第一閾值電壓Vthl可考慮低電位區塊中的信號傳遞所需的電壓電平來進行適當設定。第二電壓監視部322監視電源電壓VCC是否低於比第一閾值電壓Vthl低的第二閾值電壓Vth2(例如6V)並生成第二減電壓保護信號S2。另外，對於第二減電壓保護信號S2而言，如果電源電壓VCC不低於第二閾值電壓Vth2則成為低電平(正常時的邏輯電平)，如果電源電壓VCC低於第二閾值電壓Vth2則成為高電平(異常時的邏輯電平)。第二閾值電壓Vth2被設定為比形成電平轉換器14的電晶體141及142的導通閾值電壓Vth(DMOS)(例如5V)高的電壓值。過濾器部323接收由第一電壓監視部321生成的第一減電壓保護信號SI的輸入，在電源電壓VCC低於第一閾值電壓Vthl的狀態持續特定的屏蔽期間Tm(例如IOii s)時，將第一減電壓保護信號SI從低電平(正常時的邏輯電平)切換為高電平(異常時的邏輯電平)。OR門324是如下的邏輯門，即，生成從第一電壓監視部321經由過濾器部323而輸入的第一減電壓保護信號SI、與從第二電壓監視部322直接輸入的第二減電壓保護信號S2的邏輯和信號，且將該邏輯和信號作為第三減電壓保護信號S3而輸出。也就是，OR門324在第一減電壓保護信號SI與第二減電壓保護信號S2的雙方為低電平(正常時的邏輯電平)時，將第三減電壓保護信號S3設為低電平(正常時的邏輯電平)，在第一減電壓保護信號SI與第二減電壓保護信號S2的至少一方為高電平(異常時的邏輯電平)時將第三減電壓保護信號S3設為高電平(異常時的邏輯電平)。第三減電壓保護信號S3經由異常信號生成電路34，或者不經由異常信號生成電路34而傳遞至控制器16或控制器22。當第三減電壓保護信號S3從低電平(正常時的邏輯電平)切換為高電平(異常時的邏輯電平)時，控制器16經由脈衝發生器15而將形成電平轉換器14的電晶體142的柵極信號設為高電平。結果，電晶體142被導通，重設信號V2從高電平下降為低電平。RS觸發器12以該重設信號V2的下降邊緣作為觸發，而將自身的輸出信號設為低電平。驅動器11接收到RS觸發器12的輸出信號下降至低電平的情況，而將上側輸出信號HO設為低電平，並斷開電晶體NI。而且，本構成例的減電壓保護電路32考慮到形成電平轉換器14的高耐壓電晶體141及142的導通閾值電壓Vth (DMOS)較高，而設為即便在電源電壓VCC中產生急遽且大幅的降低的情況下，也可確實地進行減電壓保護的構成。圖4是用以說明減電壓保護動作的時序圖，從上開始依序描繪了電源電壓VCC、第一減電壓保護信號SI、第二減電壓保護信號S2、第三減電壓保護信號S3、及重設信號V2。在時刻tl,因過度的噪聲的重疊而使得電源電壓VCC低於第一閾值電壓Vthl,但該狀態在屏蔽時間Tm經過前便得以消除。因此，第一減電壓保護信號SI維持為低電平。而且，不會因所述的過度的噪聲而使得電源電壓VCC低於第二閾值電壓Vth2，第二減電壓保護信號S2也維持為低電平。因此，第三減電壓保護信號S3也維持為低電平，從而重設信號V2不會下降為低電平。在時刻t2，電源電壓VCC急遽地下降至低於第一閾值電壓Vthl的電壓值為止，此夕卜，即便在從時刻t2開始經過了屏蔽時間Tm的時刻t3，亦維持電源電壓VCC的減電壓狀態。因此，在時刻t3，第一減電壓保護信號SI上升為高電平，進而，第三減電壓保護信號S3上升為高電平。如果第三減電壓保護信號S3上升為高電平，則形成電平轉換器14的電晶體142被導通，重設信號V2下降至低電平，因而上側輸出信號HO為低電平，電晶體NI被強制地斷開。另外，在時刻t3的時間點，電源電壓VCC不低於電晶體141及142的導通閾值電壓Vth(DMOS)，因而可無問題地使電晶體142導通。而且，在時刻t2 t3，電源電壓VCC未降低至低於第二閾值電壓Vth2的電壓值為止，因而第二減電壓保護信號S2維持為低電平。也就是，在電源電壓VCC中產生所述舉動的減電壓狀態的情況下，實質進行與第一減電壓保護信號SI相應的減電壓保護動作。在時刻t4，電源電壓VCC緩慢降低至低於第一閾值電壓Vthl的電壓值為止，進而，即便在從時刻t4開始經過了屏蔽時間Tm的時刻t5，電源電壓VCC的減電壓狀態也得以持續。因此，在時刻t5，第一減電壓保護信號SI上升為高電平，進而，第三減電壓保護信號S3上升為高電平。如果第三減電壓保護信號S3上升為高電平，則形成電平轉換器14的電晶體142被導通，重設信號V2下降至低電平，因而上側輸出信號HO為低電平，電晶體NI被強制地斷開。另外，在時刻t5的時間點，因電源電壓VCC不低於電晶體141及142的導通閾值電壓Vth(DMOS)，所以能夠無問題地使電晶體142導通。而且，電源電壓VCC在時刻t5以後也繼續緩慢地降低，在電源電壓VCC低於第二閾值電壓Vth2的時刻t6，第二減電壓保護信號S2上升為高電平。其中，第一減電壓保護信號SI比第二減電壓保護信號S2先上升為高電平，電晶體NI的強制斷開已經結束。也就是，在電源電壓VCC中產生所述舉動的減電壓狀態的情況下，實質地進行與第一減電壓保護信號Si相應的減電壓保護動作。而且，電源電壓VCC在時刻t6以後繼續緩慢地降低，在電源電壓VCC低於電晶體141及142的導通閾值電壓Vth(DMOS)的時間點，無法進行經由電平轉換器14的信號傳遞。其中，電晶體NI的強制斷開在時刻t5已經結束，因此之後即便無法進行經由電平轉換器14的信號傳遞，也不會無意地使電晶體NI導通。在時刻t7，電源電壓VCC急遽地降低至低於第一閾值電壓Vthl的電壓值為止，進而，在從時刻t7開始經過了屏蔽時間Tm的時刻t9，電源電壓VCC降低至低於電晶體141及142的導通閾值電壓Vth(DMOS)的電壓值為止。因此，等待第一減電壓保護信號SI上升為高電平，無法使電晶體142導通，進而無法使電晶體NI強制斷開。另一方面，在從時刻t7開始經過屏蔽時間Tm之前，在時刻t8電源電壓VCC低於第二閾值電壓Vth2的情況下，在該時間點將第二減電壓保護信號S2上升為高電平，進而第三減電壓保護信號S3上升為高電平。如果第三減電壓保護信號S3上升為高電平，則形成電平轉換器14的電晶體142被導通，重設信號V2下降至低電平，因而上側輸出信號HO為低電平，電晶體NI被強制地斷開。另外， 在時刻t8的時間點，電源電壓VCC不低於電晶體141及142的導通閾值電壓Vth (DMOS)，因而能夠無問題地使電晶體142導通。也就是，在電源電壓VCC中產生所述舉動的減電壓狀態的情況下，實質地進行與第二減電壓保護信號S2相應的減電壓保護動作。另外，電源電壓VCC在時刻t8以後也繼續急遽地降低，在電源電壓VCC低於電晶體141及142的導通閾值電壓Vth(DMOS)的時間點，無法進行經由電平轉換器14的信號傳遞。其中，因電晶體NI的強制斷開在時刻t8已經結束，所以之後即便無法進行經由電平轉換器14的信號傳遞，也不會無意地使電晶體NI導通。如所述那樣，如果是本構成例的減電壓保護電路32，則即便在電源電壓VCC中產生急遽且大幅的降低的情況下，也可確實地進行減電壓保護，因而可提高設定的可靠性。圖5是表示開關驅動裝置I的第一應用例的圖。如圖5所示，開關驅動裝置I可作為電動機驅動裝置而加以應用，即，驅動電晶體NI及N2並控制電動機2 (例如，大型家電用的壓縮機電動機或風扇電動機)的驅動電流Im。另外，圖5中，作為電動機2例示了三相交流電動機，但開關驅動裝置I的驅動對象並不限定於此，也可將二相交流電動機或直流電動機等作為驅動對象。圖6是表示開關驅動裝置I的第二應用例的圖。如圖6所示，開關驅動裝置I也可作為同步整流型的開關電源裝置而加以應用，即，互補地(排他地)驅動電晶體NI及N2並根據輸入電壓Vin生成所期望的輸出電壓Vout。另外，所述「互補地(排他地)」的詞彙除包括電晶體NI及N2的導通/斷開完全相反的情況外，從防止貫通電流的觀點考慮還包括設置電晶體NI及N2的同時斷開期間的情況。圖7是表示開關驅動裝置I的第三應用例的圖。如圖7所示，開關驅動裝置I也可作為非同步整流型的開關電源裝置而加以應用，即，驅動電晶體NI並根據輸入電壓Vin生成所期望的輸出電壓Vout。〈其他變形例〉另外，本實用新型的構成除所述實施方式外，在不脫離實用新型的主旨的範圍內可添加各種變更。也就是，應考慮所述實施方式的所有方面為例示，而非限制性內容，本實用新型的技術範圍並非由所述實施方式的說明而表示，而是由申請專利範圍來表示，應理解為包含屬於與專利申請範圍均等的含義及範圍內的所有變更。[產業上的可利用性]本實用新型的減電壓保護電路例如可較佳地用作大型家電用電動機驅動器的減 電壓保護機構。
權利要求1.一種減電壓保護電路，其特徵在於包括 第一電壓監視部，其監視電源電壓是否低於第一閾值電壓並生成第一減電壓保護信號; 第二電壓監視部，其監視所述電源電壓是否低於比所述第一閾值電壓低的第二閾值電壓並生成第二減電壓保護信號； 過濾器部，其在所述電源電壓低於所述第一閾值電壓的狀態持續特定的屏蔽期間時將所述第一減電壓保護信號從正常時的邏輯電平切換為異常時的邏輯電平；及 邏輯門，其根據所述第一減電壓保護信號與所述第二減電壓保護信號而生成第三減電壓保護信號。
2.如權利要求I所述的減電壓保護電路，其特徵在於 所述邏輯門在所述第一減電壓保護信號與所述第二減電壓保護信號的雙方為正常時的邏輯電平時，將所述第三減電壓保護信號設為正常時的邏輯電平，在所述第一減電壓保護信號與所述第二減電壓保護信號的至少一方為異常時的邏輯電平時，將所述第三減電壓保護信號設為異常時的邏輯電平。
3.一種開關驅動裝置，其特徵在於包括 低電位區塊，其接收所述電源電壓的輸入而進行動作； 高電位區塊，其接收比所述電源電壓高的第二電源電壓的輸入而進行開關的導通/斷開控制； 電平轉換器，其使信號進行電平轉換而從所述低電位區塊向所述高電位區塊傳遞；以及 如權利要求I或2所述的減電壓保護電路，其監視所述電源電壓並將所述第三減電壓保護信號向所述低電位區塊輸出。
4.如權利要求3所述的開關驅動裝置，其特徵在於 所述低電位區塊在所述第三減電壓保護信號從正常時的邏輯電平切換為異常時的邏輯電平時，驅動所述電平轉換器而向所述高電位區塊傳遞重設信號； 所述高電位區塊在從所述電平轉換器接收到所述重設信號的傳遞時使所述開關斷開。
5.如權利要求4所述的開關驅動裝置，其特徵在於 所述第二閾值電壓比形成所述電平轉換器的電晶體的導通閾值電壓高。
6.如權利要求5所述的開關驅動裝置，其中 形成所述電平轉換器的電晶體相比於形成所述低電位區塊的電晶體而為高耐壓。
7.如權利要求3至6中任一項所述的開關驅動裝置，其特徵在於 驅動所述開關來控制電動機電流。
8.如權利要求3至6中任一項所述的開關驅動裝置，其特徵在於 驅動所述開關並自輸入電壓來生成所期望的輸出電壓。
專利摘要本實用新型是關於減電壓保護電路以及使用其的開關驅動裝置，減電壓保護電路(32)包括第一電壓監視部(321)，其監視電源電壓(VCC)是否低於第一閾值電壓(Vth1)並生成第一減電壓保護信號(S1)；第二電壓監視部(322)，其監視電源電壓(VCC)是否低於比第一閾值電壓(Vth1)低的第二閾值電壓(Vth2)並生成第二減電壓保護信號(S2)；過濾器部(323)，其在電源電壓(VCC)低於第一閾值電壓(Vth1)的狀態持續特定的屏蔽期間(Tm)時將第一減電壓保護信號(S1)從正常時的邏輯電平切換為異常時的邏輯電平；及邏輯門(324)，其根據第一減電壓保護信號(S1)與第二減電壓保護信號(S2)而生成第三減電壓保護信號(S3)。
文檔編號H03K17/082GK202503490SQ201220059828
公開日2012年10月24日 申請日期2012年2月20日 優先權日2011年2月22日
發明者安東基浩 申請人:羅姆股份有限公司