一種圖像處理系統的製作方法

2023-10-23 15:44:12 1

本發明涉及一種圖像處理系統，屬於數位訊號處理領域。
背景技術：
：目前，隨著計算機網絡通信及嵌入式技術的發展，圖像採集系統被廣泛應用於生物特徵識別、數位訊號處理等多個領域中。圖像信號作為圖像採集系統中的輸入源，是通信信息系統研究的關鍵問題之一。傳統的圖像採集系統大都依靠計算機的軟硬體來實現。然而，這種計算機參與的系統應用場合受到很大限制，難以在工業或軍事等複雜環境下靈活運用。技術實現要素：有鑑於此，本發明目的是提供一種實現了無PC參與，具備比ARM等其他嵌入式系統更高的計算運算效率，具有低功耗、低成本、高可靠性和可擴展性強的圖像處理系統。為了解決上述技術問題，本發明的技術方案是：一種圖像處理系統，由算法處理核心DSP晶片、圖像採集傳感器、邏輯轉換晶片和圖像存儲器組成，當進行圖像信號採集時，算法處理核心DSP晶片利用I2C總線對圖像採集傳感器進行初始化設置，圖像採集傳感器完成圖像的攝取和A/D變換並按照設置的格式輸出圖像數據信息，算法處理核心DSP晶片讀取經過邏輯轉換晶片進行邏輯變換的圖像數據信號，並將它們存儲到圖像存儲器中。進一步的，所述算法處理核心DSP晶片為TMS320VC5509。進一步的，所述圖像採集傳感器為OV7620。進一步的，所述邏輯轉換晶片為CPLDEPM7032。進一步的，所述圖像存儲器為SDRAM。本系統對基於DSP的嵌入式圖像採集系統設計進行研究，提出了以TIDSPC5000為算法處理核心、AVR單片機負責系統控制和管理、CMOS傳感器採集圖像信號源、CPLD作為信號轉換模塊及SDRAM為存儲單元的設計方案。本發明技術效果主要體現在以下方面：實現了無PC參與的圖像信號的可攜式實時採集和存儲，數位訊號處理DSP採用哈佛架構，具備比ARM等其他嵌入式系統更高的計算運算效率。基於此方法實現的圖像處理系統具有低功耗、低成本、高可靠性、可擴展性強等優點。在大數據及網際網路+背景下，具有寬廣的應用場景。附圖說明圖1為本發明的圖像處理系統的整體框圖；圖2為本發明的圖像處理系統的SCCB寫寄存器的流程圖；圖3為本發明的圖像處理系統的圖像採集傳感器的工作時序圖；圖4為本發明的圖像處理系統的邏輯轉換晶片的邏輯變換電路圖。具體實施方式以下結合附圖，對本發明的具體實施方式作進一步詳述，以使本發明技術方案更易於理解和掌握。參閱圖1所示，本系統主要由算法處理核心DSP晶片TMS320VC5509、圖像採集傳感器OV7620、邏輯轉換晶片CPLDEPM7032和圖像存儲器MICRON公司的SDRAMMT48LC4M16A2TG組成，當進行圖像信號採集時，算法處理核心DSP利用I2C總線對CMOS傳感器OV7620進行初始化設置，OV7620完成圖像的攝取和A/D變換並按照設置的格式輸出圖像數據信。DSP讀取經過CPLD進行邏輯變換的圖像數據信號，並將它們存儲到SDRAM中。DSP及OV7620的初始化配置：DSP及OV7620需要先進行初始化配置，以確定圖像採集傳感器的工作模式、窗口大小、掃描方式、輸出數據格式等。這些參數是通過TMS320VC5509利用自帶的I2C模塊對OV7620上的SCCB接口進行配置完成的。DSP對OV7620進行初始化配置只需SCCB寫寄存器，SCCB寫寄存器的流程圖如圖2所示設置TMS320VC5509的I2C模塊為主設備，地址為0000H，OV7620作為從設備，SlaveaddressW地址為48H。DSP工作時鐘為144MHz，7位地址工作模式，傳輸速率為200kb/s。利用I2C總線對OV7620配置之前，需要先對DSP的I2C模塊進行初始化。I2C初始化結構如下：I2C_InitInit={0,/*7位尋址模式*/0x0000,/*自身地址*/144,/*工作時鐘MHz*/200,/*信息傳遞速率(10~500kb/s)*/0,/*接受或發送的位或字節數*/0,/*數字迴環模式*/1,/*自由操作模式*/}調用初始化函數初始化I2C模塊I2C_setup(&Init)。編寫SCCB寫寄存器程序時需要注意的是，雖然OV7620的SlaveaddressW地址為48H，但是在CCS中設置的從設備地址是不包含讀寫位的7位地址。因此，在CCS下從地址應該設置為24H。DSP的I2C模塊初始化後，同樣，可以利用CCS的晶片支持庫實現OV7620的配置。由於OV7620接收I2C總線發送的多個數據時，其子地址遞增，因此在發送數據組裡，第一個數據是子地址，後面依次是發送到該子地址及後面子地址的數據值。Uint16Config[25]={01,17,39,36,1,4,1,3,100,152,60,188,0,127,162,162,162,0,128,128,0,8,74,226,226,36};調用向I2C模塊寫入發送數據函數。I2C_write(Config,25,1,0x24,1,30000);其中，第一個參數是指向要發送數據數組的指針，第二個參數是發送數據的長度，第三個參數表示主從模式(0為從模式，1為主模式)，第四個參數是傳輸模式(1為起始+地址+數據(多個)+結束)，第五個參數定義超時時間。CPLD邏輯變換設計：OV7620是OmniVision公司生產的一款高集成度的高解析度(640×480)逐行/隔行掃描CMOS數字彩色/黑白視頻攝像晶片。圖3為0V7620的工作時序。其中PCLK為圖像傳感器的像素時鐘，Y信號為8位亮度信號，UV為8位色度信號，VSYNC為場同步信號，HREF為行同步信號，FODD為奇偶場信號。圖像採集的一個關鍵問題是解決DSP讀取並存儲OV7620採集的圖像數據。根據OV7620的工作時序可知，PCLK像素時鐘、VSYNC場同步信號、HREF行同步信號以及FODD奇偶場信號，都是上升沿觸發有效信號。因此，需要設計一個合理的邏輯變換系統來實現。不妨設計兩路控制信號接入DSP，設計兩個中斷子程序來實現採集。假設，INT1和INT2為兩個中斷子程序，分別用來接收VSYNC為場同步信號和HREF行同步信號。DSP的外部中斷為下降沿有效，結合OV7620的工作時序，可以設計兩個外部中斷的邏輯函數。（1）（2）根據邏輯函數，可得真值表。INT1與VSYNC之間的關係可以用真值表1所示。表1INT1與VSYNC的真值表VSYNCINT10110INT2與PCLK、HREF之間的關係可以用真值表2所示。表2INT2與PCLKHREF的真值表PCLKHREFINT2001011101110根據邏輯函數和真值表，進而可以設計出用於實現OV7620和TMS320VC5509之間信號變換的邏輯電路圖，如圖4所示。經過CPLDEPM7032的邏輯信號變換後，OV7620輸出的圖像數據控制信號PCLK、HREF和VSYNC轉變為符合可有效觸發DSP外部中斷的邏輯信號。這樣，就為DSPTMS320VC5509實現對圖像數據的讀取與存儲提供了硬體基礎。圖像採集和存儲中斷程序設計OV7620採集輸出的控制信號和數據信號經過CPLD邏輯變換後，能夠產生兩個有效觸發DSP中斷的信號INT1和INT2。其中INT1是由場同步信號經過非邏輯門運算產生，而INT2是由像素時鐘PCLK和行同步信號HREF經過與非門邏輯運算產生。因此，可以設計INT2中斷子程序的功能為讀取存儲每行圖像數據。INT1信號在場同步信號VSYNC的每個上升沿觸發一次中斷，也就是說，每發生一次INT1中斷就採集一場圖像數據。INT1和INT2中斷服務程序的關鍵代碼：interruptvoidVSYNC(void){*(volatileunsignedint*)IER1=0x0000;//外部中斷1禁止flag=flag+1;if(flag>1)*(volatileunsignedint*)IER0=0x0008;//外部中斷2使能else*(volatileunsignedint*)IER1=0x0001;//外部中斷1禁止}interruptvoidPCLK(void){*(volatileunsignedint*)IER0=0x0000;//外部中斷2禁止image_address[i]=((*image_origine)&0x00ff);//存儲每個像素圖像數據i=i+1;*(volatileunsignedint*)IER0=0x0008;//外部中斷2使能if(i>61439){asm("bsetintm");FLAG=1;*(volatileunsignedint*)IER0=0x0000;//外部中斷2禁止}}需要注意的是，中斷程序的設計中，每次進去中斷服務程序時都需要先禁止該外部中斷使能，避免重複響應中斷。同時，在完成中斷程序的功能之後退出中斷子程序之前應重新開啟該中斷服務程序使能，等待下一次中斷。本發明技術效果主要體現在以下方面：實現了無PC參與的圖像信號的可攜式實時採集和存儲，數位訊號處理DSP採用哈佛架構，具備比ARM等其他嵌入式系統更高的計算運算效率。基於此方法實現的圖像處理系統具有低功耗、低成本、高可靠性、可擴展性強等優點。在大數據及網際網路+背景下，具有寬廣的應用場景。當然，以上只是本發明的典型實例，除此之外，本發明還可以有其它多種具體實施方式，凡採用等同替換或等效變換形成的技術方案，均落在本發明要求保護的範圍之內。當前第1頁1&nbsp2&nbsp3&nbsp