低電壓檢測電路的製作方法

2023-10-27 22:46:12 7

專利名稱：低電壓檢測電路的製作方法
技術領域：
本發明涉及檢測對半導體集成電路供給的電源電壓的下降的低電壓檢測電路。
背景技術：
在以往的微計算機中，內置有檢測電源電壓的下降、產生復位脈衝的低電壓檢測復位電路，和在復位脈衝產生之前，事先檢測電源電壓的下降、用於微計算機的各種狀態設定的低電壓檢測電路。
圖5是這種低電壓檢測電路的電路圖。10是可編程序低電壓檢測復位電路，具備第1比較電路11和能夠可變地設定對應電源電壓Vdd的第1檢測電平的第1檢測電平設定電路13。在第1比較電路11的+端子上，外加從基準電壓發生電路14來的不依賴於電源電壓Vdd的基準電壓Vref(1.0V～1.5V)，在第1比較電路11的-端子上外加從第1檢測電平設定電路13來的第1檢測電平。基準電壓發生電路14可由所謂的帶隙(bandgap)型基準電壓發生電路構成。
第1檢測電平設定電路13的第1檢測電平，可根據從寄存器15來的n位的控制信號，按照2n進行設定。通過微計算機的總線(バスラィン，bus line)16，控制數據被置位到寄存器15上。如果第1檢測電平，例如以電源電壓Vdd為2.5V時輸出基準電壓Vref的方式設定，則當電源電壓Vdd下降到2.5V以下時，第1比較電路11會輸出復位脈衝。通過此復位脈衝，微計算機被復位。
20是低電壓檢測電路，具備第2比較電路21和能夠可變地設定對應電源電壓Vdd的第2檢測電平的第2檢測電平設定電路22。在第2比較電路21的+端子上外加從基準電壓發生電路14來的基準電壓Vref，在第2比較電路21的-端子上外加從第2檢測電平設定電路22來的第2檢測電平。第2檢測電平設定電路22的第2檢測電平，通常設定得比第1檢測電平設定電路13的第1檢測電平大。第2比較電路21的輸出，輸出給連接在總線16上的寄存器23並被保持。
通過此電路，當電源電壓Vdd下降、第2檢測電平變為基準電壓Vref以下時，低電壓檢測電路20檢測到該現象後，寄存器23被置位。而且，以被置位到寄存器23中的數據作為標誌(flag)，進行微計算機的狀態設定。例如，微計算機被設定為HALT模式或進行數據的等待(待避)。而且，當電源電壓Vdd再次下降、第1檢測電平變為基準電壓Vref以下時，從可編程序低電壓檢測復位電路10產生復位脈衝，微計算機被復位。因此，通過此電路，能夠在復位脈衝產生之前檢測到電源電壓Vdd的下降，進行微計算機的狀態設定。
然而，在上述電路中，由於必需用於檢測電源電壓Vdd下降的專用的低電壓檢測電路20，所以存在電路規模變大的問題。
特開2003-69341號公報發明內容本發明的低電壓檢測電路，正是鑑於上述的課題而提出的，其特徵在於，具備輸出不依賴於電源電壓的基準電壓的基準電壓發生電路和將上述基準電壓變換為數字值的A/D變換器，根據上述A/D變換器輸出的數字值，檢測電源電壓。
通過本發明，由於基準電壓(模擬值)不依賴於電源電壓，A/D變換器的變換值(數字值)依賴於電源電壓而變化，所以能夠根據其變換值檢測電源電壓。
(發明效果)通過本發明的低電壓檢測電路，由於利用內置於微計算機等的A/D變換器來檢測電源電壓的下降，所以可使電路規模減小，能高精度地檢測電源電壓的下降。


圖1是關於本發明的實施方式的低電壓檢測電路的電路圖。
圖2是檢測電平設定電路的電路圖。
圖3是A/D變換器的電路圖。
圖4是A/D變換器的動作時序圖。
圖5是現有的低電壓檢測電路的電路圖。
圖中10-可編程序低電壓檢測復位電路；11-比較電路；13-檢測電平設定電路；14-基準電壓發生電路；15-寄存器；16-總線；23-寄存器；30-電壓跟隨型運算放大器；31-PMOS；32-A/D變換器；C1-第1電容器；C2-第2電容器；CS1，CS2-控制信號；IV1-第1反相器；IV2-第2反相器；LH-鎖存電路；M1-第1NMOS；M2-第2NMOS；R1、R2、…Rn-梯形(ladder)電阻；RX1、RX2、…、RXn-梯形電阻；TG1、TG2、…TGn-1-傳輸門；TGX1、TGX2、…TGXn-1-傳輸門。
具體實施例方式
對於本發明的實施方式，參照附圖進行說明。本發明的低電壓檢測電路，利用A/D變換器對基準電壓發生電路的基準電壓Vref進行A/D變換，根據其變換值(數字值)，檢測電源電壓Vdd。以下，針對其具體的電路構成，參照圖1～圖3進行說明。
如圖1所示，可編程序低電壓檢測復位電路10，具備比較電路11和能夠可變地設定對應電源電壓Vdd的檢測電平的檢測電平設定電路13。在比較電路11的+端子上，外加從基準電壓發生電路14來的不依賴於電源電壓Vdd的基準電壓Vref(1.0V～1.5V)，在比較電路11的-端子上外加來自檢測電平設定電路13來的檢測電平。
本發明的電路，代替現有例的低電壓檢測電路20，利用電壓跟隨型運算放大器30、A/D變換器32進行低電壓的檢測。也就是說，從基準電壓發生電路14來的基準電壓Vref，通過電壓跟隨型運算放大器30，外加到A/D變換器32上。利用電壓跟隨型運算放大器30是為了降低輸出阻抗。由於基準電壓Vref不依賴於電源電壓Vdd，A/D變換器32的變換值(數字值)依賴於電源電壓Vdd而變化，所以可根據其變換值，檢測電源電壓Vdd。而且，以置位到寄存器23中的A/D變換器32的變換值(數字值)為標誌，進行與以往相同的微計算機的狀態設定。
電壓跟隨型運算放大器30，當PMOS31導通時被激活，截止時變為非激活。PMOS31的導通截止受從寄存器15來的控制信號CS1控制。由於電壓跟隨型運算放大器30作為檢測電路的測試用，而內置於微計算機中，A/D變換器32通常也作為微計算機的周邊電路被內置，所以通過利用這些電路，可提供電路規模小、精度高的低電壓檢測電路。
對於檢測電平設定電路13的電路例，參照圖2進行說明。此電路具備對電源電壓Vdd進行分壓的n個梯形電阻R1、R2、…Rn，用於取出梯形電阻的各連接點電壓即檢測電平的(n-1)個傳輸門TG1、TG2、…TGn-1，根據從寄存器15來的控制信號CS2，控制傳輸門TG1、TG2、…TGn-1的導通截止的檢測電平解碼器KD。
下面，對於A/D變換器32的電路例，參照圖3進行說明。此A/D變換器32，使用了比較部和由梯形電阻組成的D/A變換部。D/A變換部包括對電源電壓Vdd進行分壓的n個梯形電阻RX1、RX2、…RXn；用於取出梯形電阻的各連接點電壓作為輸出電壓DAout的(n-1)個傳輸門TGX1、TGX2、…TGXn-1；和根據D/A變換結果，使傳輸門TGX1、TGX2、…TGXn-1選擇地導通的控制電路CONT。
比較部具有比較D/A變換部的輸出電壓DAout和模擬輸入電壓ANIN(＝基準電壓Vref)的功能，由2級的斬波(chopper)型比較器構成。第1級斬波型比較器包括根據數據採樣信號DATASAMP導通，使模擬輸入電壓ANIN(＝基準電壓Vref)外加給第1電容器C1的傳輸門TG3；根據參考採樣信號REFSAMP導通，使D/A變換部的輸出電壓DAout外加給第1電容器C1的傳輸門TG4；連接在第1電容器C1上的第1反相器IV1，根據採樣信號SAMPTG導通，使第1反相器IV1的輸入和輸出短路的傳輸門TG1；及根據A/D變換開始信號/ADSTART進行開關動作的第1NMOS(M1)。
第2級斬波型比較器是為了放大第1級的輸出而設計的，包括被外加了第1反相器IV1的輸出的第2電容器C2；連接到第2電容器C2上的第2反相器IV2，根據採樣信號SAMPTG導通、使第2反相器IV2的輸入和輸出短路的傳輸門TG2；及根據A/D變換開始信號/ADSTART進行開關動作的第2NMOS(M2)。
而且，設計了根據A/D變換結果採樣信號RESSAMP，鎖存第2級斬波型比較器的輸出的鎖存電路LH。控制電路CONT，根據鎖存電路LH的輸出，使傳輸門TGX1、TGX2、…TGXn-1選擇地導通。
對於此A/D變換器32的動作，參照圖4的時序圖進行說明。首先，在A/D變換開始前，A/D變換開始信號/ADSTART為高電平，第1NMOS(M1)、第2NMOS(M2)處於導通狀態，第1反相器IV1、第2反相器IV2的輸入被固定為低電平(接地電壓)。由此，可防止第1反相器IV1、第2反相器IV2中流過貫通電流。
其後，當A/D變換開始信號/ADSTART變為低時，第1NMOS(M1)、第2NMOS(M2)關斷。而且，當數據採樣信號DATASAMP、採樣信號SAMPTG順次變為高電平時，傳輸門TG3導通，第1電容器C1的輸入端子上被外加模擬輸入電壓ANIN(＝基準電壓Vref)，傳輸門TG1、TG2導通，第1反相器IV1的輸入和輸出及第2反相器IV2的輸入和輸出被短路。於是，第1反相器IV1的輸入被設定為第1反相器IV1的閾值Vt1，第2反相器IV2的輸入被設定為第2反相器IV2的閾值Vt2。由此，第1電容器C1被充電成(Vref-Vt1)的電壓。
其後，當數據採樣信號DATASAMP、採樣信號ASMPTG依次變為低電平時，傳輸門TG3、傳輸門TG1、TG2關斷。其後，參考採樣信號REFSAMP變為高電平時，傳輸門TG4導通，D/A變換部的輸出電壓DAout被外加到第1電容器C1的輸入端子上。此時，輸出電壓DAout通過控制電路CONT被設定為Vdd/2。
於是，第1電容器C1的輸入端子，由於從Vref變化成Vdd/2，所以第1電容器C1的輸出端子、即第1反相器IV1的輸入變化成(Vdd/2-Vref+Vt1)。由此，通過第1反相器IV1比較Vref和Vdd/2的大小。即當Vref＞Vdd/2時，第1反相器IV1輸出高電平，當Vref＜Vdd/2時，第1反相器IV1輸出低電平。第1反相器IV1的輸出通過第2級的斬波型比較器被放大，根據A/D變換結果採樣信號RESSAMP的上升沿，被鎖存電路LH鎖存。由此，Vref的最高位位(MSB)被確定。
其後，參考採樣信號REFSAMP逐次變為高電平，從D/A變換部逐次輸出與高位的A/D變換結果相對應的輸出電壓DAout，並將其與Vref逐次相比較。例如，第1次的比較結果當Vref＞Vdd/2時，在第2次的比較中，輸出電壓變為DAout＝3/4Vdd，比較3/4Vdd和Vref，確定MSB-1的位。這樣，Vref被變換為n位的數字值，但存在當電源電壓Vdd下降時，由於輸出電壓DAout變小，所以數字值變大，當電源電壓Vdd上升時，由於輸出電壓DAout變大，所以數字值變小的關係。因此，可根據A/D變換結果的數字值，檢測電源電壓Vdd。
權利要求
1.一種低電壓檢測電路，其特徵在於，具備輸出不依賴於電源電壓的基準電壓的基準電壓發生電路；和將上述基準電壓變換為數字值的A/D變換器，根據上述A/D變換器輸出的數字值，檢測電源電壓。
2.根據權利要求1所述的低電壓檢測電路，其特徵在於，上述A/D變換器具備對電源電壓進行分壓而產生多個分壓電壓的梯形電阻；對上述基準電壓和上述分壓電壓進行比較的比較器；和根據上述比較器的比較結果選擇上述分壓電壓的控制電路。
3.根據權利要求1、2所述的低電壓檢測電路，其特徵在於，上述基準電壓發生電路的輸出，通過電壓跟隨型運算放大器，外加給上述A/D變換器。
4.根據權利要求1、2、3所述的低電壓檢測電路，其特徵在於，具備檢測電平設定電路，其能夠可變地設定對應電源電壓的檢測電平；和低電壓檢測復位電路，其對上述基準電壓和上述檢測電平進行比較，在上述檢測電平變為上述基準電壓以下時，輸出復位脈衝。
全文摘要
本發明提供一種電路規模小且能夠高精度地檢測電源電壓的下降的低電壓檢測電路。利用電壓跟隨型運算放大器(30)、A/D變換器(32)，替代現有例的低電壓檢測電路(20)來進行低電壓檢測。即從基準電壓發生電路(14)來的基準電壓(Vref)，通過電壓跟隨型運算放大器(30)，外加到A/D變換器(32)上。利用電壓跟隨型運算放大器(30)是為了降低輸出阻抗。由於基準電壓(Vref)不依賴於電源電壓(Vdd)，A/D變換器(32)的變換值(數字值)依賴於電源電壓Vdd而變化，所以可根據其變換值，檢測電源電壓(Vdd)。而且，以置位給寄存器(23)的A/D變換器(32)的變換值(數字值)為標誌，進行與以往相同的微計算機的狀態設定。
文檔編號H03K17/22GK101093987SQ20071011212
公開日2007年12月26日 申請日期2007年6月19日 優先權日2006年6月20日
發明者森下直人, 保高和夫 申請人:三洋電機株式會社