一種GaN基集成器件及其製備方法與流程

2023-10-21 18:26:32 2

本發明屬於光電技術領域，具體來涉及一種GaN基集成器件及其製備方法。

背景技術：

GaN材料擁有較大的禁帶寬度和電子遷移率，較好的熱穩定性和化學穩定性，因此在功率和高頻領域有著廣泛的應用前景而受到關注和研究。同時，GaN基發光二極體（Light-Emitting Diode，簡稱LED）器件具有發光效率高、使用壽命長、節能環保等諸多優點，可廣泛應用於照明和顯示領域。

GaN基高電子遷移率電晶體（HEMT）器件具有良好的高頻特性和高輸出電流特性，因此可以作為LED器件的驅動應用於光電，可見光通信等領域。業界將HEMT器件與LED器件相集成的方式有兩類，一類是在封裝層次上通過引線鍵合實現二者的集成，另一類是在器件層次上，將二者集成在同一襯底上。相較於前者，單片集成方法可以大幅降低寄生電阻和寄生電容，減小封裝設計複雜度等。

技術實現要素：

為了解決上述問題，本發明提供一種GaN基集成器件及其製備方法。

本發明提供一種GaN基集成器件，包括：

GaN襯底；

發光二極體，位於所述GaN襯底的發光二極體器件區，自下而上依次包括n型GaN層、發光層、p型 GaN層和頂電極；以及

高電子遷移率電晶體，位於所述GaN襯底的高電子遷移率電晶體器件區，自下而上依次包括AlN阻擋層、AlGaN 勢壘層以及位於所述AlGaN勢壘層上的柵極和源極，其中，所述AlN阻擋層和所述AlGaN 勢壘層與所述n型GaN層相接觸。

優選地，所述GaN襯底的發光二極體器件區的厚度與所述GaN襯底的高電子遷移率電晶體器件區的厚度相比，前者較小。

優選地，所述發光二極體還包括p型AlGaN層，該p型AlGaN層位於所述發光層與所述p型GaN層之間。

優選地，所述發光二極體還包括電流散布層結構，該電流散布層結構位於所述p型GaN層與所述頂電極之間。

優選地，所述發光層為多重量子阱結構。

本發明還提供上述GaN基集成器件製備方法，包括以下步驟：

提供GaN襯底；

高電子遷移率電晶體疊層形成步驟，即在所述GaN襯底上依次形成AlN阻擋層、AlGaN 勢壘層；

分區步驟，即對所述高電子遷移率電晶體疊層進行刻蝕，去除部分AlN阻擋層、AlGaN 勢壘層，暴露部分所述GaN襯底，分別形成LED器件區和高電子遷移率電晶體區；

發光二極體疊層形成步驟，即在所述發光二極體器件區中，依次形成n型GaN層,發光層、p型GaN層；

發光二極體刻蝕步驟，即對所述發光二極體疊層結構進行刻蝕，形成發光二極體臺面結構；

高電子遷移率電晶體刻蝕步驟，即對所述高電子遷移率電晶體疊層結構進行刻蝕，形成高電子遷移率電晶體臺面結構；

源極形成步驟，即在所述高電子遷移率電晶體臺面結構上形成源極，與所述高電子遷移率電晶體臺面結構形成歐姆接觸；

頂電極形成步驟，即在所述發光二極體臺面結構上形成頂電極；以及

柵極形成步驟，即在所述高電子遷移率電晶體臺面結構上形成柵極。

優選地，在所述發光二極體疊層形成步驟中，還包括在所述發光層上形成p型AlGaN層的步驟。

優選地，在所述頂電極形成步驟前還包括電流散布層結構形成步驟，即在所述發光二極體臺面結構上形成電流散布層結構。

優選地，在所述分區步驟中，還包括進一步刻蝕去除部分GaN襯底。

優選地，所述刻蝕去除部分GaN襯底的深度為150-250納米，更優選200納米。

本發明提供的GaN基集成器件能夠有效避免由於位錯問題導致的器件性能的退化，同時通過改變高電子遷移率電晶體的柵壓可以精確調控發光二極體的發光強度，有助於更好的應用在智能照明領域。

附圖說明

圖1 是本發明GaN基集成器件的第一實施方式的結構示意圖。

圖2是本發明GaN基集成器件的第二實施方式的結構示意圖。

圖3是本發明GaN基集成器件的第三實施方式的結構示意圖。

圖4是本發明GaN基集成器件的第四實施方式的結構示意圖。

圖5是本發明GaN基集成器件製備方法的流程圖。

圖6是執行本發明GaN基集成器件製備方法的高電子遷移率電晶體疊層形成步驟後的器件結構示意圖。

圖7是在本發明GaN基集成器件製備方法的分區步驟中形成SiO2掩膜層後的器件結構示意圖。

圖8是在本發明GaN基集成器件製備方法的分區步驟中對SiO2掩膜層進行刻蝕後的器件結構示意圖。

圖9是執行本發明GaN基集成器件製備方法的分區步驟後的器件結構示意圖。

圖10是執行本發明GaN基集成器件製備方法的發光二極體疊層形成步驟後的器件結構示意圖。

圖11是執行本發明GaN基集成器件製備方法的發光二極體刻蝕步驟後的器件結構示意圖。

圖12是執行本發明GaN基集成器件製備方法的高電子遷移率電晶體源極形成步驟後的器件結構示意圖。

圖13是執行本發明GaN基集成器件製備方法的發光二極體頂電極形成步驟後的器件結構示意圖。

圖14是執行本發明GaN基集成器件製備方法的高電子遷移率電晶體柵極形成步驟後所形成的GaN基集成器件的結構示意圖。

具體實施方式

以下將參照附圖詳細描述本發明的實施例，在各個附圖中，相同的元件採用類似的附圖標記來表示。以下所述實施例是示例性的，為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，這些僅僅是示例，旨在解釋本發明而不能理解為對本發明的限制。此外，本發明提供了各種特定的工藝和材料的例子，但是正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。除非在下文中特別指出，器件的各部分均可採用本領域公知的工藝和材料實現。另外，以下描述的第一特徵在第二特徵之「上」的結構可以包括第一和第二特徵形成為直接接觸的實施例，也可以包括其它的特徵形成在第一和第二特徵之間的實施例，這樣第一和第二特徵可能不是直接接觸。

以下，結合附圖對本發明實施方式進行具體說明。如圖1所示，本發明的第一實施方式所涉及的GaN基集成器件包括，GaN襯底100；發光二極體區，位於GaN襯底100上，自下而上依次包括n型GaN層301、發光層302、p型 GaN層304和頂電極306；高電子遷移率電晶體區，位於GaN襯底100上，自下而上依次包括AlN阻擋層201、AlGaN 勢壘層202以及位於AlGaN勢壘層上的源極203和柵極204，其中AlN阻擋層201和AlGaN 勢壘層202與n型GaN層301相接觸。

GaN襯底100為絕緣襯底，厚度例如為300微米。n型GaN層301的厚度優選為1.5微米，發光層302為量子阱或多重量子阱，優選為包括InGaN/GaN疊層結構，厚度優選為15納米。P型GaN層304的厚度優選為170納米。AlN阻擋層201的厚度優選為1納米，AlGaN 勢壘層202的厚度優選為20納米。LED器件頂電極306優選採用Ti/Al/Ti/Au金屬體系，HEMT器件柵電極204優選採用Ni/Au金屬體系，源電極203優選採用Ti/Al/Ni/Au金屬體系。

圖2為GaN基集成器件第二實施方式的示意圖。如圖2所示，高電子遷移率電晶體器件所在的GaN襯底區高於發光二極體器件所在的GaN襯底區，也就是說發光二極體器件所在的GaN襯底區被刻蝕去除部分GaN襯底，使得該區域的高度與高電子遷移率電晶體器件所在的GaN襯底區相比較低。優選為，兩區域高度差為200納米。這樣的高度差能夠使n型GaN層301與AlN阻擋層201、 AlGaN 勢壘層202相接觸的區域中位錯較少，能夠進一步提高器件性能。

圖3為GaN基集成器件第三實施方式的示意圖。如圖3所示，本發明的第三實施方式所涉及的GaN基集成器件中，發光二極體還包括電流散布層結構 305，優選為Ni/Au結構。通過採用電流散布層結構，可以改善電流分布，提高器件性能。

圖4為GaN基集成器件第四實施方式的示意圖。如圖4所示，本發明的第四實施方式所涉及的GaN基集成器件中，發光二極體還包括P型AlGaN層303。進一步地，P型AlGaN層303的厚度優選為15納米。通過引入P型AlGaN層可以減少因晶格失配導致的位錯，從而能夠進一步提高器件質量。

圖5為GaN基集成器件製備方法的流程圖。圖6~圖14為GaN基集成器件製備方法過程各階段的器件剖面示意圖。以下將結合圖5~圖14，針對本發明的GaN基集成器件製備方法進行詳細說明。

在步驟S1中，選取厚度為300微米，直徑為2英寸的絕緣GaN襯底100。

接下來，在高電子遷移率電晶體疊層形成步驟S2中，首先，採用原子層沉積（ALD）方法在GaN襯底100表面澱積1納米厚的AlN阻擋層101；然後，採用金屬有機化學氣相沉積（MOCVD）方法在AlN阻擋層101上外延一層約20納米厚的AlGaN勢壘層102，所得器件結構如圖6所示。

接下來，在分區步驟S3中，首先，採用等離子體增強化學氣相沉積法（PECVD）法在AlGaN勢壘層102表面沉積約200納米厚的SiO2掩膜層103，所得結構如圖7所示。然後，懸塗光刻膠，採用常規光學光刻方法曝光出LED區域的窗口，用氧化矽刻蝕液（BOE）溼法腐蝕掉露出的SiO2區域，所得結構如圖8所示，保留高電子遷移率電晶體器件區的SiO2掩膜層103＇。然後，選用BCl3、Ar作為刻蝕氣體，採用感應耦合等離子體刻蝕方法（ ICP）刻蝕掉露出的AlGaN勢壘層102和AlN阻擋層101，並對GaN襯底100過刻約200納米。經過分區步驟後，所得結構如圖9所示，GaN襯底100分為了發光二極體器件區和高電子遷移率電晶體器件區，其中GaN襯底100的高電子遷移率電晶體器件區上形成有經過刻蝕後的AlN阻擋層201、 AlGaN勢壘層102和SiO2掩膜層103＇。

接下來，在發光二極體疊層形成步驟S4中，首先，採用MOCVD方法在GaN襯底100的發光二極體器件區依次外延約1.5微米厚度的n型摻雜GaN層；外延約15納米厚的多重量子阱發光層，例如是InGaN/GaN量子阱結構；外延約15納米厚的p型摻雜AlGaN層；外延約170納米厚的P型摻雜GaN層。然後，將器件放入氧化矽刻蝕液（BOE）中，剝離掉SiO2掩膜層103＇，得到GaN基集成器件的雛形，所得器件結構如圖10所示。

接下來，在高電子遷移率電晶體刻蝕步驟S5中，懸塗光刻膠，採用常規光刻工藝定義出LED器件的圖形，ICP刻蝕得到LED器件的臺面結構。

接下來，在發光二極體刻蝕步驟S6中，懸塗光刻膠，採用常規光刻工藝定義出HEMT器件的圖形，ICP刻蝕得到HEMT臺面結構，所得器件結構如圖11所示。

接下來，在高電子遷移率電晶體源極形成步驟S7中，首先，懸塗光刻膠，曝光出HEMT器件源端的歐姆接觸圖形；然後，電子束蒸發Ti/Al/Ni/Au電極，剝離後進行快速熱處理（RTP）處理，例如在N2氛圍下以850℃退火30s，得到良好的歐姆接觸。在圖12中示出了形成HEMT器件的源極203後的器件結構示意圖。

接下來，在電流散布層結構形成步驟S8中，首先，懸塗光刻膠，曝光出LED器件的上表面區域；然後，電子束蒸發Ni/Au，剝離得到電流散布層結構305。

接下來，在LED器件頂電極形成步驟S9中，首先，懸塗光刻膠，曝光出LED器件的頂電極區域；然後，電子束蒸發Ti/Al/Ti/Au，剝離得到LED器件的頂電極306。在圖13中示出了形成LED器件電流散布層結構305和LED器件頂電極306後的器件結構示意圖。

接下來，在HEMT器件柵極形成步驟S10中，首先，懸塗光刻膠，曝光出HEMT器件的柵極區域；然後，電子束蒸發Ni/Au，剝離得到良好的柵極接觸。最終得到單片集成結構的GaN基HEMT/LED器件，如圖14所示。

以上，針對本發明的GaN基集成器件製備方法的具體實施方式進行了詳細說明，但是本發明不限定於此。例如，部分步驟的順序可以調換，具體來說比如可以先進行分區步驟S3再外延高電子遷移率電晶體疊層形成步驟S2；另外，部分步驟可以省略，具體來說比如可以省略電流散布層結構形成步驟S8；另外，各步驟的具體實施方式根據情況可以不同，例如在發光二極體疊層形成步驟S4中，可以不進行P型摻雜AlGaN層的外延；此外，外延方法、刻蝕的方法、器件各部分的材料、厚度等參數均可根據實際情況進行選擇。

本發明能夠有效避免由於位錯問題導致的器件性能的退化，同時通過改變高電子遷移率電晶體的柵壓可以精確調控發光二極體的發光強度，有助於更好的應用在智能照明領域。

最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。