基於mems密碼鎖和雙fpga的ide硬碟物理加密系統的製作方法

2023-10-22 15:23:27

專利名稱：基於mems密碼鎖和雙fpga的ide硬碟物理加密系統的製作方法
技術領域：
本發明涉及的是一種信息安全技術領域的系統，具體的說，涉及的是一種基 於MEMS (微機電系統)密碼鎖和雙FPGA (現場可編程門陣列)的IDE硬碟物理 加密系統。
背景技術：
信息安全對於企業、政府、國防等部門有著極其重要的意義。 一般現有的硬 盤加密方法都通過存儲介質保存密鑰，使用比較器比對輸入密鑰正確與否，此方 法保密性差，易於破解。並且大多硬碟加密系統不具有認證功能，能夠進入系統 的非法用戶還是可以讀取硬碟信息，系統的安全保密作用大大降低。經對現有技術的文獻檢索發現，中國專利"一種計算機硬碟加密裝置"，專 利號99113164. 9，授權公告日2003年2月5日，通過加密晶片而組成的加密電 路，加密晶片是由控制單元電路、加解密單元電路，RAM存儲器及控制開關K組 成，對進出硬碟的數據流選擇性的硬體加密，從而實現介質加密。但此專利中使 用用戶輸入信息的方式作為硬碟加密的密鑰，並通過密鑰比對器判定密鑰是否正 確。這種通過存儲器保存密鑰的方法易於被非法用戶破解，保密性差。檢索中還 發現，中國專利"基於MEMS密碼鎖的硬碟加密系統"，公開號CN1838289，公 開日期2006年9月27日，採用MEMS密碼鎖加密卡驅動及認證模塊與PCI密碼 鎖加密專用板，利用MEMS密碼鎖運行所反饋的信號產生用於硬碟加解密的密鑰， 達到通過物理方法加密硬碟的目的，安全性高。但是該專利雖然也是使用的IDE 硬碟，但它必須在開啟加解密模塊連通硬碟和計算機後需要重啟計算機才能識別 硬碟。發明內容本發明的目的在於克服現有技術中存在的不足，提供一種基於MEMS密碼鎖 和雙FPGA專用板的IDE硬碟物理加密系統，使其達到通過物理方法產生密鑰加 密/解密硬碟的目的。本發明聯接和掃描硬體模塊，並對PCI密碼鎖硬碟加密卡進行改進，將MEMS控制模塊、加密/解密模塊分別固化在兩塊FPGA專用板上， 並使它們相互協作，結合MEMS密碼鎖與硬碟加密系統，MEMS密碼鎖中機械固化 了32位密碼，以此作為FPGA硬碟數據加密/解密模塊的密鑰，當物理認證通過 之後，該密鑰通過第一個FPGA傳輸給另一個FPGA中的加密/解密模塊，所加密 的IDE硬碟中的數據就能夠被正確讀寫。本發明是通過以下技術方案實現的，本發明包括MEMS密碼鎖驅動及認證 模塊、聯接和掃描硬體模塊、用於物理認證的FPGA專用板、用於數據加/解密的 FPGA專用板和MEMS密碼鎖。所述用於物理認證的FPGA專用板包括第一 FPGA、 PCI控制器、EEPROM PCI 配置晶片、可擦除的第一ROM、 MEMS密碼鎖驅動電路、MEMS控制模塊、密鑰處 理模塊。所述用於數據加密/解密的FPGA專用板包括第二FPGA、可擦除第二R0M、 兩個IDE擴展接口、加密/解密模塊。上述部件中，MEMS密碼鎖驅動及認證模塊、聯接和掃描硬體模塊安裝在主 機的作業系統硬碟內，分別通過PCI總線和SATA總線和兩塊FPGA專用板聯接。 第一 FPGA專用板一端與主機的PCI總線相連，另一端與MEMS密碼鎖聯接，受主 機的控制，第二FPGA專用板一端接主機主板上的IDE接口，另一端接IDE硬碟， 並且第二FPGA與第一FPGA聯接，受第一FPGA的控制。其中所述MEMS密碼鎖驅動及認證模塊以PCI協議通訊方式與第一 FPGA和密碼鎖驅動電路進行通訊；所述EEPR0M PCI配置晶片內部有存儲器，存有PCI驅動程序，使PCI控制器能夠正常工作；所述PCI控制器把PCI總線上的指令轉化為PCI局部總線端指令，由局部總 線指令控制PCI內部的1/0擴展晶片；所述I/O擴展晶片根據局部總線指令輸出控制字到MEMS密碼鎖驅動電路驅 動MEMS密碼鎖解碼，解碼的同時MEMS密碼鎖產生密鑰信號；所述密鑰處理模塊讀取MEMS密碼鎖發來的密鑰信號，判斷正確碼或是錯誤 碼的來臨，若取得32位正確碼，發送密鑰到第一FPGA;所述第一FPGA接收密鑰，給第二FPGA—個有效的使能信號，使第二FPGA正常工作，同時第一 FPGA把32位正確密鑰傳給第二 FPGA相連的加密/解密模塊， 第一FPGA在傳給第二FPGA密鑰的同時，通過PCI控制器給主機一個返回值，使 主機啟動聯接和掃描硬體模塊，所加密的IDE硬碟被系統識別；若判斷錯誤碼來 臨，由密鑰處理模塊發送復位相位到PCI局部總線執行MEMS密碼鎖復位動作同 時把一個表示錯誤的信號指令傳給主機；所述第一 ROM與第一 FPGA相連，其內部固化有MEMS控制模塊，系統上電後， 該模塊使第一 FPGA正常工作，來控制MEMS密碼鎖的按照要求運行；所述第二 ROM與第二 FPGA相連，其內部固化有加密/解密模塊，系統上電後， 該模塊自動運行，使第二FPGA正常工作，並能夠對經過第二 FPGA的數據根據 AES算法加密/解密；所述兩個IDE接口是普通的符合ATA協議的IDE接口 ，第一個是與主機主板 直接連接，另一個是連接IDE硬碟。所述的用於物理認證的FPGA專用板和用於加密/解密的FPGA專用板都是以 FPGA晶片為核心，用於物理認證的FPGA專用板用於物理加密，用於加密/解密 的FPGA專用板用於數據的加密/解密，兩塊專用板既通過主機相連，受主機控制， 兩塊專用板又通過第一 FPGA和第二 FPGA相連，第一 FPGA來控制第二 FPGA。所述的第一 FPGA —端與PCI控制器相連， 一端與MEMS密碼鎖相接，它在 PIO方式下進行數據傳輸。所述的第二 FPGA兩端與專用板上的擴展IDE接口相連，數據在第二 FPGA 是以並行的IDE協議下傳輸的，第二 FPGA在DMA模式下工作。所述的第一 FPGA當接收到32位正確密鑰後，通過給第二 FPGA —個有效的 使能信號來控制第二 FPGA，使其正常工作。所述的加密/解密模塊採用經典的AES-128加密算法進行加密/解密以MEMS 密碼鎖產生的密鑰對主機與硬碟間數據針對性地進行加密/解密處理。該模塊存 儲在第二ROM中，同時，與第二 ROM相連的第二 FPGA接在兩個IDE擴展接口之 間，實現數據在第二 FPGA是在並行的IDE協議下傳輸。所述的IDE加密硬碟在物理認證之前不可見，當物理認證通過後，第一FPGA 接收到一個32位密鑰之後，第一 FPGA給第二 FPGA —個有效的使能信號的同時， 第一 FPGA通過PCI控制器反饋給主機一個返回值，主機啟動聯接和掃描硬體模塊後，系統才能識別被加密的硬碟。所述的密鑰處理模塊是一塊微控制器，其一端與密碼鎖密鑰輸出線相連用於 接收密鑰信號； 一端與第一 FPGA相連，在32位密鑰全部接收到後，傳給第一 FPGA，由第一 FPGA向第一 FPGA中加密/解密模塊發送；另一端連接PCI局部總 線用於在MEMS密碼鎖鎖死，即密碼驗證失敗時，輸出MEMS密碼鎖復位相位。所述的MEMS密碼鎖驅動及認證模塊存儲在主機的作業系統硬碟中，用於在 作業系統環境下驅動用於物理認證的FPGA專用板。並提供認證功能，若認證通 過，可以讀取此硬碟信息；若認證錯誤失敗，復位MEMS密碼鎖復位到初始位置， 繼續下一次認證。所述的聯接和掃描硬體模塊，是在非加密狀態下安裝在主機的作業系統硬碟 上的，該模塊是利用枚舉的形式逐個檢測資源管理器內存區，若有硬體改動，就 使主機正確識別出這些改動。所述的PCI控制器主要由PCI控制晶片構成，是連接PCI總線與PCI局部總 線的橋梁， 一端與主機PCI總線連接，另一端連接第一FPGA。所述的EEPR0M PCI配置晶片與PCI控制器直接相連，用於配置PCI接口控 制器，使其正常工作。所述的MEMS控制模塊被固化在第一 FPGA相連的第一 ROM中，用來接收主機 通過PCI總線傳輸過來的密碼，然後將密碼轉換為可以控制密碼鎖運行的控制信 號，然後由第一FPGA輸出給密碼鎖驅動電路。所述的MEMS密碼鎖驅動電路是由4塊L6234電機驅動晶片組成。每塊L6234 驅動一個微電機。所述的可擦除第一 ROM和可擦除第二 ROM是一般的可擦除只讀存儲器，其中 第一 ROM與第一 FPGA聯接，用於固化MEMS控制模塊，第二 ROM與第二 FPGA聯 接，用於固化加密/解密模塊，它們在系統上電後，自動配置FPGA，使兩個FPGA 晶片正常工作。所述的IDE擴展接口，是聯接主機IDE接口和所加密的IDE硬碟，實現數據 遵循IDE傳輸協議並行傳輸。所述的MEMS密碼鎖是一種物理加密裝置，它以反幹涉齒輪集固化32位二元 密碼。兩個鑑碼電機的軸上都裝有耦合機構。其耦合盤上設計了與硬碟加密系統密鑰對應的缺口。在其解碼過程中，耦合機構產生一串信號，以這種物理的方式 產生的信號作為硬碟加密系統的密鑰。本發明使用MEMS密碼鎖特有的機械結構產生硬碟加密的密鑰，用此密鑰參 與硬碟加密系統。計算機中裝有兩塊硬碟， 一塊是主硬碟，其中裝有作業系統， 數據不做加密處理，可以直接讀取。另一塊是要加密的IDE硬碟，它通過用於數 據加密/解密的FPGA專用板與主板IDE接口相連。此硬碟需通過MEMS密碼鎖認 證，若認證通過，產生一串合法密鑰，此密鑰通過用於物理認證的FPGA專用板 中的第一 FPGA傳給第二 FPGA，並且第一 FPGA給第二 FPGA —個有效的使能信號， 使第二FPGA正常工作，同時第一FPGA通過PCI控制器給主機一個返回值，主機 來對第一 FPGA反饋的返回值進行判斷，若返回值表示密碼正確，主機開啟聯接 和掃描硬體模塊，這樣被加密的IDE硬碟就被系統識別，可以完成對數據的加密 /解密工作。與現有技術相比，本發明的有益效果是把MEMS密碼鎖與硬碟加密系統結 合在一起極大加強了安全強度。其中MEMS密碼鎖採用特殊的物理密碼，破解的 概率只有二千萬分之一；硬碟加密使用了介質加密的方法，即使把硬碟偷走，在 其他機器上也只能被系統認為是一塊未格式化的硬碟，無法讀出其中的正確信 息。同時，本發明採用兩塊FPGA晶片為基礎的專用板， 一塊負責物理認證，一 塊負責數據的加解密，並且用一個FPGA去控制另一塊，兩片晶片之間有效的通 信協作，提高了數據傳輸速率。


圖1為本發明結構框圖具體實施方式
下面結合附圖對本發明的實施例作詳細說明本實施例在以本發明技術方案 為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發明的保護 範圍不限於下述的實施例。如圖1所示，本實施例包括MEMS密碼鎖驅動及認證模塊、聯接和掃描硬 件模塊、用於物理認證的FPGA專用板、用於數據加密/解密的FPGA專用板和MEMS 密碼鎖。所述用於物理認證的FPGA專用板包括第一 FPGA、 PCI控制器、EEPROMPCI配置晶片、可擦除的第一 R0M、 MEMS密碼鎖驅動電路、MEMS控制模塊、密鑰處 理模塊。所述用於數據加密/解密的FPGA專用板包括第二FPGA 、可擦除第二R0M、 兩個IDE擴展接口、加密/解密模塊。所述的MEMS密碼鎖驅動及認證模塊、聯接和掃描硬體模塊安裝在主機的操 作系統硬碟內，分別通過PCI總線和SATA總線和兩塊FPGA專用板聯接。用於物 理認證的FPGA專用板一端與主機的PCI總線相連，另一端與MEMS密碼鎖聯接， 受主機的控制；用於加密/解密的FPGA專用板一端接主機主板上的IDE接口，另 一端接IDE硬碟，並且第二FPGA和第一FPGA聯接，受第一FPGA的控制。MEMS密碼鎖加密卡驅動及認證模塊以PCI協議通訊方式通過PCI控制器與 第一 FPGA通訊，EEPR0M PCI配置晶片需正確配置PCI接口控制器，EEPR0M PCI 配置晶片將認證模塊發出的控制信號傳輸給第一 FPGA中的MEMS控制模塊，然後 MEMS控制模塊輸出控制字到MEMS密碼鎖驅動電路驅動MEMS密碼鎖解碼，解碼 的同時MEMS密碼鎖產生密鑰信號，第一 FPGA中的密鑰處理模塊讀取MEMS密碼 鎖發來的密鑰信號，判斷正確碼或者是錯誤碼，若取得32位正確碼，發送密鑰 到第一FPGA，第一FPGA給第二FPGA—個有效的使能信號，使第二 FPGA正常工 作，接著把密鑰傳給第二FPGA中的加密/解密模塊，同時第一FPGA經PCI控制 器反饋給主機一個返回值，主機啟動聯接和掃描硬體模塊，被加密的IDE接口硬 盤被系統識別，硬碟信息經過加密/解密模塊能正確讀寫；若判斷錯誤碼來臨， 由密鑰處理模塊發送復位相位到第一 FPGA,執行MEMS密碼鎖復位動作。所述的MEMS密碼鎖驅動電路是由第一 FPGA控制，根據來自PCI控制器傳過 來的PCI指令，來控制後面相連的MEMS強鏈，MEMS密碼鎖驅動電路由4塊L6234 電機驅動晶片組成，每塊L6234驅動一個微電機。其中兩個是鑑碼電機，進行鑑 碼；另外兩個是復位電機，用於密碼錯誤後電機的復位。所述的PCI控制器主要由PCI控制晶片構成，是連接PCI總線與PCI局部總 線的橋梁， 一端與主機PCI總線連接，另一端連接第一 FPGA。它是主機與第一 FPGA數據和信號傳輸的通道，上電之後，有EEPROMPCI配置晶片對其進行配置， 使它能夠正常工作。所述的第一 FPGA和第二 FPGA是兩塊專用板的核心。第一 FPGA聯接PCI控制器和MEMS驅動電路，它負責物理認證。由於物理認證中數據的傳輸量不大， 它是以PIO的方式工作的；第二 FPGA兩端聯接用於加密/解密FPGA專用板上的 兩個IDE擴展接口 ，同時存儲加密/解密模塊的可擦除第二 ROM和第一 FPGA也與 其相聯，第二ROM負責控制對讀寫數據的加密/解密。第一 FPGA負責當認證通過 後給第二FPGA—個有效的使能信號，使其正常工作，並把所獲得的32位密鑰傳 給第二 FPGA中的加密/解密模塊。由於此時的數據傳輸量較大，該晶片在DMA 模式下工作。所述的EEPROMPCI配置晶片與第一 FPGA直接相連，用於配置PCI接口控制 器，使其正常工作。所述的密鑰處理模塊是一塊微控制器，接收密碼鎖密鑰輸出線發送的密鑰信 號。其一端與密碼鎖密鑰輸出線相連用於接收密鑰信號； 一端與第一FPGA相連， 當32位密鑰全部接收到密鑰處理模塊後，它把該32位密鑰傳給第一 FPGA，第 一 FPGA給第二 FPGA—個有效的使能信號，使第二FPGA正常工作，然後由第一 FPGA把密鑰傳給第二塊專用板中的加密/解密模塊。同時，第一 FPGA通過PCI 控制器給主機反饋一個返回值，若返回值表示認證通過，就啟動聯接和掃描硬體 模塊，用於加密的IDE硬碟被系統識別，選擇性的進行加密/解密工作。所述的可擦除第一 ROM和可擦除第二 ROM是一般的可擦除只讀存儲器，其中 第一 ROM與第一 FPGA聯接，用於固化MEMS控制模塊，第二 ROM與第二 FPGA聯 接，用於固化加密/解密模塊，它們在系統上電後，自動配置FPGA，使兩個FPGA 晶片正常工作。所述的數據加密/解密模塊固化在第二 ROM中，第二 FPGA得到使能信號後， 默認的執行保存在第二ROM中的模塊，它採用經典的AES-128加密算法，對主機 在讀寫加密/解密IDE硬碟的數據傳輸的數據流，進行加密/解密處理。在對加密 硬碟執行寫操作時，主機通過第二 FPGA把數據傳給加密模塊，未經過加密的明 文數據通過AES-128加密算法對其加密後，存儲在加密硬碟上的是密文數據。而 在對加密硬碟執行讀操作時，存儲在加密硬碟上的密文數據，首先通過AES-128 算法對其解密，再通過第二 FPGA傳送給主機，此時得到的數據是經過解密後的 明文數據。主機端的數據流始終都是明文數據，因此數據加密/解密模塊對於主 機而言是透明的。所述的MEMS密碼鎖是一種物理加密裝置，它以反幹涉齒輪集固化32位二元 密碼，兩個鑑碼電機的軸上都裝有耦合機構，其耦合盤上設計了與硬碟加密系統 密鑰對應的缺口，在其解碼過程中，耦合機構產生一串信號，以這種物理的方式 產生的信號作為硬碟加密系統的密鑰。所述的MEMS密碼鎖驅動及認證模塊存儲在主機的作業系統硬碟中，用於在 作業系統環境下驅動用於物理認證的FPGA專用板。它是使用VC開發的MFC程序， 調試成功後在非加密環境下安裝在主機上非加密的作業系統硬碟上，當系統開啟 後，桌面會主動跳出一個要求輸入密碼的對話框，等密碼輸入確認後，主機將密 碼通過PCI控制器傳給第一 FPGA，在第一FPGA控制下提供認證功能，若認證通 過，可以讀取此硬碟信息；若認證錯誤失敗，復位MEMS密碼鎖復位到初始位置， 繼續下一次認證。所述的聯接和掃描硬體模塊存儲在主機的作業系統硬碟中，它是利用VC編 寫的MFC程序，模塊啟動後通過枚舉的方式快速檢索資源管理器內存區有沒有硬 件改動，若發現有新安裝的硬體，就啟動它開始工作，其實該模塊的功能是用軟 件的方式實現了手動點擊資源管理器中的"掃描檢測硬體改動"。用於當物理認 證通過後給主機相連的IDE擴展接口有效的使能信號，使之正常工作，同時掃描 主機新安裝的硬體，使當系統通過物理認證後及時的刷新資源管理器，使系統識 別所加密的硬碟，增加系統的穩定性。本發明工作時，編寫MEMS密碼鎖驅動及認證模塊以及聯接和掃描硬體模塊， 在非加密硬碟作業系統環境下加載到主機中，同時編寫MEMS控制模塊和加密/ 解密模塊分別固化到兩個專用板的第一 ROM和第二 ROM中，在進行MEMS密碼鎖 認證前，第二FPGA使能端位置低，不能正常工作，所以加密硬碟不可見，只有 認證程序通過認證後，第一FPGA給第二FPGA的使能端一個有效的信號，使第二 FPGA正常工作，主機接到正確的返回值時，啟動聯接和掃描硬體模塊，才能在 資源管理器中看到加密硬碟盤符，並讀取其中數據。認證程序首先彈出窗口要求 輸入密碼，輸入密碼確認後，MEMS密碼鎖驅動及認證模塊以PCI協議通訊方式 與用於物理認證的FPGA專用板通訊，EEPROMPCI配置晶片配置PCI晶片，使得 PCI總線指令可以通過PCI晶片傳送到MEMS控制模塊，用以通過MEMS密碼鎖驅 動電路驅動MEMS密碼鎖執行鑑碼動作。在鑑碼的同時，由MEMS密碼鎖機械結構產生密鑰信號傳輸至FPGA密鑰處理模塊。FPGA密鑰處理模塊在接收到一個密鑰 信號時，把此密鑰保存，並且計數器從零開始計數，到下一個密鑰信號來臨後清 零，並與前幾個密鑰一起保存起來，重新開始計數，這些保存的密鑰與MEMS密 碼鎖的走碼位一致，當計數器超時得時候說明遇到錯位碼，此時可以根據所記錄 的密鑰，使MEMS密碼鎖復位到初始位置。在密鑰處理模塊接收到32位密碼後， 說明得到的密鑰是正確的。密鑰處理模塊把密鑰傳給第一 FPGA內，第一 FPGA 使第二FPGA—個有效的使能信號，使第二FPGA正常工作，同時第一FPGA把32 位正確密鑰傳給第二 FPGA相連的加密/解密模塊，第一 FPGA在傳第二 FPGA密鑰 的同時，通過PCI控制器給主機一個返回值，使主機啟動聯接和掃描硬體模塊， 所加密的IDE硬碟被系統識別，第二 FPGA相連的第二 ROM中數據加密/解密模 塊根據此密鑰解密硬碟信息，由此可以正確讀取資料，並正確寫入數據；如果 計數器計數超出設定的最大值還沒接收到下一個密鑰信號來臨，說明MEMS密碼 鎖遇到錯位鎖死。這時MEMS密碼鎖需要復位，密鑰處理模塊根據所記錄的密碼 位，輸出復位信號到MEMS控制模塊，MEMS密碼鎖反向走碼復位到初始相位，並 將結果通過PCI控制器反饋給認證模塊。認證失敗，需要再次輸入密碼，重新進 行認證。在加密硬碟首次使用時，認證通過後還需在作業系統環境下分區並格式 化硬碟，使其分區表也作加密處理，然後才能讀寫信息。
權利要求
1. 一種基於MEMS密碼鎖和雙FPGA的IDE硬碟物理加密系統，包括MEMS密碼鎖驅動及認證模塊、聯接和掃描硬體模塊、用於物理認證的FPGA專用板、用於數據加密/解密的FPGA專用板和MEMS密碼鎖，其特徵在於所述用於物理認證的FPGA專用板包括第一FPGA、PCI控制器、EEPROM PCI配置晶片、可擦除的第一ROM、MEMS密碼鎖驅動電路、MEMS控制模塊、密鑰處理模塊；所述用於數據加密/解密的FPGA專用板包括第二FPGA、可擦除第二ROM、兩個IDE擴展接口、加密/解密模塊；上述MEMS密碼鎖驅動及認證模塊、聯接和掃描硬體模塊安裝在主機的作業系統硬碟內，分別通過PCI總線和SATA總線和兩塊FPGA專用板聯接，第一FPGA專用板一端與主機的PCI總線相連，另一端與MEMS密碼鎖聯接，受主機的控制，第二FPGA專用板一端接主機主板上的IDE接口，另一端接IDE硬碟，並且第二FPGA與第一FPGA聯接，受第一FPGA的控制，其中；所述MEMS密碼鎖驅動及認證模塊以PCI協議通訊方式與第一FPGA和密碼鎖驅動電路進行通訊；所述EEPROM PCI配置晶片內部有存儲器，存有PCI驅動程序，使PCI控制器能夠正常工作；所述PCI控制器把PCI總線上的指令轉化為PCI局部總線端指令，由局部總線指令控制PCI內部的I/O擴展晶片；所述I/O擴展晶片根據局部總線指令輸出控制字到MEMS密碼鎖驅動電路驅動MEMS密碼鎖解碼，解碼的同時MEMS密碼鎖產生密鑰信號；所述密鑰處理模塊讀取MEMS密碼鎖發來的密鑰信號，判斷正確碼或是錯誤碼的來臨，若取得32位正確碼，發送密鑰到第一FPGA；所述第一FPGA接收密鑰，給第二FPGA一個有效的使能信號，使第二FPGA正常工作，同時第一FPGA把32位正確密鑰傳給第二FPGA相連的加密/解密模塊，第一FPGA在傳給第二FPGA密鑰的同時，通過PCI控制器給主機一個返回值，使主機啟動聯接和掃描硬體模塊，所加密的IDE硬碟被系統識別；若判斷錯誤碼來臨，由密鑰處理模塊發送復位相位到PCI局部總線執行MEMS密碼鎖復位動作同時把一個表示錯誤的信號指令傳給主機；所述第一ROM與第一FPGA相連，其內部固化有MEMS控制模塊，系統上電後，該模塊使第一FPGA正常工作，來控制MEMS密碼鎖的按照要求運行；所述第二ROM與第二FPGA相連，其內部固化有加密/解密模塊，系統上電後，該模塊自動運行，使第二FPGA正常工作，並能夠對經過第二FPGA的數據根據AES算法加密/解密；所述兩個IDE接口是普通的符合ATA協議的IDE接口，第一個是與主機主板直接連接，另一個是連接IDE硬碟。
2、 根據權利要求1所述的基於MEMS密碼鎖和雙FPGA的IDE硬碟物理加密 系統，其特徵是，所述的用於物理認證的FPGA專用板和用於加密/解密的FPGA 專用板都是以FPGA晶片為核心，用於物理認證的FPGA專用板用於物理加密，用 於加密/解密的FPGA專用板用於數據的加密/解密，兩塊專用板既通過主機相連， 受主機控制，兩塊專用板又通過第一 FPGA和第二 FPGA相連，第一FPGA來控制 第二 FPGA。
3、 根據權利要求1或2所述的基於MEMS密碼鎖和雙FPGA的IDE硬碟物理 加密系統，其特徵是，所述的第一 FPGA —端與PCI控制器相連， 一端與MEMS 密碼鎖相接，它在PIO方式下進行數據傳輸。
4、 根據權利要求1或2所述的基於MEMS密碼鎖和雙FPGA的IDE硬碟物理 加密系統，其特徵是，所述的第二 FPGA兩端與專用板上的擴展IDE接口相連， 數據在第二 FPGA內部是以並行的ATA協議下傳輸的，且第二 FPGA在D區模式下 工作。
5、 根據權利要求1或2所述的基於MEMS密碼鎖和雙FPGA的IDE硬碟物理 加密系統，其特徵是，所述的第一FPGA當接收到32位正確密鑰後，通過給第二 FPGA —個有效的使能信號來控制第二 FPGA，使其正常工作。
6、 根據權利要求1所述的基於MEMS密碼鎖和雙FPGA的IDE硬碟物理加密 系統，其特徵是，所述的加密/解密模塊採用經典的AES-128加密算法進行加密/ 解密，該模塊存儲在第二ROM中，同時，與第二 ROM相連的第二 FPGA接在兩個 IDE擴展接口之間，實現數據在第二 FPGA是在並行的ATA協議下傳輸。
7、 根據權利要求1所述的基於mems密碼鎖和雙fpga的ide硬碟物理加密 系統，其特徵是，所述的ide加密硬碟在物理認證之前不可見，當物理認證通過 後，第一 fpga接收到一個32位密鑰之後，第一 fpga給第二 fpga —個有效的使 能信號的同時，第一 fpga通過pci控制器反饋給主機一個返回值，主機啟動聯 接和掃描硬體模塊後，系統才能識別被加密的硬碟。
8、 根據權利要求1或7所述的基於mems密碼鎖和雙fpga的ide硬碟物理 加密系統，其特徵是，所述的聯接和掃描硬體模塊，是在非加密狀態下安裝在主 機的作業系統硬碟上的，該模塊是利用枚舉的形式逐個檢測資源管理器內存區， 若有硬體改動，就使主機正確識別出這些改動。
9、 根據權利要求1所述的基於mems密碼鎖和雙fpga的ide硬碟物理加密 系統，其特徵是，所述的密鑰處理模塊是一塊微控制器，其一端與密碼鎖密鑰輸 出線相連用於接收密鑰信號； 一端與第一 fpga相連，在32位密鑰全部接收到後， 傳給第一 fpga，由第一 fpga向第一 fpga中加密/解密模塊發送；另一端連接pci 局部總線用於在mems密碼鎖鎖死，即密碼驗證失敗時，輸出mems密碼鎖復位相 位。
全文摘要
一種信息安全技術領域的基於MEMS密碼鎖和雙FPGA的IDE硬碟物理加密系統。本發明中，MEMS密碼鎖驅動及認證模塊與用於物理認證的FPGA專用板通訊，PCI控制器把PCI總線上的指令轉化為第一FPGA內部總線端指令，由I/O信號擴展晶片輸出控制字到MEMS密碼鎖驅動電路驅動MEMS密碼鎖解碼，同時產生密鑰信號，密鑰處理模塊讀取密鑰信號判斷是否正確，若正確，發送密鑰到第一FPGA，第一FPGA首先給第二FPGA一個有效的使能信號，使其正常工作，然後把密鑰傳給加密/解密模塊，同時第一FPGA給主機一個返回值，啟動聯接和掃描硬體模塊，加密硬碟被識別；若錯誤，執行MEMS密碼鎖復位動作，同時傳給主機錯誤密碼的信息。
文檔編號G06F3/06GK101281503SQ20081003818
公開日2008年10月8日 申請日期2008年5月29日 優先權日2008年5月29日
發明者張衛平, 李怡斌, 堅 湯, 鵬 許, 陳文元 申請人:上海交通大學