具有三個電氣隔離的電極的電晶體及形成方法
2023-10-22 15:46:17
專利名稱：具有三個電氣隔離的電極的電晶體及形成方法
技術領域：
本發明涉及半導體，更具體地，涉及用於存儲器的電晶體。
背景技術：
隨著電晶體的幾何尺寸引人注目地減小到亞微米的尺寸，由於較小尺寸所產生的對器件物理的影響，迫使電晶體的結構改變。特別地，電晶體的溝道變得非常窄。由於小的溝道長度，電晶體的漏極開始不利地控制溝道中的電流傳導，而非由柵極作為控制機制。該問題已得到良好的證明，並且通常被稱為短溝道效應。為了減小短溝道效應的問題，其他人提出了這樣的電晶體結構，其中將柵極安置在溝道的反面。儘管該方法引人注目地減小了短溝道效應問題，但是由於使反面安置的柵完全對準對於批量生產而言是難於實現的，因此批量製造該結構的能力是成問題的。作為替換方案，提出了一種電晶體結構，其具有由柵極圍繞的垂直的矽溝道，以減小短溝道效應。該電晶體被稱為數個不同的名稱，包括FINFET和雙柵電晶體。儘管FINFET電晶體的某些實現方案具有單一的柵極，但是其它的實現方案使用了兩個電氣隔離的柵極，用於改善包括電晶體閾值電壓控制的性能。為了使溝道周圍的兩個柵極電氣隔離，使用了化學機械拋光(CMP)或拋光步驟。由於這些電晶體的窄的鰭式結構，拋光步驟趨於引起不均勻的拋光或者電晶體器件的「凹陷」。
減小的電晶體結構還帶來了集成非易失(例如，只讀存儲器和快閃記憶體Flash)和易失(DRAM和SRAM)存儲器陣列的能力，用於片上系統(SOC)應用。典型地，需要利用不同的工藝實現的不同的電晶體結構，用於實現非易失和易失存儲器陣列。例如，Flash存儲器電晶體是利用浮柵結構實現的，其位於溝道和控制柵極之間。相反地，DRAM存儲器電晶體是利用平面電晶體實現的，其控制深槽電容器。該平面電晶體使用單一平面的溝道，其使源極和漏極分離，並且由上面的柵極控制。由於必須實現不同的工藝和結構，因此對在單一的集成電路上實現易失和非易失存儲器陣列的需要，增加了相當大的成本。此外，由於所需要的不同的電晶體結構，相同的集成電路上的電晶體的工作特性可能明顯不同。
將藉助於示例描述本發明，但是其不限於附圖，在附圖中相似的參考符號表示相似的元件，並且其中圖1～4以剖面圖的形式說明了根據本發明的第一形式的場效應電晶體；圖5以透視圖的形式說明了圖4的場效應電晶體；圖6以剖面圖的形式說明了具有電接觸的圖4的場效應電晶體；圖7～11以剖面圖的形式說明了使用第二形式的場效應電晶體的易失存儲器電晶體和非易失存儲器電晶體的存儲器應用；圖12以頂部平面圖的形式說明了圖11的易失存儲器電晶體和非易失存儲器電晶體；圖13以剖面圖的形式說明了具有電接觸的圖11的易失存儲器電晶體和非易失存儲器電晶體；並且圖14說明了通過使用圖11的易失存儲器電晶體和非易失存儲器電晶體實現不同類型的存儲器陣列的集成電路的平面圖。
本領域的技術人員應認識到，圖中的元件被說明用於簡化和清晰的目的，並且不必依比例繪製。例如，圖中某些元件的尺寸可以相對於其它的元件放大，以協助理解本發明的實施例。
具體實施例方式
圖1中說明的是場效應電晶體10的製造階段中的半導體晶片12的剖面圖，該場效應電晶體10具有三個電氣隔離的柵極結構。半導體晶片12包括基板15，其是通過多種半導體材料中的任何材料實現的，諸如SOI晶片，或者通過任何機械基板實現，諸如玻璃或藍寶石基板。在基板15上面是絕緣層13。絕緣層13可以通過任何氧化物或任何氮化物或藍寶石實現。在絕緣層13上面是構圖的鰭式半導體結構，其形成了FinFET(鰭式場效應電晶體)的溝道14，其是矽(多晶矽、晶體矽、各向異性矽、SiGe、鍺、或任何這些材料的組合)。在溝道14上面是氧化物16。在氧化物16上面是第三柵極18(第一和第二柵極在下面標記)。在一個形式中，第三柵極18是多晶矽。在另一形式中，第三柵極18可以是使用傳統的注入工藝的摻雜材料。在第三柵極18上面是氧化物層20。在一個形式中，氧化物20是二氧化矽。在氧化物層20上面是氮化物層22。在一個形式中，氮化物層22是氮化矽。為了形成所說明的場效應電晶體10的結構，溝道14、氧化物16、第三柵極18、氧化物層20和氮化物層22中的每一個，通過指定材料的層的熱生長或者層的澱積形成。傳統地通過刻蝕層對該層構圖，以產生場效應電晶體10的結構。結果溝道14、氧化物16、第三柵極18和氮化物層22具有暴露的側壁。
圖2說明的是圖1的場效應電晶體10的進一步的處理。在刻蝕之後執行犧牲氧化物清洗步驟。溝道14具有側壁，其在圖2的剖面圖中被說明為是相對的。在溝道14的側壁(在溝道14的相對側面上的圖2中的第一和第二側壁)上形成了氧化物層26，並且在第三柵極18的側壁上形成了氧化物層28。應當理解，氧化物層26實際上是圍繞溝道14的連續材料層，並且因此未將不同的參考數字分配給左側和右側。氧化物層26和氧化物層28可以以傳統的方式熱生長或澱積。氧化物層26被提供用作柵介質，而氧化物層28被提供用作用於阻礙第三柵極18同其它表面接觸的隔離。應當理解，其它的材料也適於用作氧化物層26和氧化物層28。例如，氧氮化物或任何高介電常數的材料，例如，氧化鉿，或者這些材料的組合等，可以用作用於每個氧化物層26和氧化物層28的材料。
圖3中說明的是圖2的場效應電晶體10的進一步的處理。在現有結構周圍形成了共形多晶矽層30。在一個形式中，多晶矽層30是澱積的。可以實現任選的多晶矽層30的注入。該任選的注入可以採用數種形式中的一種。該注入可以採用多種注入材料，其具有相同的或不同的物質(即，N型和P型)，諸如硼、磷或砷等。注入物質的劑量、方向和能量可以改變，以針對溝道14的左側和右側，定義多晶矽層30中的區域的傳導率。如果多晶矽層30的摻雜類型不同於第一柵極18的摻雜，則允許控制溝道閾值電壓，如同非對稱雙柵電晶體。在其它形式中，多晶矽層30可以通過其它的材料實現，諸如鍺矽、氮化鈦、氮化鉭矽或矽化物或者這些材料的組合。在多晶矽層30上面是抗反射塗層(ARC)層32。在一個形式中，ARC層32是氮化物。應當理解，ARC層32是任選的層。ARC層32對於現有的結構是共形的，並且是澱積的。將旋塗光刻膠層34澱積到場效應電晶體10上，其高度為，初始大於氮化物層22的上表面的高度，並且隨後被回刻，以暴露一部分ARC層32。該刻蝕可以是各向同性或各向異性刻蝕。旋塗光刻膠層34使FinFET的鰭式區域上面的氮化物ARC層32暴露，同時覆蓋ARC層32的其它部分。其它的旋塗材料，諸如旋塗玻璃，可用於旋塗光刻膠層34。可替換地，可以使用傳統的旋塗或澱積技術使旋塗光刻膠層34形成為所需的高度。
圖4中說明的是圖3的場效應電晶體1O的進一步的處理。在圖4中，場效應電晶體10被刻蝕，以移除ARC層32的暴露部分和一部分多晶矽層30。該刻蝕導致了第一柵極44和第二柵極42的形成。該刻蝕可以停止於不同的點。在另一形式中，使用CMP拋光步驟，並且該拋光導致了第一柵極44的上表面處於邊緣52。在執行刻蝕時，可以使第一柵極44和第二柵極42的上表面位於不同的位置，諸如位於邊緣52，或者進一步往下，諸如位於邊緣55。第一柵極44和第二柵極42的上表面的位置確定了在第三柵極18和每個第一柵極44和第二柵極42之間存在多大的容性耦合。因此，在某些應用中，通常較理想的是，當第一柵極44和第二柵極42的上表面低於第三柵極18的下表面時停止刻蝕。在其它應用中，理想的是在第三柵極和每個第一柵極和第二柵極之間具有一定量的容性耦合。因此，該刻蝕在第一柵極44和第二柵極42的尺寸控制中，提供了相當大的靈活度。使用傳統的溼法刻蝕步驟，移除旋塗光刻膠層34和氮化物ARC層32。此外，可以通過傳統的溼法刻蝕步驟，移除氮化物ARC層22。而且，應當注意，當適當的材料用於旋塗光刻膠層34，並且氮化物用於ARC層32和氮化物層22，用於實現同其的電接觸時，可以使這些層保留在適當的位置，而非將其刻蝕掉。例如，如果旋塗光刻膠層34被實現作為旋塗介質，並且每個第一柵極，第二柵極和第三柵極是矽化物或金屬時，不需要將旋塗光刻膠層34、ARC層32和氮化物層22刻蝕掉。
圖5中說明的是圖4的場效應電晶體10的透視圖。使用傳統的光刻方法對第一柵極44、第二柵極42、第三柵極18、氮化物層22和氧化物層20進行光刻構圖和刻蝕。該構圖定義了關於圖5中說明的第一柵極44、第二柵極42和第三柵極18的柵長度。使用光刻膠作為掩膜，移除部分多晶矽層30、氮化物層22、氧化物層20和第三柵極18。氧化物層26和柵氧化物16在該光刻構圖的刻蝕過程中用作刻蝕阻擋層。該處理使這樣的區域暴露，即其中通過傳統的摻雜步驟，諸如注入，形成了源極區域70和漏極區域72。可以實現另外的處理。例如，可以形成側壁隔層(未示出)，其同每個第一柵極44、第二柵極42和第三柵極18相鄰。而且，可以實現暴露的矽半導體表面的矽化，以減少矽表面的電阻率。如果這樣操作，則該矽化將在第一柵極44、第二柵極42、第三柵極18、源極區域70和漏極區域72的暴露部分的上表面處形成矽化層。應當注意，可以改變此處描述的工藝步驟的順序。例如，用於形成第一柵極44和第二柵極42的刻蝕(或者可替換的拋光)可以在上文描述的形成隔層(未示出)或矽化之後實現。
圖6中說明的是場效應電晶體10的進一步的處理，其中通過澱積諸如氧化物、氮化物、低介電常數的介質或者這些材料的組合的層，形成了夾層介質(ILD)66。ILD 66中的接觸孔是光刻定義和刻蝕的。該接觸孔可以針對全部三個第一柵極44、第二柵極42和第三柵極18，或者僅針對這三個柵極中的所選擇的柵極。當形成接觸孔時，金屬接觸64在通過上文所述的矽化步驟產生的矽化物區域63處連接第一柵極44。相似地，金屬接觸58在矽化物區域65處連接第二柵極42，並且金屬接觸62在矽化物區域61處連接第三柵極18。任何金屬可用於金屬接觸58、62和64，諸如鎢或氮化鈦或者其它金屬。金屬接觸64連接到第一偏置電壓VBIAS 1。金屬接觸58連接到第二偏置電壓VBIAS 2。金屬接觸62連接到第三偏置電壓VBIAS 3。這三個偏置電壓可以是相同的電壓或者可以是不同的電壓或者僅有兩個偏置電壓是相同的。
晶體矽被形成為具有三個電氣隔離的柵極，第一柵極44、第二柵極42和第三柵極18。所有這三個柵極可以獨立地控制溝道14。每個金屬接觸58、62和64可以分離地偏置有不同的電壓電位，以控制諸如閾值電壓、「開啟」電流和「截止」電流的特性。此外，通過改變所選擇的用於注入到第一柵極44、第二柵極42和第三柵極18的摻雜濃度，可以改變這三個電氣隔離的柵極的每一個的摻雜濃度。該摻雜濃度變化和類型確定了場效應電晶體10的閾值電壓特性。
圖7中說明的是具有多個電氣隔離的柵極的場效應電晶體的另一形式，其額外地具有存儲器存儲能力。特別地，在晶片101上提供了非易失區域104和易失區域106，並且其分別由電晶體105和電晶體103表示。使用光刻和刻蝕定義電晶體105和103的寬度。應當注意，非易失區域104中的電晶體的寬度大於易失區域106中的電晶體的寬度。還應當注意，形成電晶體105和103的電晶體疊層的高度是相同的，這是因為它們是由相同的層形成的。在所說明的形式中，非易失區域104和易失區域106被安置在晶片101的不同的區域中，其由兩個區域之間的破隙表示。向基板107提供上面的絕緣層109。溝道113位於絕緣層109上面。電荷存儲結構由溝道113上的介質層115、介質層115上的電荷存儲層118和控制柵介質119形成。在一個形式中，每個介質層115和控制柵介質119是氧化物，並且是熱生長的。在另一形式中，介質層115是氧氮化物層或者CVD形成的氧化物。通過使用納米糰簇層，形成了電荷存儲層118。在一個形式中，由矽納米晶體實現納米糰簇。在另一形式中，由電荷俘獲氮化物材料層實現納米糰簇。在另一形式中，使用這些材料的組合形成納米糰簇。還可以使用其它的電荷存儲材料。在電荷存儲結構上面是第三柵極123，其在控制柵介質119上面。在控制柵介質119上面是襯墊氧化物層127和氮化物層131。
在非易失區域106中，溝道111在絕緣層109上面。電荷存儲結構由溝道111上的介質層117、介質層117上的電荷存儲層120和控制柵介質121形成。在一個形式中，每個介質層117和控制柵介質121是氧化物，並且是熱生長的。在另一形式中，介質層117是氧氮化物層或者CVD形成的氧化物。通過使用納米糰簇層，形成了電荷存儲層120。在一個形式中，由矽納米晶體實現納米糰簇。在另一形式中，由電荷俘獲氮化物材料層實現納米糰簇。在另一形式中，使用這些材料的組合形成納米糰簇。還可以使用其它的電荷存儲材料。在電荷存儲結構上面是第三柵極125，其在控制柵介質121上面。在控制柵介質121上面是襯墊氧化物層129和介質層133，其在一個形式中是氮化物。
圖8中說明的是圖7的場效應電晶體的進一步的處理。分別在溝道113和第三柵極123的側壁上形成介質層135和139。相似地，分別在溝道111和第一柵極125的側壁上形成介質層137和介質層141。使用傳統的CVD方法，在全部的暴露表面上形成納米糰簇層143。如上文所提及的，納米糰簇143可以是多種不同電荷存儲材料中的任何材料。在納米糰簇143上面是介質層145。該介質層145可以是澱積或生長的，並且在一個形式中，其是氮化物層、氧化物層或氧氮化物層中的一個。
圖9中說明的是圖7的場效應電晶體的進一步的處理。使用任選的各向異性刻蝕，從該結構的暴露的水平表面上，並且部分地在同電晶體疊層的邊緣相鄰的垂直方向中，刻蝕掉納米糰簇143的區域。儘管圖9說明了，沿電晶體疊層的側壁，直到低於第三柵極123和125的點，刻蝕納米糰簇143，但是自側壁刻蝕的納米糰簇量可以從沿氮化物層131的任何點變化到沿溝道113的側壁的任何點。該刻蝕分別為電晶體105和103產生了分離的介質層145和介質層146。相似地，分別為電晶體105和103產生了分離的納米糰簇143和144。此外，未發生納米糰簇143的刻蝕，並且未實現圖9的處理。
圖10中說明的是圖7的電晶體的進一步的處理。在電晶體105和103上進行柵極層147的共形澱積。柵極層147可以是多晶矽、鍺矽、金屬或其組合。在柵極層147上面是氮化物層149。可使用其它的介質替換氮化物。該氮化物層149用作ARC層。此時，可以使用光刻方法在晶片101上定義柵極材料的預定區域，隨後將在其中安置第一柵極、第二柵極和第三柵極。此時，在不存在保護氮化物層149的柵極構圖的區域中，可以執行氮化物層149、柵極層147、氮化物層131、氧化物層127、第三柵極123和電荷存儲結構(控制柵介質119、電荷存儲層118和介質層115)的移除。將旋塗光刻膠層151澱積到場效應電晶體105和103上，其高度為，初始大於氮化物層149的上表面的高度，隨後被回刻蝕以暴露一部分氮化物層149。該刻蝕可以是各向同性或各向異性刻蝕。旋塗光刻膠層151使FinFET的鰭式區域上面的氮化物層149暴露，同時覆蓋氮化物層149的其它部分。其它的旋塗材料，諸如旋塗玻璃，可用於旋塗光刻膠層151。
在圖11中，場效應電晶體105和103被刻蝕，以移除氮化物層149的暴露部分和一部分柵極層147。該刻蝕導致了電晶體105的第一柵極153和第二柵極155的形成，並且導致了電晶體103的第一柵極157和第二柵極159的形成。再次地，該刻蝕可以停止於除了圖11中說明的特定的點以外的不同的點。以傳統的方式移除剩餘的旋塗光刻膠層151和氮化物層149。然而，應當注意，如果適當的材料，諸如旋塗玻璃，用於旋塗光刻膠層151，則可以將旋塗光刻膠層151、氮化物層149和氮化物層131保留在適當的位置。在另一形式中，可以通過與移除氮化物層149的步驟相同的步驟，移除氮化物層131。由於非易失區域104的電晶體105具有與易失區域106的電晶體103相同的垂直尺寸，因此除了前面提及的柵極寬度的差異以外，電晶體105和電晶體103的外形是相同的。
圖12中說明了圖11表示的目前狀態下的每個電晶體103和電晶體105的頂部平面圖。柵極接觸區域173位於電晶體105的氮化物層131上。柵極接觸區域175和柵極接觸區域177分別位於電晶體103的第一柵極157和第二柵極159上面。源極接觸區域179位於電晶體105的源極擴散區域上面，並且漏極接觸區域181位於電晶體105的漏極擴散區域上面。相似地，源極接觸區域185位於電晶體103的源極擴散區域上面，並且漏極接觸區域183位於電晶體103的漏極擴散區域上面。如由頂部示圖所看到的，易失區域106的電晶體103的溝道寬度典型地小於非易失區域104的電晶體105的溝道寬度，但是沒有必要必須比其小。形成非易失存儲電晶體的電晶體105的寬度主要由所需用於實現同第三柵極123的電接觸的面積量定義。電晶體105的寬度還依賴於用於使電晶體105是非易失的電荷存儲層118中所需的電荷存儲面積量。換言之，電晶體105的寬度需要是足夠大的，用於在從第三柵極123移除偏置電壓時，使電荷存儲層118保留其電荷。相反地，由於存儲特性由溝道111的側壁中的電荷存儲元144定義，而非由電荷存儲層120的寬度定義，因此電晶體103可以具有較窄的寬度。此外，不必在頂部的第三柵極125處實現針對電晶體103的電接觸。因此，電晶體103的高度以及介質層137和介質層146的電學特性，控制電晶體103的存儲保持特性，而電晶體105的寬度以及控制柵介質119和介質層115的電學特性控制電晶體105的存儲保持特性。任選地，可以存在額外的針對每個第一柵極153、第二柵極155和第三柵極123的接觸(未示出)。該接觸可用於實現溝道113和114、電荷存儲層的納米糰簇層143和電荷存儲元件的納米糰簇層144、或者電荷存儲層118和電荷存儲層120的額外的偏置。
圖13中說明的是電晶體105和103的截面圖，其中形成了針對預定的電晶體柵極的矽化接觸過孔。針對非易失區域104中的每個電晶體，實現了單一的柵極接觸。所接觸的用於非易失區域104中的每個電晶體的柵極，是上面的柵極或者頂部柵極，其位於溝道上面。針對易失區域106中的每個電晶體，實現了兩個柵極接觸。所接觸的用於易失區域106中的每個電晶體的柵極，同電晶體的側壁相鄰。在通過接觸173、175和177實現接觸的情況中，分別形成了下面的矽化物區域165、167和171。通過編程(即，寫)，即利用針對溝道上面的柵極的單一的電壓，使非易失區域104中的每個電晶體偏置，並且使溝道是足夠寬的，以使電荷保持在納米糰簇層143中，電晶體105用作非易失存儲器存儲元件。相似地，在同溝道111的側壁相鄰的兩個柵極處使電晶體103偏置時，電晶體103的納米糰簇層144被充電，並且在第一柵極157或第二柵極159處刷新功率或維持功率時保持電荷。
圖14中說明的是集成電路180，其具有兩個不同類型的存儲器，其是使用同用於實現如非易失區域104中的電晶體105的電晶體、區域105中的如圖1～6中體現的電晶體10的電晶體(其具有含有三柵電晶體的電路)、和如易失區域106中的電晶體103的電晶體的處理相同的處理實現的。儘管動態存儲器，諸如DRAM被認為是關於易失區域106的存儲器件的類型，但是還可以實現其它類型的易失存儲器陣列，諸如FLASH存儲器陣列。使用三柵電晶體，可以在區域105中實現任何類型的電路，包括邏輯電路、模擬電路和數字電路。在集成電路180中可以包括任何其它的多種電路模塊(未示出)，其使用此處描述的一個或全部三個類型的電晶體功能(NVM三柵電晶體、易失存儲器三柵電晶體和非存儲三柵電晶體結構)。應當認識到，可以實現僅使用圖14中說明的三個電路類別中的一個或兩個的集成電路。
到目前為止，應當認識到，提供了一種電晶體結構，其具有三個獨立的柵極。在一個形式中，該電晶體可被設置為提供通用存儲器架構，其中可以使用相同的半導體工藝，在相同的集成電路上實現非易失和易失存儲單元。此處描述的電晶體結構的多樣性顯著地減少了同在相同晶片上製造諸如Flash或具有ROM的DRAM或RAM的存儲器相關聯的成本。傳統地，需要在集成電路上實現使用不同的處理步驟製造的不同的存儲器模塊。通過具有三個獨立的柵極，該電晶體用於提供三個不同的溝道電氣調製的源。通過增加的溝道電流控制，可以更加準確地控制電晶體的閾值電壓(即，通過改變柵極的偏置組合，可以動態地提高或降低閾值電壓)。依賴於用於使溝道同三個柵極接合的柵介質的尺寸和類型，並且依賴於柵極的尺寸和摻雜以及柵極的材料構成，還可以設置電晶體閾值電壓。可以通過傳統的注入或現場摻雜，對第三柵極進行摻雜。可以通過有角度注入向第一和第二柵極注入相同或不同的物質。第一和第二柵極還可以進行原位摻雜，以獲得相同的傳導率。
通過使用一種類型的存儲器存儲物質用於電荷存儲層118和不同類型的存儲器存儲物質用於電荷存儲層143，可以產生不同的讀和寫存儲器機制。特別地，通過使用上面的第三柵極，使用熱載流子注入(HCI)，可以對電晶體105編程(即，寫)，並且通過源極和漏極之間的載流子傳導，通過隧穿或熱空穴載流子，可以擦除電晶體105。通過使用第一柵極157和第二柵極159，使用隧穿或熱溝道編程，可以對電晶體103編程。通過使用源自三個柵極的任何柵極的隧穿或者通過適當的偏置源漏，可以擦除電晶體103。
在前面的說明書中，通過參考具體的實施例描述了本發明。然而，本領域的普通技術人員應認識到，在不偏離如附屬權利要求所闡述的本發明的範圍的前提下，可以進行多種修改和變化。例如，在上文所述的刻蝕和清洗步驟之後，可以使氮化物層22下面的溝道14和第三柵極18在側壁邊緣處凹陷。在形成圖8中的電荷存儲層143之後，可以遮蓋一部分晶片101，並且可以從那些未被遮蓋的晶片101的區域中，移除電荷存儲層143和介質層145。這些區域可以用作不具有周界(側面和頂面)上的存儲位置的電晶體。此外，可以實現電晶體103的第三柵極疊層結構的刻蝕，以移除電荷存儲層143、介質層145、介質層133、氧化物層129、第三柵極125、介質層141、控制柵介質121和電荷存儲層120。得到的結構是具有多面溝道的電晶體。而且，三個柵極區域可以具有不同的材料屬性，其中某些柵極區域是多晶矽，而其它的柵極區域是金屬。
在一個形式中，此處提供了一種製造半導體器件的方法。形成了半導體結構，其中該半導體結構包括頂表面、第一側壁和同第一側壁相對的第二側壁。形成了第一柵極結構和第二柵極結構，其中第一柵極結構被安置為同第一側壁相鄰，並且第二柵極結構被安置為同第二側壁相鄰。在頂表面上安置第三柵極結構，其中第一柵極結構、第二柵極結構和第三柵極結構在物理上相互分離。通過在第三柵極結構和基板上澱積柵極材料層，並且移除第三柵極結構上面的柵極材料層部分以形成第一柵極結構和第二柵極結構，形成了第一柵極結構和第二柵極結構。在另一形式中，通過非研磨刻蝕半導體結構的頂表面上的柵極材料層，形成了第一柵極結構和第二柵極結構。在基板上面形成了基本上平坦的層，其低於柵極材料層的頂表面的高度。該基本上平坦的層用作掩膜層，用於形成第一柵極結構和第二柵極結構。在另一形式中，通過單一的構圖步驟形成了第三柵極結構和半導體結構。通過單一的構圖步驟，連同第三柵極結構上面的至少兩個另外的層，對使半導體結構和第三柵極結構分離的第一介質材料構圖。形成了第一源極/漏極區域和第二源極/漏極區域，其自半導體結構開始在垂直於第一柵極結構和第二柵極結構的側面的半導體結構的相反側面上延伸，其中形成第一源極/漏極區域和第二源極/漏極區域進一步包括，在對應於第一源極/漏極區域和第二源極/漏極區域的位置對集成電路進行摻雜。通過對第一柵極結構、第二柵極結構和第三柵極結構構圖，以暴露第一源極/漏極區域和第二源極/漏極區域，形成了第一源極/漏極區域和第二源極/漏極區域。在形成第一源極/漏極區域和第二源極/漏極區域之後，通過形成基板上面的基本上平坦的層，其低於柵極材料層的頂表面的高度，並且使用該基本上平坦的層作為掩膜層以形成第一柵極結構和第二柵極結構，形成了第一柵極結構和第二柵極結構。在一個形式中，第一介質層被形成為圍繞半導體結構的第一側壁和第二側壁，並且使半導體結構同第一柵極結構和第二柵極結構電氣絕緣。在半導體結構的頂表面上，通過與用於形成第一介質層的處理步驟不同的處理步驟，形成了第二介質層。在一個形式中，第一介質層通過第一介質材料形成，並且第二介質層通過第二介質材料形成，第二介質材料具有至少一個不同於第一介質材料的物理屬性。在另一形式中，該至少一個物理屬性選自下列屬性中的一個介質層厚度、介質電導率、或介電常數。在另一實施例中，形成了電荷存儲結構，該電荷存儲結構位於頂表面和第三柵極結構之間，其中該電荷存儲結構包括納米糰簇。在一個形式中，納米糰簇包括矽納米糰簇、鍺納米糰簇、鍺矽合金納米糰簇、金納米糰簇、銀納米糰簇和鉑納米糰簇中的至少一個。在一個實施例中，電荷存儲結構包括電荷俘獲介質，並且該電荷俘獲介質包括氮化矽、氧化鉿、氧化鋅、富氧化矽、和氧化鋁中的至少一個。在一個形式中，形成了第一電荷存儲結構，其被安置為同第一側壁相鄰，第一柵極結構在第一電荷存儲結構的與第一側壁相反的側面上，被安置為同第一電荷存儲結構相鄰。形成了第二電荷存儲結構，其被安置為同第二側壁相鄰，第二柵極結構在第二電荷存儲結構的與第二側壁相反的側面上，被安置為同第二電荷存儲結構相鄰。在另一實施例中，形成了第三電荷存儲結構，該第三電荷存儲結構位於頂表面和第三柵極結構之間。在可替換的形式中，僅形成了針對第一柵極結構、第二柵極結構和第三柵極結構中的兩個的電接觸。在另一形式中，僅實現了針對第一柵極結構、第二柵極結構和第三柵極結構中的一個的電接觸。在一個形式中，第三柵極結構具有形成的第一傳導類型。在另一形式中，第一柵極結構和第二柵極結構被摻雜，以具有形成的第二傳導類型，第一傳導類型同第二傳導類型相反。在另一形式中，每個第一柵極結構、第二柵極結構和第三柵極結構被摻雜為具有不同的傳導率。在另一實施例中，通過有角度摻雜對第一柵極結構和第二柵極結構進行摻雜，其具有不同的摻雜條件。在另一形式中，半導體器件包括半導體結構，其具有頂表面、第一側壁和同第一側壁相對的第二側壁。第一柵極結構被安置為同第一側壁相鄰。第二柵極結構被安置為同第二側壁相鄰。第三柵極結構被安置在頂表面上。在一個形式中，第一柵極結構、第二柵極結構和第三柵極結構在物理上相互分離。源極區域和漏極區域自半導體結構開始在垂直於第一柵極結構和第二柵極結構的側面的半導體結構的相反側面上延伸。在一個形式中，第一柵極結構被安置為，在源極和漏極之間的半導體結構的位置處，同第一側壁相鄰。第二柵極結構被安置為，在源極和漏極之間的半導體結構的位置處，同第二側壁相鄰，並且第三柵極結構被安置在源極和漏極之間的頂表面上。在另一實施例中，第一介質層圍繞半導體結構的第一側壁和第二側壁，並且使半導體結構同第一柵極結構和第二柵極結構電氣絕緣。第二介質層位於半導體結構的頂表面上。在一個形式中，第一介質層和第二介質層具有至少一個不同的物理屬性，並且該至少一個不同的物理屬性包括介質層厚度、介質電導率、或介電常數中的一個。電荷存儲結構位於頂表面和第三柵極結構之間。在一個形式中，電荷存儲結構包括納米糰簇，其中該納米糰簇包括矽納米糰簇、鍺納米糰簇、鍺矽合金納米糰簇、金納米糰簇、銀納米糰簇和鉑納米糰簇中的至少一個。在另一形式中，電荷存儲結構是電荷俘獲介質，並且該電荷俘獲介質包括氮化矽、氧化鉿、氧化鋅、富氧化矽、和氧化鋁中的一個。在另一形式中，第一電荷存儲結構被安置為同第一側壁相鄰，並且第一柵極結構在第一電荷存儲結構的與第一側壁相反的側面上，被安置為同第一電荷存儲結構相鄰。第二電荷存儲結構被安置為同第二側壁相鄰，並且第二柵極結構在第二電荷存儲結構的與第二側壁相反的側面上，被安置為同第二電荷存儲結構相鄰。在一個實施例中，第一電荷存儲結構和第二電荷存儲結構包括納米糰簇，其中該納米糰簇包括矽納米糰簇、鍺納米糰簇、鍺矽合金納米糰簇、金納米糰簇、銀納米糰簇和鉑納米糰簇中的至少一個。第一電荷存儲結構和第二電荷存儲結構包括電荷俘獲介質，其中該電荷俘獲介質包括氮化矽、氧化鉿、氧化鋅、富氧化矽、和氧化鋁中的至少一個。第三電荷存儲結構位於頂表面和第三柵極結構之間，該第三電荷存儲結構具有至少一個不同於第一電荷存儲結構和第二電荷存儲結構的屬性。在一個形式中，第三柵極結構被摻雜為具有第一傳導類型，並且第一柵極結構和第二柵極結構被摻雜為具有第二傳導類型。在另一形式中，第一柵極結構、第二柵極結構和第三柵極結構具有不同的傳導率。
因此，本說明書和附圖應被視為說明性的而非限制性的，並且所有該修改方案的目的在於涵蓋在本發明的範圍內。上文針對具體的實施例描述了好處、其它優點和對問題的解決方案。然而，該好處、點、對問題的解決方案，以及可以引出任何好處、優點或解決方案或使其變得更加顯著的任何元素，不應被解釋為任何或全部權利要求的關鍵的、需要的或基本的特徵。如此處所使用的，術語「包括」或其任何變化形式，目的在於涵蓋非排它性的內含物，因此包括一系列元素的工藝、方法、物體或裝置不僅包括這些列出的元素，而且可以包括未明確列出或者對於該工藝、方法、物體或裝置是固有的元素。
權利要求
1.一種製造半導體器件的方法，包括形成半導體結構，該半導體結構包括頂表面、第一側壁和同第一側壁相對的第二側壁；形成第一柵極結構和第二柵極結構，其中第一柵極結構被安置為同第一側壁相鄰，並且第二柵極結構被安置為同第二側壁相鄰；形成第三柵極結構，其安置在頂表面上，其中第一柵極結構、第二柵極結構和第三柵極結構在物理上相互分離。
2.權利要求1的方法，其中形成第一柵極結構和第二柵極結構進一步包括，在第三柵極結構和基板上澱積柵極材料層，並且移除第三柵極結構上面的一部分柵極材料層以形成第一柵極結構和第二柵極結構。
3.權利要求2的方法，其中形成第一柵極結構和第二柵極結構進一步包括，非研磨刻蝕半導體結構的頂表面上的柵極材料層。
4.權利要求3的方法，進一步包括，在基板上面形成基本上平坦的層，其低於柵極材料層的頂表面的高度，將該基本上平坦的層用作掩膜層，以形成第一柵極結構和第二柵極結構。
5.權利要求1的方法，進一步包括形成第一電荷存儲結構，其被安置為同第一側壁相鄰，第一柵極結構在第一電荷存儲結構的與第一側壁相反的側面上，被安置為同第一電荷存儲結構相鄰；形成第二電荷存儲結構，其被安置為同第二側壁相鄰，第二柵極結構在第二電荷存儲結構的與第二側壁相反的側面上，被安置為同第二電荷存儲結構相鄰。
6.權利要求5的方法，進一步包括形成第三電荷存儲結構，該第三電荷存儲結構位於頂表面和第三柵極結構之間。
7.一種半導體器件，包括半導體結構，其包括頂表面、第一側壁和同第一側壁相對的第二側壁；第一柵極結構，其被安置為同第一側壁相鄰；第二柵極結構，其被安置為同第二側壁相鄰；第三柵極結構，其被安置在頂表面上；其中，第一柵極結構、第二柵極結構和第三柵極結構在物理上相互分離。
8.權利要求7的半導體器件，進一步包括源極區域和漏極區域，其自半導體結構開始在垂直於第一柵極結構和第二柵極結構的側面的半導體結構的相反側面上延伸；其中，第一柵極結構被安置為，在源極和漏極之間的半導體結構的位置處，同第一側壁相鄰；其中，第二柵極結構被安置為，在源極和漏極之間的半導體結構的位置處，同第二側壁相鄰；並且其中，第三柵極結構被安置在源極和漏極之間的頂表面上。
9.權利要求7的半導體器件，進一步包括第一介質層，其圍繞半導體結構的第一側壁和第二側壁，並且使半導體結構同第一柵極結構和第二柵極結構電氣絕緣；和第二介質層，其位於半導體結構的頂表面上，第一介質層和第二介質層包括至少一個不同的物理屬性。
10.權利要求7的半導體器件，進一步包括第一電荷存儲結構，其被安置為同第一側壁相鄰，第一柵極結構在第一電荷存儲結構的與第一側壁相反的側面上，被安置為同第一電荷存儲結構相鄰；和第二電荷存儲結構，其被安置為同第二側壁相鄰，第二柵極結構在第二電荷存儲結構的與第二側壁相反的側面上，被安置為同第二電荷存儲結構相鄰。
全文摘要
形成了一種電晶體(10)，其具有三個分離可控的柵極(44、42、18)。這三個柵極區域可進行不同的電氣偏置，並且該柵極區域可以具有不同的傳導屬性。溝道側壁上的介質可以不同於溝道上面的介質。選擇性地實現針對源極、漏極和三個柵極的電接觸。通過包括與電晶體溝道相鄰的電荷存儲層，諸如納米糰簇(143、144)，並且經由三個柵極區域控制該電荷存儲層，使用相同的工藝實現了易失和非易失存儲器單元，產生了通用的存儲器工藝。在被實現作為易失單元時，電晶體的高度和溝道側壁的介質的屬性控制存儲保持特性。在被實現作為非易失單元時，電晶體的寬度和上面的溝道介質的特性控制存儲保持特性。
文檔編號H01L29/788GK1868067SQ200480029738
公開日2006年11月22日 申請日期2004年10月20日 優先權日2003年11月10日
發明者萊奧·馬修, 拉馬錢德蘭·穆拉利德哈 申請人:飛思卡爾半導體公司