一種十二脈波電壓型可逆整流裝置及其控制方法與流程

2024-03-04 21:16:15 2

本發明涉及可逆整流技術，具體涉及一種十二脈波電壓型可逆整流裝置及其控制方法。

背景技術：

工業上大功率整流器採用不可控二極體和相控晶閘管整流的電路形式，二極體整流存在直流電壓不可調、不可逆的缺陷。相控整流器則易受晶閘管觸發導通引起的電壓畸變到診相位檢測波動和振蕩、系統動態性能低，難以實現可逆整流控制；六脈波全控橋或半控橋的功率因素低、諧波畸變大；逆變時極易出現失控，不適用於大功率運用。常規採用二極體和晶閘管整流形式的大功率整流器的形式，由於受限於器件本身的原因和結構，如二極體整流不可控、帶負載特性軟；相控晶閘管的整流形式雖然可控，但六脈波及以下脈波整流的方式會導致系統功率因數(PF)低、諧波含量(THD)高、電壓波動大和電能利用率低；十二脈波的晶閘管整流器，易受到主電路換相過程中電網畸變的影響和幹擾，在很多種情況下造成相位誤測、振蕩，最終導致晶閘管的誤觸發，系統抗幹擾能力低。另外採用晶閘管整流方案需要同時採集三相交流電壓電流信號、直流電壓(和電流)信號形成控制閉環，交流側採用霍爾器件還需要額外的供電，導致系統器件增多、成本增大和可靠性降低。而不帶逆變功能的晶閘管整流系統如果在某些情況下系統帶逆變器運行時，當能量回饋至直流母線、導致直流電壓抬升又無法回饋至電網時，系統無法正常運行。

技術實現要素：

本發明要解決的技術問題：針對現有技術的上述問題，提供一種晶閘管可承受電壓等級高、能夠有效降低系統紋波和總諧波畸變、適用範圍廣、成本較低、模塊可簡化的十二脈波電壓型可逆整流裝置及其控制方法。

為了解決上述技術問題，本發明採用的技術方案為：

本發明提供一種十二脈波電壓型可逆整流裝置，包括主電路單元和控制單元，所述主電路單元包括次邊兩繞組Y-△移相變壓器、整流逆變橋I和整流逆變橋II，所述兩繞組Y-△移相變壓器的次邊兩繞組輸出端分別與整流逆變橋I和整流逆變橋II相連，所述整流逆變橋I和整流逆變橋II兩者串聯布置在正直流母線和負直流母線之間，所述整流逆變橋I包括相互反並聯布置的整流橋I和逆變橋I，所述整流逆變橋II包括相互反並聯布置的整流橋II和逆變橋II，所述整流橋I和整流橋II構成12脈波整流器，所述逆變橋I和逆變橋II構成12脈波逆變器，所述控制單元的高速脈衝輸出端分別通過晶閘管驅動板與整流橋I、逆變橋I、整流橋II、逆變橋II的晶閘管控制端相連。

優選地，所述整流逆變橋I的整流橋I和逆變橋I設有共同的交流電流互感器、電壓互感器和直流電壓傳感器，所述整流逆變橋II的整流橋II和逆變橋II設有共同的交流電流互感器、電壓互感器、直流電壓傳感器。

優選地，所述控制單元包括實時處理器、模塊機箱、同步數據採集模塊、通訊接口和高速脈衝輸出模塊，所述模塊機箱中設有FPGA背板，所述FPGA背板通過背板總線和實時處理器相連，所述同步數據採集模塊、通訊接口和高速脈衝輸出模塊插設於模塊機箱的插槽中，所述FPGA背板的輸入端通過同步數據採集模塊分別與各個整流逆變模塊的交流電流互感器、電壓互感器和直流電壓傳感器相連，所述FPGA背板通過背板總線和高速脈衝輸出模塊相連，所述高速脈衝輸出模塊包含24路輸出端，其中12路輸出端通過晶閘管驅動板和整流橋I及逆變橋I的晶閘管控制端相連、其餘12路輸出端通過晶閘管驅動板和整流橋II及逆變橋II的晶閘管控制端相連。

優選地，所述主電路單元和控制單元布置於屏櫃單元中，所述屏櫃單元包括三個深度一致且依次排列布置的屏櫃A、屏櫃B和屏櫃C，整流橋I、整流橋II均布置於屏櫃A中，逆變橋I、逆變橋II均布置於屏櫃C中，所述屏櫃B包括上室B1和下室B2，所述控制單元布置於上室B1中，所述下室B2中設有用於連接至整流橋I、逆變橋I、整流橋II、逆變橋II的主迴路的機車電纜，所述控制單元通過機車電纜柔性連接至整流橋I、逆變橋I、整流橋II、逆變橋II的主迴路，屏櫃A、屏櫃B和屏櫃C三者中相鄰的兩者之間以及上室B1和下室B2之間設有金屬隔板。

本發明還提供一種前述十二脈波電壓型可逆整流裝置的控制方法，實施步驟包括：

1)針對整流逆變橋I和整流逆變橋II，將直流電壓和給定直流電壓分別進行標么化後得到電壓偏差；

2)對電壓偏差進行死區限制；

3)針對死區限制後的電壓偏差，判斷電壓偏差是否超過預設的逆變門檻值，如果超過逆變門檻值，則跳轉執行步驟4)；否則，跳轉執行步驟5)；

4)針對死區限制後的電壓偏差，判斷電壓偏差是否超過預設的過壓門檻值，如果超過過壓門檻值，則進行過壓保護並退出；否則，將同步交流電壓通過軟體鎖相環獲得相位信號，將相位信號進行標么化後和死區限制後的電壓偏差一起輸入逆變PI控制器，其輸出和預設的角度偏移疊加後得到逆變控制角度後進行上下限限幅，然後判斷進行上下限限幅的結果和相位信號進行標么化後的結果是否相同，如果相等則輸出雙窄脈衝的第一個脈衝，並實時生成雙窄脈衝的第二個脈衝，將雙窄脈衝輸出給整流逆變橋I的逆變橋I或整流逆變橋II的逆變橋II，退出；

5)將同步交流電壓通過軟體鎖相環獲得相位信號，將相位信號進行標么化後和死區限制後的電壓偏差一起輸入整流PI控制器，其輸出和預設的角度偏移疊加得到整流控制角度後進行上下限限幅，然後判斷進行上下限限幅的結果和相位信號進行標么化後的結果是否相同，如果相等則輸出雙窄脈衝的第一個脈衝，並實時生成雙窄脈衝的第二個脈衝，將雙窄脈衝輸出給整流逆變橋I的整流橋I或整流逆變橋II的整流橋II，退出。

優選地，所述將同步交流電壓通過軟體鎖相環獲得相位信號的詳細步驟包括：

S1)對同步交流電壓進行坐標轉換，將同步交流電壓進行Clark變換和Park變換，即將三相靜止abc坐標系的電壓變量變換成兩相靜止αβ坐標系，再從兩相靜止αβ坐標系變換到同步旋轉dq坐標系的電壓變換，通過如式(5)所示函數表達式對兩相靜止αβ坐標系中的電壓分量vα和vβ對d軸進行投影，得到真實相角與估算相角之差△θ；

△θ＝vαcosθ+vβsinθ (5)

式(5)中，△θ表示真實相角與估算相角之差，vα和vβ為兩相靜止αβ坐標系的兩個分量，θ表示真實相角；

S2)將計算得到的真實相角與估算相角之差△θ經過離散數字低通濾波器，得到估算的d軸電壓紋波和噪聲ed；

S3)將離散數字低通濾波器輸出的估算的d軸電壓紋波和噪聲ed通過數字離散PI控制器；

S4)將數字離散PI控制器的輸出與同步電網旋轉角度ωN疊加後再通過積分器進行積分處理得到相位信號。

優選地，步驟S2)中離散數字低通濾波器的輸入輸出關係如式(6)所示；

θ(N)＝m△θ(N)+(1-m)θ(N-1) (6)

式(6)中，θ(N)是本次的濾波輸出值，m為濾波系統係數，△θ(N)為本次折算的相角偏差，θ(N-1)是上次的濾波輸出值。

優選地，步驟S3)中數字離散PI控制器的輸入輸出關係如式(14)所示；

式(14)中，u(n)表示第n次採樣時刻數字離散PI控制器的輸出值，e(n)表示第n次採樣時刻輸入的偏差值，Ts表示採樣周期，Kp為比例係數，Ki＝KpTs/TI為積分係數，n表示採樣序列。

優選地，所述標么化具體是指將輸入電壓轉化為無符號整數，使得輸入電壓一個周期內相位從0到2π直接線性對應無符號整數0～20000。

本發明十二脈波電壓型可逆整流裝置具有下述優點：

1、本發明十二脈波電壓型可逆整流裝置採用次邊兩繞組Y-△移相變壓器，次邊兩繞組輸出分別接入2組反並聯的6脈波晶閘管橋臂中，即整流橋I和逆變橋I(整流逆變橋I)共用一組變壓器次邊，整流橋Ⅱ和逆變橋Ⅱ(整流逆變橋Ⅱ)共用另一組變壓器次邊，整流逆變橋I和整流逆變橋II採用串聯的工作方式，一方面當直流電壓較高時可以提高單橋(整流逆變橋I和整流逆變橋II)晶閘管可承受的電壓等級，另一方面有效降低系統紋波和總諧波畸變。當作為直流電源工作輸出時，可根據實際電流電壓的參數在正、負直流母線連接相應的濾波迴路即可，流經晶閘管的電流會在晶閘管內部產生相應的熱損耗，可採取風機強制風冷的散熱方式，確保元件在流經不大於額定電流的情況下不出現熱損壞。

2、本發明的十二脈波電壓型可逆整流裝置採用自然移相變壓器(次邊兩繞組Y-△移相變壓器，非專用造價高昂的移相延邊三角形的變壓器)實現自然12脈波整流，減少了變壓器的製造成本，提高了系統功率因數和改善了系統動態性能，模塊化的控制平臺和獨立式的電氣拼櫃結構提高了系統的適用性，高效可逆整流擴大了系統是適用範圍，實現了經濟、實用和節能減排的發展理念。

3、本發明十二脈波電壓型可逆整流裝置採用模塊化的設計和結構，可根據需要減少指定的模塊來滿足具體要求和降低工程成本，能夠廣泛適用於各類高效率的可逆整流系統。

本發明十二脈波電壓型可逆整流裝置控制方法具有下述優點：本發明十二脈波電壓型可逆整流裝置控制方法採用軟體鎖相環(PLL)，並使用相位修正技術對引起的少量波形畸變進行修正和補償，消除了電網諧波畸變的幹擾，基於數字軟體鎖相環、內部實時相位標么線性化、相序自適應的控制方式，採用相位自修正技術大大提高了系統的抗幹擾能力；以實時實際母線電壓為依據切換整流和逆變工作模式，可將本發明裝置的負載適用範圍擴展到帶能量回饋的逆變器。

附圖說明

圖1為本發明實施例裝置的基本拓撲結構示意圖。

圖2為本發明實施例裝置的電路拓撲結構示意圖。

圖3為本發明實施例控制單元的框架結構示意圖。

圖4為本發明實施例屏櫃單元的結構示意圖。

圖5為本發明實施例方法的通用控制流程示意圖。

圖6為本發明實施例方法的控制原理示意圖。

圖7為本發明實施例鎖相環的控制原理示意圖。

圖8為本發明實施例的坐標系示意圖。

圖9為本發明實施例中相位標么化與時間周期對應關係圖。

圖10為本發明實施例的用於濾波的FIFO示意圖。

圖11為本發明實施例方法的工況運行曲線示意圖。

圖12為本發明實施例晶閘管的控制脈衝示意圖。

圖13為本發明實施例PLL標么值的示意圖。

具體實施方式

如圖1和圖2所示，本實施例十二脈波電壓型可逆整流裝置包括主電路單元和控制單元，主電路單元包括次邊兩繞組Y-△移相變壓器、整流逆變橋I和整流逆變橋II，兩繞組Y-△移相變壓器的次邊兩繞組輸出端分別與整流逆變橋I和整流逆變橋II相連，整流逆變橋I和整流逆變橋II兩者串聯布置在正直流母線和負直流母線之間，整流逆變橋I包括相互反並聯布置的整流橋I和逆變橋I，整流逆變橋II包括相互反並聯布置的整流橋II和逆變橋II，整流橋I和整流橋II構成12脈波整流器，逆變橋I和逆變橋II構成12脈波逆變器，控制單元的高速脈衝輸出端分別通過晶閘管驅動板與整流橋I、逆變橋I、整流橋II、逆變橋II的晶閘管控制端相連。本實施例十二脈波電壓型可逆整流裝置採用次邊兩繞組Y-△移相變壓器，次邊兩繞組輸出分別接入2組反並聯的6脈波晶閘管橋臂中，即整流橋I和逆變橋I(整流逆變橋I)共用一組變壓器次邊，整流橋Ⅱ和逆變橋Ⅱ(整流逆變橋Ⅱ)共用另一組變壓器次邊，整流逆變橋I和整流逆變橋II採用串聯的工作方式，一方面當直流電壓較高時可以提高單橋(整流逆變橋I和整流逆變橋II)晶閘管可承受的電壓等級，另一方面有效降低系統紋波和總諧波畸變(THD，Total Hamonics Distortion)。總諧波畸變即總諧波畸變率，是指輸出端輸出信號中的諧波成分與實際輸入信號的比值，並用百分比來表示。當作為直流電源工作輸出時，可根據實際電流電壓的參數在正、負直流母線連接相應的濾波迴路即可，流經晶閘管的電流會在晶閘管內部產生相應的熱損耗，可採取風機強制風冷的散熱方式，確保元件在流經不大於額定電流的情況下不出現熱損壞。本實施例十二脈波電壓型可逆整流裝置的晶閘管可承受電壓等級高、能夠有效降低系統紋波和總諧波畸變，具有適用範圍廣、成本較低、模塊可簡化的優點。參見圖2，整流橋I由晶閘管VT1a～VT6a組成，且晶閘管VT1a和VT4a串聯構成U相橋臂、晶閘管VT3a和VT6a串聯構成V相橋臂、晶閘管VT5a和VT2a串聯構成W相橋臂，三相橋臂的直流側並聯連接後輸出整流橋I整流後的直流電壓；逆變橋I由晶閘管VT1′a～VT6′a組成，且晶閘管VT1′a和VT4′a串聯構成U相橋臂、晶閘管VT3′a和VT6′a串聯構成V相橋臂、晶閘管VT5′a和VT2′a串聯構成W相橋臂，三相橋臂的直流側並聯連接後輸出逆變橋I逆變後的直流電壓。整流橋Ⅱ由晶閘管VT1b～VT6b組成，且晶閘管VT1b和VT4b串聯構成U相橋臂、晶閘管VT3b和VT6b串聯構成V相橋臂、晶閘管VT5b和VT2b串聯構成W相橋臂，三相橋臂的直流側並聯連接後輸出整流橋Ⅱ整流後的直流電壓；逆變橋Ⅱ由晶閘管VT1′b～VT6′b組成，且晶閘管VT1′b和VT4′b串聯構成U相橋臂、晶閘管VT3′b和VT6b′b串聯構成V相橋臂、晶閘管VT5′b和VT2′b串聯構成W相橋臂，三相橋臂的直流側並聯連接後輸出逆變橋Ⅱ逆變後的直流電壓。

為了減少系統與器件數量和布線工作，本實施例中整流逆變橋I和整流逆變橋Ⅱ各自分別採用統一的交直流信號接入接口，整流逆變橋I的整流橋I和逆變橋I設有共同的交流電流互感器、電壓互感器和直流電壓傳感器，整流逆變橋II的整流橋II和逆變橋II設有共同的交流電流互感器、電壓互感器、直流電壓傳感器。即：整流橋Ⅰ和逆變橋Ⅰ採用共同的交流電流(測量Ia和Ib)、電壓互感器(測量Uab和Ubc)和直流電壓傳感器(測量Ud1)，整流Ⅱ橋和逆變Ⅱ橋與Ⅰ橋相同，在此不再贅述。本實施例中主電路交流部分採用標準無源元器件電流互感器、電壓互感器採集實時電流電壓參數，可靠性和性價比高於需要單獨供電的霍爾傳感器的設計，根據交流原理在交流電路採用無源感應器件直接將輸出信號(電流互感器次邊額定5A、電壓互感器次邊100V電壓)接入控制系統，避免了中間信號轉換迴路。當實際進線電壓大於電流互感器的額定電壓時，為避免過電壓對電流互感器造成的絕緣影響或損壞，在安裝電流互感器部分採用機車電纜貫穿電流互感器中部、連接兩端銅排，利用機車電纜本身的絕緣層降低對電流互感器的絕緣要求，對於非標準電壓等級在電流互感器的連接處採用電纜連接，降低了銅排連接的絕緣要求，更具有普遍的適用性。

如圖3所示，控制單元包括實時處理器21、模塊機箱22、同步數據採集模塊23、通訊接口24和高速脈衝輸出模塊25，模塊機箱22中設有FPGA背板，FPGA背板通過背板總線和實時處理器21相連，同步數據採集模塊23、通訊接口24和高速脈衝輸出模塊25插設於模塊機箱22的插槽中，FPGA背板的輸入端通過同步數據採集模塊23分別與各個整流逆變模塊12的交流電流互感器、電壓互感器和直流電壓傳感器相連，FPGA背板通過背板總線和高速脈衝輸出模塊25相連，高速脈衝輸出模塊25包含24路輸出端，其中12路輸出端通過晶閘管驅動板和整流橋I及逆變橋I的晶閘管控制端相連、其餘12路輸出端通過晶閘管驅動板和整流橋II及逆變橋II的晶閘管控制端相連。控制單元採用實時處理器21，實時處理器21內置高頻嵌入式處理器且運行實時系統(RTS，Real TimeSystem)，通訊接口24可按系統實際通訊接口進行配置。本實施例中，同步數據採集模塊23同步採集的實時電壓、電流參數直接進入FPGA背板中的FPGA中，FPGA經過內部運算處理和標么化後通過DMA FIFO傳輸方式參與內部控制，通過閉環反饋採集、濾波、標么化、和給定反饋值作差，其差值決定系統的工作狀態並進入數字離散PI控制器參與對應橋臂雙窄脈衝的第一個脈衝的生成，實時系統計數器參與計算和生成雙窄脈衝的第二個脈衝，主電路單元的晶閘管按照觸發脈衝的規律導通和換相，從而保持輸出電壓在約定範圍內的相對穩定。FPGA(Field－Programmable Gate Array)即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定製電路而出現的，既解決了定製電路的不足，又克服了原有可編程器件門電路數有限的缺點。RTS(Real Time System)，即實時系統，指系統能及時響應外部事件的請求，在規定的時間內完成對該事件的處理，並控制所有實時任務協調一致的運行。

如圖4所示，本實施例中主電路單元和控制單元布置於屏櫃單元中，屏櫃單元包括三個深度一致且依次排列布置的屏櫃A、屏櫃B和屏櫃C，整流橋I、整流橋II均布置於屏櫃A中，逆變橋I、逆變橋II均布置於屏櫃C中，屏櫃B包括上室B1和下室B2，控制單元布置於上室B1中，下室B2中設有用於連接至整流橋I、逆變橋I、整流橋II、逆變橋II的主迴路的機車電纜，控制單元通過機車電纜柔性連接至整流橋I、逆變橋I、整流橋II、逆變橋II的主迴路，屏櫃A、屏櫃B和屏櫃C三者中相鄰的兩者之間以及上室B1和下室B2之間設有金屬隔板。由於整流橋I和整流橋II構成12脈波整流器，逆變橋I和逆變橋II構成12脈波逆變器，整流橋I、整流橋II均布置於屏櫃A中，逆變橋I、逆變橋II均布置於屏櫃C中，因此屏櫃A為12脈波整流櫃，屏櫃C為12脈波逆變櫃，屏櫃B的上室B1為控制櫃室，下室B2為電纜穿越室。本實施例的屏櫃單元包括三個深度一致的屏櫃A、屏櫃B和屏櫃C，便於拼櫃。另外屏櫃B包括上室B1和下室B2，上室B1室安裝二次控制系統，下室B2電氣連接整流逆變主迴路，採用機車電纜柔性連接，可有效減少裸露銅排連接要求的絕緣距離和電氣間隙。屏櫃A、屏櫃B和屏櫃C三者中相鄰的兩者之間以及上室B1和下室B2之間設有金屬隔板，能夠消除主電路對控制系統的電磁幹擾。屏櫃A和屏櫃C間對應的整流和逆變的晶閘管橋臂間採用結構對稱布局、電氣反並聯連接和共直流母線方式。對於不需逆變功能的整流方案，只需移除屏櫃C及其與屏櫃A的連接電纜即為12脈波整流櫃，其他功能不受影響。

圖5為整流逆變橋I和整流逆變橋II兩者通用的控制流程，圖6為整流逆變橋I和整流逆變橋II兩者相互獨立的控制原理。如圖5和圖6所示，本實施例十二脈波電壓型可逆整流裝置的控制方法的實施步驟包括：

1)針對整流逆變橋I和整流逆變橋II，將直流電壓和給定直流電壓分別進行標么化後得到電壓偏差；參見圖6，其中Ud1表示整流逆變橋I的直流電壓，Ud2表示整流逆變橋II的直流電壓，Ud*表示給定直流電壓；

2)對電壓偏差進行死區限制；

3)針對死區限制後的電壓偏差，判斷電壓偏差是否超過預設的逆變門檻值，如果超過逆變門檻值，則跳轉執行步驟4)；否則，跳轉執行步驟5)；

4)針對死區限制後的電壓偏差，判斷電壓偏差是否超過預設的過壓門檻值，如果超過過壓門檻值，則進行過壓保護並退出；否則，將同步交流電壓通過軟體鎖相環獲得相位信號，將相位信號進行標么化後和死區限制後的電壓偏差一起輸入逆變PI控制器，其輸出和預設的角度偏移疊加後得到逆變控制角度後進行上下限限幅，然後判斷進行上下限限幅的結果和相位信號進行標么化後的結果是否相同，如果相等則輸出雙窄脈衝的第一個脈衝，並實時生成雙窄脈衝的第二個脈衝，將雙窄脈衝輸出給整流逆變橋I的逆變橋I或整流逆變橋II的逆變橋II，退出；

5)將同步交流電壓通過軟體鎖相環獲得相位信號，將相位信號進行標么化後和死區限制後的電壓偏差一起輸入整流PI控制器，其輸出和預設的角度偏移疊加得到整流控制角度後進行上下限限幅，然後判斷進行上下限限幅的結果和相位信號進行標么化後的結果是否相同，如果相等則輸出雙窄脈衝的第一個脈衝，並實時生成雙窄脈衝的第二個脈衝，將雙窄脈衝輸出給整流逆變橋I的整流橋I或整流逆變橋II的整流橋II，退出。

步驟4)和步驟5)生成雙窄脈衝的第二個脈衝時，本實施例中具體是採用計數器得到雙窄觸發脈衝的第二個脈衝。除了採用計數器得到雙窄觸發脈衝的第二個脈衝，也可採用定時器得到第二個脈衝，二者的實現原理是一致的。

本實施例採用軟體鎖相環(PLL)的方式從同步交流電壓獲得相位信號，為了簡化內部計算和提高系統實時計算效率，在同步採樣的基礎上將採樣值、給定電壓值、過壓過流保護值對額定基準值進行標么化和整數化。而相位的標么化要去特殊的方式，實現相位信號標么化後的數值與時間在數值上的統一和對應，這樣使整個系統內部的計算採取無量綱的計算方式，同時與減少了浮點數計算的系統開銷，提高了系統的普遍適應性。PLL(Phase-Locked Loop)，即鎖相環，利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤；當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住。

如圖7所示，本實施例步驟3)和步驟4)中採用軟體鎖相環(PLL)獲得相位信號的詳細步驟包括：

S1)對同步交流電壓進行坐標轉換，將同步交流電壓進行Clark變換(abc→αβ)和Park變換(αβ→dq)，即將三相靜止abc坐標系的電壓變量變換成兩相靜止αβ坐標系，再從兩相靜止αβ坐標系變換到同步旋轉dq坐標系的電壓變換，電網電壓在靜止abc坐標系表示如式(1)所示、兩相靜止αβ坐標系表示如式(2)所示、同步旋轉坐標系表示如式(4)所示；Clark變換又稱T3s/2s變換(參見圖7)，在三相靜止繞組abc和兩相靜止αβ坐標軸之間的變換，或稱三相靜止坐標系和兩相靜止坐標系間的變換，其中s表示靜止。Park變換又稱2s/2r變換，從兩相靜止坐標系αβ到兩相旋轉坐標系dq變換，簡稱2s/2r變換，其中s表示靜止，r表示旋轉。

式(1)中，vab、vbc、vca為靜止abc坐標系的三個分量，Vp是同步交流電壓的線電壓峰值，ω＝2πf＝100π，f是電網頻率。

式(2)中，vα和vβ為靜止αβ坐標系的兩個分量，Vp是同步交流電壓的線電壓峰值，n為符號位，vα可以直接採樣得到，但由於無法知道角度，cos(ωt)符號無法判定，因此採用根據ωt所處的區域而定，判定標準為電網電壓波形斜率k的符號。在數字系統中，關於電網電壓波形斜率k的計算採用數字離散處理，通過前後兩次線電壓的採樣值vab(N)、vab(N+1)和採樣周期T來數字運算，如式(3)所示；

k＝[vab(N+1)-vab(N)]/T (3)

式(3)中，k表示電網電壓波形斜率，vab(N)、vab(N+1)為前後兩次線電壓的採樣值，T表示採樣周期。在(0，π/2]和(3π/2,2π]區間n＝1,判定標準為電網電壓波形斜率k為正；在(π/2],3π/2]區間電網電壓波形斜率k為負，n＝2。同時該斜率值的大小也可作為電網存在畸變的參考依據。

式(4)中，vd和vq為同步旋轉坐標系的兩個分量，Vp是同步交流電壓的線電壓峰值。

參見圖8，其中表示電網電壓的符合空間矢量，當真實相角與估算相角存在偏差時，此時vd≠0。當利用d軸電壓和相角誤差(即真實相角與估算相角之差)△θ進行積分與同步相位疊加實時跟蹤系統相位，即通過兩相靜止αβ坐標系中的vα和vβ對d軸進行投影，如式(5)所示；

△θ＝vαcosθ+vβsinθ (5)

式(5)中，△θ表示真實相角與估算相角之差，vα和vβ為靜止αβ坐標系的兩個分量，θ表示真實相角。通過如式(5)所示函數表達式對兩相靜止αβ坐標系中的電壓分量vα和vβ對d軸進行投影，得到真實相角與估算相角之差△θ。

S2)將計算得到的真實相角與估算相角之差△θ經過離散數字低通濾波器(LPF，參見圖7)，得到估算的d軸電壓紋波和噪聲ed。本實施例中，離散數字低通濾波器(LPF)的輸入輸出關係如式(6)所示；

θ(N)＝m△θ(N)+(1-m)θ(N-1) (6)

式(6)中，θ(N)是本次的濾波輸出值，m為濾波系統係數，△θ(N)為本次折算的相角偏差，θ(N-1)是上次的濾波輸出值。

S3)將離散數字低通濾波器(LPF)輸出的估算的d軸電壓紋波和噪聲ed通過PI控制器(數字離散PI控制器)，一方面利用PI控制器固有的濾波效應來消除高次諧波和測量噪聲，另一方面可以實現相位無靜差的系統跟隨。

S4)將PI控制器的輸出與同步電網旋轉角度ωN疊加後再通過積分器進行積分處理得到相位信號，實現系統實時鎖相。

本實施例採用軟體鎖相環(PLL)的方式從同步交流電壓獲得相位信號時採用三個計數器分別計數修正相位信號，此外也可以採用一個計數器或兩個計數器來計數，通過相序(正序或逆序)、延遲時間和簡單的加減法來計算得到兩相或餘下一相的相位信息。

標么化是指電力系統分析和工程計算中常用的數值標記方法，表示各物理量及參數相對於標準值的相對值，單位為pu(也可以認為其無量綱)，標么值＝參數值/基準值。本實施例中，標么化具體是指將輸入電壓轉化為無符號整數，使得輸入電壓一個周期內相位從0到2π直接線性對應無符號整數0～20000，對應工頻電壓(50Hz)的周期20000μs，如圖9所示。由於線電壓超前對應的相電壓30°相位，對應1667μs，即標么化之後的整數1667，換算關係為：當標么線電壓相位整數值大於1667時，對應的相電壓相位為標么值減去1667；當標么線電壓相位整數值小於1667時，對應的相電壓相位為18333加上標么值，通過簡單加減法實現線電壓與相電壓相位間的轉換。另外，從某一相電壓相位為0的時刻啟動計數器(計數器計數間隔1μs，對應頻率1MHz)計數，計數器內部整數也是當前的實時相位。然而在實際應用中，晶閘管在觸發時刻的前後瞬間會對交流進線造成幹擾和汙染、引起進線電壓畸變，最終影響軟體鎖相環的計算結果。基於以上原理，在觸發脈衝生成及其維持的過程中，通過比對計數器內部計數值和軟體鎖相環的計算相位來修正實際的相位，原理闡述如下：採用三個計數器分別對應A相、B相和C相電壓，當某相相電壓相位為0時為啟動對應計數器計數。

基於實時系統的電壓同步採集頻率為fs,(周期Ts＝1000000/fs,單位為μs)，前後兩次的採樣相位標么值和對應的計數值分別為XN-1和XN、CN-1和CN，則在標么值上如式(7)所示；

式(7)中，XN-1和XN分別表示前後兩次的採樣相位標么值和對應的計數值，Ts表示實時系統的電壓同步採集周期。在晶閘管脈衝生成的時刻及往後的833μs(對應單個雙窄脈衝的15°電角度時間)的時間裡，當進線電壓被晶閘管導通汙染畸變時，標么值則有式(8)，但是式(8)所示關係式一直成立；

XN-XN-1≠TS (8)

式(8)中，XN-1和XN分別表示前後兩次的採樣相位標么值和對應的計數值，Ts表示實時系統的電壓同步採集周期。

CN-CN-1＝TS (9)

式(9)中，由於XN採用計數器的計數值進行修正，因此XN用CN替代進行後續計算。當晶閘管觸發穩定後，畸變消失，此時標么值上關係XN＝CN，XN-1＝CN-1又成立，以此反覆，從而使相位在畸變發生時得以修正，此部分由高效、實時的FPGA晶片來承擔和實現。經過修正的相位信號和標么化的參數值通過DMA FIFO傳輸至實時實時處理器21中進行進一步處理，包括參與PI控制和生成觸發脈衝。

本實施例中，為了簡化內部計算和提高系統實時計算效率，在同步採樣的基礎上將採樣值、給定電壓值、過壓過流保護值對額定基準值進行標么化和整數化，按下列式(10)進行數據處理。

INT＝[AI採集×1000/AI額定] (10)

式(10)中，INT表示數據處理結果，AI採集和AI額定分別表示採樣數據和(電壓電流)額定值按額定參數折算後對應的整數，[AI採集×1000/AI額定]表示對AI採集×1000/AI額定四捨五入取整數，按這樣的方式處理後，當採樣值等於額定值時對應無量綱整數1000，依次類推。而相位的標么化要去特殊的方式，實現相位信號標么化後的數值與時間在數值上的統一和對應，這樣使整個系統內部的計算採取無量綱的計算方式，同時與減少了浮點數計算的系統開銷，提高了系統的普遍適應性。

參見圖6，本實施例中還針對直流電壓Ud1和Ud2進行濾波、針對給定直流電壓Ud*採用斜波函數進行濾波的步驟。針對直流電壓Ud1和Ud2進行濾波時，具體是指採用FIFO進行累加取平均值的方法進行濾波，且每1ms更新一次採樣。直流輸出電壓的調節時間以周期為單位，因此不需要實時的數據更新，參見圖10，本實施例中針對直流電壓的波動濾波採用FIFO(First Input First Output，即先進先出隊列)技術濾波，一個周期內(20ms)內依次進行20次數據採樣(每1ms採樣一次)，一個周期即完成直流電壓採樣標么值的更新。開始啟動的時刻數據依次採集採用20個採樣直流電壓標么值，即S1，S2，S3,…,S19和S20，累加取平均值的方法作為最終的實際直流反饋(即)，此後的直流電壓採樣每1ms更新一次採樣，即S21更新為S20，S20更新為S19，…，SN更新為SN-1，…S2更新為S1，原S1更新為S0(被捨棄)，更新後的濾波反饋值為以此類推，一個周期20ms內完成隊列內20個數據的先後更新。

本實施例中，步驟2)對電壓偏差進行死區限制。從微觀輸出電壓考慮，總會存在小範圍的波動。為避免反覆調節，設置控制死區，即輸出電壓波動在該範圍內，輸出不再進行調節。當死區設置(可根據實際情況設定)為10，對應死區範圍為1％，也就是說當輸出值在設定值的1％範圍內波動時不再視為理想輸出，不再進行調節，依次類推。兩組整流逆變橋的各自輸出電壓值超過設定值的死區限制範圍後，即對超出範圍進行判斷，見圖11所示：當設定值與實際值之差為正時，輸出電壓偏低，進入整流工況、觸發角度向前(觸發角度α減小)進行調節；當設定值與實際值之差(偏高量)為負時，輸出電壓偏高，對偏高量判定：當偏高量不大於逆變門檻值時，進入整流工況、觸發角度向後(觸發角度α增大)進行調節；當偏高量超出逆變門檻值但又不高於過電壓值時，控制這樣進入逆變工況——封鎖整流脈衝的輸出，同時開始計時一個周期(20ms)；計時完成之後使能逆變脈衝輸出、進入逆變控制區，避免整流封鎖、逆變使能同時進行過程中整流橋和逆變橋之間出現大的環流；當偏高量大於過電壓值時，直接封鎖所有脈衝，報過電壓故障。

對於直流過電流值限定，採取折算到交流側電流的算法進行檢測：交流側的電流有效值IAC與直流側的電流有效值Id關係如式(11)所示；

IAC＝0.816Id (11)

根據前文所述，額定電流標么值為1000，當設定過流值為額定電流值的1.2倍時，過流值的標么值為1200，依次類推。因此交流側的過流值標么化整數如式(12)所示；

IAC過流標么＝[0.816Id過流標么] (12)

式(12)中，IAC過流標么表示交流側的過流值標么化整數，Id過流標么表示直流側的過流值標么化整數，[]為四捨五入取整數處理。共直流母線的同一整流/逆變橋臂交流側只有兩個電流互感器，由於為三相對稱系統，第三相電流為測量相電流之和後取反。在控制系統周期運行過程中，運行一個周期內進行一次過流檢測。當發現過流時封鎖觸發脈衝和系統保護。

眾所周知，傳統PI控制器的控制規律如式(13)所示；

式(13)中，u(t)為PI控制器的輸出，e(t)為PI調節器的輸入(即給定值與實際輸出值的偏差)，Kp為比例係數，TI為積分時間常數。

本實施例中步驟S3)將離散數字低通濾波器(LPF)輸出的估算的d軸電壓紋波和噪聲ed通過數字離散PI控制器進行PI控制，數字離散PI控制器的控制規律如式(14)所示；

式(14)中，u(n)表示第n次採樣時刻PI調節器的輸出值，e(n)表示第n次採樣時刻輸入的偏差值，Ts表示採樣周期，Kp為比例係數，Ki＝KpTs/TI為積分係數，n＝0,1,2……表示採樣序列。根據式(14)則有式(15)；

式(15)中，△u(n)表示第n次採樣時刻PI調節器的輸出值u(n)和第n-1次採樣時刻PI調節器的輸出值u(n-1)之間的差值，e(n)表示第n次採樣時刻輸入的偏差值，e(n-1)表示第n-1次採樣時刻輸入的偏差值，Ts表示採樣周期，Kp為比例係數，Ki＝KpTs/TI為積分係數，n＝0,1,2……表示採樣序列。令計算係數A＝(KP+Ki),B＝-KP,則有式(16)，因此最終輸出為式(17)所示函數表達式；

△u(n)＝Ae(n)+Be(n-1) (16)

u(n)＝u(n-1)+Ae(n)+Be(n-1) (17)

式(16)和(17)中，△u(n)表示第n次採樣時刻PI調節器的輸出值u(n)和第n-1次採樣時刻PI調節器的輸出值u(n-1)之間的差值，e(n)表示第n次採樣時刻輸入的偏差值，e(n-1)表示第n-1次採樣時刻輸入的偏差值，A和B均為假設的係數。

為了得到在首次啟動系統時輸出電壓從0開始上升，對PI控制器的最終輸出進行角度偏移(Uoffset)處理，得到最終的疊加值u(n)′，即u(n)′＝u(n)+Uoffset；同時對疊加值進行限定使得最終的輸出不得超過裕量角度標么上限值Umax和下限值Umin，即

當u(n)′≥Umax時，u(n)′＝Umax；

當u(n)′≤Umin時，u(n)′＝Umin，即可完成對電壓偏差進行死區限制。即，步驟2)對電壓偏差進行死區限制時，如果電壓偏差大於或等於預設的死區限制最大值，則將電壓偏差的值限制為預設的死區限制最大值，如果電壓偏差小於或等於預設的死區限制最小值，則將電壓偏差的值限制為預設的死區限制最小值。

本實施例中，數字離散PI控制器的具體實現如下：當觸發角度α設為90°時，逆變角β(β＝180°－α)也為90°，輸出電壓正好為0。因此角度偏移設為90°，對應的角度偏移標么值為Uoffset為5000。對於整流控制，由於採用可逆的控制方式，角度α控制範圍為30°～90°，當αmin為30°，對應的裕量角度標么值為U整流min為1667；當αmax設為90°時，對應的抗飽和積分相位標么值為5000。同理，對於逆變控制角度β(β＝180°－α)範圍定位90°～150°，對應的抗飽和積分下限為U逆變min＝5000和裕量角度標么值上限U逆變max＝8333。PI控制器的輸出經過偏移和疊加後得到u(n)′與最終標么化的軟體鎖相環值進行比對，當二者數值相等時輸出雙窄脈衝的整流逆變橋I和整流逆變橋II的第一個觸發脈衝的觸發時刻，這樣實現了整數與時間上的一一對應切換和控制。

本實施例中，在整流或逆變工況下得到U相、V相和W相觸發雙窄脈衝的第一個脈衝觸發時刻，分別對應於整流Ⅰ橋第1、3和5的晶閘管(VT1a、VT3a和VT5a，參見圖2)、整流Ⅱ橋的第1、3和5的晶閘管(VT1b、VT3b和VT5b，參見圖2)或者逆變Ⅰ橋第1、3和5的晶閘管(VT1′a、VT3′a和VT5′a，參見圖2)、逆變Ⅱ橋的第1、3和5的晶閘管(VT1′b、VT3′b和VT5′b，參見圖2)，脈衝見圖12實線所示，其中Ug1表示第1個晶閘管的脈衝電壓，Ug2表示第2個晶閘管的脈衝電壓，以此類推，對於整流逆變橋Ⅰ其他編號為2、4、6的晶閘管(VT2a、VT4a和VT6a，參見圖2)和整流逆變橋Ⅱ其他編號為2、4、6的晶閘管(VT2b、VT4b和VT6b，參見圖2)採用補發脈衝的方式。以一個周期內觸發脈衝產生的過程具體闡述如下：如圖13所示，對於U相電壓，在PI控制器的輸出與Uoffset疊加輸出值u(n)′U與U相相位標么值相等時，輸出第一個脈衝，同時向編號為6的晶閘管補發一個觸發脈衝，並啟動實時系統(RTS)計數器開始計時(計數器時鐘頻率1MHz，對應1μs)；計數器計數到833(對應15°電角度)，停止向編號為1和6的晶閘管輸出觸發脈衝；計數器繼續計數到4167(對應15°+60°電角度)，向編號為1的晶閘管開始輸出雙窄脈衝的第二個脈衝，向編號為2的晶閘管輸出雙窄脈衝的第一個脈衝，計數器繼續計數；計數器計數到5000(對應15°+60°+15°電角度),停止向編號為1和2的晶閘管輸出觸發脈衝,同時計數器清零、停止工作。同理，對於V相電壓，得到編號為3的晶閘管的第一和第二個觸發脈衝。對於觸發編號為3的晶閘管時，分別先後同時向編號為2(第一個脈衝)和編號為4(第二個脈衝)的晶閘管補發觸發脈衝(補發的脈衝與V相的兩個脈衝同時開始和停止輸出)；對於W相電壓，得到編號為5的晶閘管的第一和第二個觸發脈衝。對於觸發編號為5的晶閘管時，分別先後同時向編號為4(第一個脈衝)和編號為6(第二個脈衝)的晶閘管補發觸發脈衝(補發的脈衝與W相的兩個脈衝同時開始和停止輸出)。基於以上原理，觸發脈衝周而復始產生觸發脈衝，並於PLL標么值、閉環反饋緊緊聯繫在一起形成穩定可控的系統。

對於串聯的整流逆變橋Ⅰ和整流逆變橋Ⅱ的均壓(即整流逆變橋Ⅰ和整流逆變橋Ⅱ的各自直流側電壓基本維持一致)問題，整流逆變橋Ⅰ和整流逆變橋Ⅱ採樣相同的進線電壓。為了確保多任務並行處理過程中各PI控制器響應一致，整流橋Ⅰ和整流橋Ⅱ的整流PI控制器採用相同的控制參數，逆變橋Ⅰ和逆變橋Ⅱ的逆變PI控制器採用相同的控制參數。由於計數器、同步採樣和直流電壓採樣採用不同的採樣頻率，因此採用同一系統時鐘頻率、經過分頻處理得到所需的各實時計數和採樣頻率。以上各項工作任務同步進行，並不會出現類似微機處理的滯後和延時問題，使得各處理任務間互不影響、提高了系統的可靠運行。系統可通過增加不同的通訊模塊提供不同協議的通訊接口，系統接收系統指令並作出相應的保護動作。

綜上所述，本實施例十二脈波電壓型可逆整流裝置的控制方法具有下述優點：1、本實施例十二脈波電壓型可逆整流裝置的控制方法採用基於旋轉坐標系和同步採樣的軟體鎖相環(PLL)技術，在Clark變換中由於相位無法確定，以數字離散採樣計算斜率的方法確定變換後的符號，結合實時系統精確計數方式進行相位自適應修正技術，消除晶閘管導通過程中主電路的波形畸變造成的相位幹擾；還可通過簡單的加減法實現相位的移動和疊加。2、本實施例十二脈波電壓型可逆整流裝置的控制方法通過兩路線電壓參數計算得出三相線電壓相位，其相位信號採用特殊標么化數字處理和簡單的加減法實現了線電壓線電壓和相電壓相位的換算，經換算後實現了相電壓相位標么值(整數)與電網周期數值上的時間和數值上的轉換和對應，加上數字離散PI控制與角度偏移的輸出值(整數)最終實現數值和時間上的轉換和對應。3、本實施例十二脈波電壓型可逆整流裝置的控制方法的數字離散化的低通濾波系統和飽和抑制算法的PI控制，實現系統的實時控制調節；第二個觸發脈衝通過計數和與PLL標么值簡單的比對即可實現周期範圍內的脈衝輸出。4、本實施例十二脈波電壓型可逆整流裝置的控制方法的整流部分和逆變部分採用共進線的方式，減少了系統的電路複雜程度和元器件的使用效率。5、本實施例十二脈波電壓型可逆整流裝置的控制方法的屏櫃內部通過電纜連接降低主電路的絕緣要求，即使在高於電流互感器的額定電壓的電壓等級下也可確保了元器件的正常使用，增強了系統對非標準電壓等價下的通用性。6、本實施例十二脈波電壓型可逆整流裝置的控制方法採用同一系統時鐘頻率、經過分頻處理得到所需的不同的實時頻率，對於不同頻率的參數處理互不影響，構成了多任務並行多頻的精確控制策略。7、本實施例十二脈波電壓型可逆整流裝置的控制方法採用直流電壓FIFO的周期性濾波既減少了系統幹擾，又能捕捉到系統的周期變化規律。本實施例十二脈波電壓型可逆整流裝置的控制方法在非標準和較高電壓等級的使用情況下，利用機車電纜本身從電流互感器中間貫穿和連接接線，降低了系統對電壓互感器本身的絕緣要求，軟體PLL的坐標變換處理和自修正技術，提高了系統的抗幹擾能力，標么化的系統數據處理，實現了無量綱的內部運行處理，提高了系統的運行效率。本實施例十二脈波電壓型可逆整流裝置的控制方法具有廣泛的通用性，當進線電壓等參數變化時，在保證絕緣性能的前提下，只要修改對應的額定參數值即可使用於新的系統和工況。

以上所述僅是本發明的優選實施方式，本發明的保護範圍並不僅局限於上述實施例，凡屬於本發明思路下的技術方案均屬於本發明的保護範圍。應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明原理前提下的若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。