垂直型非易失性存儲器器件及其製造方法

2023-04-24 23:41:16 2

專利名稱：垂直型非易失性存儲器器件及其製造方法
技術領域：
本發明涉及半導體器件及其製造方法，具體地涉及垂直型(vertical-type) 非易失4生務賭器器件(non-volatilememoiydevice)及其製造方法。
背景技術：
隨著對高度M電子裝置的持續重視，對以更高的it^和更低的功率運行並具 有增大的器件密度的半導^^諸器器件存在持續的需求。為想'j這一目的，已經發 展了具有更小尺寸的器件和具有以水平和垂直陣列布置的電晶體單元的多層器件。
在一種方法中，平面存儲器單元(例如NAND #^者器單元)形^常規的水 平陣列中。然後多個7K平陣列在垂直方向上堆疊。由於在實現最小特徵尺寸中對於 每個層都需要臨界^i'J步驟，因此與此方法相關的局限性包括所得到的器件中可靠 性低。jtb^卜，在這種構造中，用來驅動控制柵極的驅動電晶體的尺寸^^數的函數； 因此，驅動電晶體的M^莫為層數的倍數。這會導致^^化的問題4碌熱方面的問題。
在另一種方法中，已^J^了具有垂直取向的溝道的多層^^諸器。在一個構造 中，多個柵才g形絲襯底上，垂直溝道穿過該多個柵^L^。在每個垂直溝道中， 下柵feyg構造為用作下選擇柵極(lower select gate )，多個中間柵4U:構造為用作控 制柵極，上柵才il^構造為用作上選擇柵極(upper select gate )。連接在第一水平方向 上彼jt"目鄰的Jiit擇柵極以用作器件的行選擇線。連接在第二7K平方向上彼Jt4目鄰 的垂直溝道以用作器件的位線(bitline)。
其他嘗試垂直取向溝道的方法已經取得的成果有限。在一個構造中，在形船 置柵極(floatinggate)型非易失'14^f諸器器件的嘗試中，上選擇柵極和下選擇柵極 的垂直邊糹^4面採用常規的氧化層與垂直溝道隔離，而中間柵極層的控制柵極的垂 直iii彖表面採用氧化層-氮化層-氧化層(ONO)型電荷俘^Jr (charge trapping layer) 與垂直溝道隔離。然而，難以在此方法下實現浮置斥冊極。
此外，其他的方法已經嘗試了採用多晶矽垂直溝道區域的垂直取向溝道的方 法。在多晶矽垂直溝道導線(lead)中的晶界與晶體缺陷相關，其會在所得到的結 構中增大電阻並形成俘獲位置。這會導致在所得到的器件中電阻增大，從而降低器件ii^並增大器件功率消耗。
此外，其他嘗試垂直取向溝道的方法已經採用了 CVD形成的隧穿氧化物形成
ONO電荷俘M的隧穿氧化層。以此方式形成的隧穿氧化物會隨時間iikit退化，
導致器件的可靠性^^耐久性差。

發明內容
本發明的實施例涉及垂直型半^M^f渚器器件及其形成方法。蔣地，在一些
實施例中，採用了單晶垂直溝道。這降低了晶體缺陷的可能性，減少了俘獲位置的 數目，導致器件電阻減小，因it談高了i^並減少了功耗。itb^卜，在一些實施例中， 電荷俘獲層形成為在垂直溝道的區域中圍繞控制柵極，導致較簡單且較可靠的器件
形成。此外，在其他的實施例中，置於電荷俘獲層與垂直溝道之間的隧穿氧^4勿由 熱氧化層形成，其更耐隨時間的退化，導致器件的可靠性和耐久性改善。這^i^i殳 計者在實現所需的器件特性上提供了較大的靈活性。
在一個方面中，半，器件包括單晶半導^#料的襯底，沿7jc平方向延伸； 襯底上的多個層間電介質層；多個柵極圖案，每個柵極圖案斜目鄰下層間電介質層 與相鄰上層間電介質層之間；單晶半導^^才料的垂直溝道，沿垂直方向延伸穿過多 個層間電介質層和多個柵極圖案；柵才H^彖層，在每個柵極圖案與垂直溝道之間， 該柵^5i色緣^f吏柵極圖案與垂直溝iti色緣。
在一個實施例中，半*器件還包括在每個相應柵極圖案與柵^^色緣層之間的 電荷俘H該電荷4孚^^包括在柵極圖案與柵4^色緣層之間沿垂直方向延伸的 第一部分；在柵極圖案與相鄰上層間電介質層之間沿水平方向延伸的第二部分；以 4柵極圖案與相鄰下層間電介質層之間沿水平方向延伸的第三部分。
在另一個實施例中，電荷俘M包括浮置柵極，該浮置柵極包括導電材料或半 導糾料。
在另一個實施例中，柵才W色緣層包括熱氧化層。
在另一個實施例中多個柵極圖案的最上部的柵極圖案包括Jiit擇電晶體的上 選擇柵極；多個柵極圖案的最下部的柵極圖案包括下選擇電晶體的下選擇柵極；多 個柵極圖案的在上選擇柵極與下選擇柵極之間的其餘的柵極圖案，包括半*器件 的共串(commonstring)的^f諸器單元電晶體的控制捬極；連接布置在半導體器件 的第一水平方向上共享該器件的相同層的存儲器單元電晶體的控制柵極以提供半 導體器件的字線(word line);半#器件的共串的務賭器單元電晶體通過垂直溝道 串聯l點妻在4;連接垂直溝道的布置在半M器件的第二水平方向上的上部以提供半導體器件的位線；半導體器件包括半^f^^渚器器件。
在另一個實施例中，多個層間電介質M個包括多層結構，該多層結構包括下 絕緣層、中間絕緣層和上絕緣層，下絕緣層和上絕緣層包:l封目對於中間絕緣層具有
蝕刻i^iH生的材^K
另一方面，半^器件包括襯底，沿水平方向延伸；襯底上的多個層間電介 質層；多個4冊才及圖案，每個柵極圖案斜目鄰下層間電介質層與相鄰上層間電介質層 之間；垂直溝道，沿垂直方向延伸穿過多個層間電介質層和柵極圖案；柵4SJ色緣層， 在每個柵極圖案與垂直溝道之間，使柵極圖案與垂直溝彭&彖；電荷俘獲層，在每 個相應的柵極圖案與柵4B色緣層之間，該電荷俘M包括在柵極圖案與柵4ili色緣 層之間沿垂直方向延伸的第—P分；在柵極圖案與相鄰Ji^間電介質層之間沿水平 方向延伸的第二部分；在柵才及圖案與相鄰下層間電介質層之間沿水平方向延伸的第 三部分。
在一個實施例中，襯底和垂直溝道包括單晶半導^N"料。
在另一個實施例中，電荷俘^tg:包括浮置柵極，該浮置斥冊極包括導電材料或半 導體材料。
在另一個實施例中，相^5i色緣層包括熱氧化層。
在另 一個實施例中，多個柵極圖案的iJi部的柵極圖案包括Jii^擇電晶體的上 選擇柵極；多個柵極圖案的最下部的柵極圖案包括下選擇電晶體的下選擇柵極；多 個柵極圖案的在上選4奪柵極與下選擇柵極之間的其餘的柵極圖案，包括半導體器件 的共串的^^器單元電晶體的控制柵極；連接布置在半#器件的第一水平方向上 共享器件的相同層的^f諸器單元電晶體的控制柵極，以提**器件的字線；半 導體器件的共串的^f諸器單元電晶體通過垂直溝道串賴禺結在1;連接垂直溝道 的布置在半導體器件的第二7K平方向上的上部，以提 *器件的位線；該半導 體器件包括非易失性半^#^諸器器件。
在另一個實施例中，多個層間電介質M個包括多層結構，該多層結構包括下 絕緣層、中間絕緣層和上絕緣層，下絕緣層和上絕緣層包4封目對於中間絕緣層具有 蝕刻選擇性的材料。
另一方面，半導體器件包拾村底，沿水平方向延伸；襯底上的多個層間電介 質層；多個片冊極圖案，每個片冊極圖案斜目鄰下層間電介質層與相鄰上層間電介質層 之間；垂直溝道，沿垂直方向延伸穿過多個層間電介質層和柵恢圖案；包括熱氧化 層的柵才W色緣層，在每個橋級圖案與垂直溝道之間，該柵才M色緣^f吏柵極圖案與垂 直溝iil色糹彖。在一個實施例中，襯底和垂直溝道包括單晶半^#料。
在另一個實施例中，半M器件還包括在每個相應的柵極圖案與柵^5i^彖層之
間的電荷俘獲層，該電荷俘M包括在柵極圖案與柵;fei色緣層之間沿垂直方向延 伸的第一部分；在柵極圖案與相鄰上層間電介質層之間沿水平方向延伸的第二部 分；在柵極圖案與相鄰下層間電介質層之間沿水平方向延伸的第三部分。
在另一個實施例中，電荷俘^^包^"浮置片冊極，該浮置柵極包括導電材料或半
在另一個實施例中，多個柵極圖案的fJi部的柵極圖案包括Jiit擇電晶體的上 選擇柵極；多個柵極圖案的最下部的柵極圖案包括下選擇電晶體的下選擇柵極；多 個柵極圖案的在上選擇柵極與下選擇柵極之間的其餘的柵極圖案，包括半4^器件 的共串^f諸器單元電晶體的控制柵極；連接布置在半*器件的第一水平方向上共 享器件的相同層的存儲器單元電晶體的控制柵極，以揭^f"f^器件的字線；半導 體器件的共串的^^者器單元電晶體通過垂直溝道串^^l妄在""^;連接垂直溝道的 布置在半導體器件的第二水平方向上的上部，以提M科器件的位線；該半* 器件包括半導^4i者器器件。
在另一個實施例中，多個層間電介質M個包括多層結構，該多層結構包括下 絕緣層、中間絕緣層和上絕緣層，下絕緣層和上絕緣層包4封目對於中間絕緣層具有 蝕刻選棒性的材料。
在另一個方面中，製造半導體器件的方法包括提供單晶半導^#料的襯底， 該襯底沿水平方向延伸；在襯底上提供多個層間電介質層；提供多個柵極圖案，每 個4冊極圖案擬目鄰下層間電介質層與相鄰上層間電介質層之間；提供單晶半導^# 料的垂直溝道，該垂直溝道沿垂直方向延伸穿過多個層間電介質層和柵極圖案；以 及提供在每個柵極圖案與垂直溝道之間的柵^i色緣層，該柵fe^色緣y^f吏柵極圖案與 垂直溝ili色緣。
在一個實施例中，該方法還包括在每個相應的柵極圖案與柵45i色緣層之間提供 電荷俘lt昏，該電荷^f孚^^包4舌在柵極圖案與柵45i色緣層之間沿垂直方向延伸的 第一p分；在柵極圖案與相鄰上層間電介質層之間沿7jc平方向延伸的第二部分；在
柵極圖案與相鄰下層間電介質層之間沿7K平方向延伸的第三部分。
在另一個實施例中，電荷俘獲層包括浮置柵極，該浮置柵極包括導電材料 或半導體材料。
在另 一個實施例中，提供柵極絕緣層包括提供熱氧化層。在另 一個實施例中，多個柵極圖案的最上部的柵極圖案包括上選擇晶體
管的上選擇柵極；多個柵極圖案的最下部的柵極圖案包括下選擇電晶體的下 選擇柵極；多個柵極圖案的在上選擇柵極與下選擇柵極之間的其餘的柵極圖 案，包括半導體器件的共串的存儲器單元電晶體的控制柵極；連接布置在半 導體器件的第一水平方向上共享器件的相同層的存儲器單元電晶體的控制 柵極，以提供半導體器件的字線，還包括將半導體器件的共串的存儲器單 元電晶體串聯耦接在一起；以及連接垂直溝道的布置在半導體器件的第二水 平方向上的上部，以提供半導體器件的位線；其中半導體器件包括半導體存 儲器器件。
在另一個實施例中，提供多個層間電介質層的每個包括提供多層結構，該多層 結構包括下絕緣層、中間^#層和上絕緣層，下絕緣層和上^^彖層包4封目對於中間 絕緣層具有蝕刻選棒f生的材料。
另一方面，形成半#器件的方法包括提供沿水平方向延伸的襯底；在襯底 上提供多個層間電介質層；提供多個4冊極圖案，每個柵極圖案斜目鄰下層間電介質 層與相鄰上層間電介質層之間；提供垂直溝道，該垂直溝道沿垂直方向延伸穿過多 個層間電介質層和柵極圖案；提供在每個柵極圖案與垂直溝道之間的柵^5i色緣層， 該柵極絕緣^f吏柵極圖案與垂直溝iii色緣；以#每個相應的柵極圖案與柵才_^色緣 層之間提供電荷俘^，該電祠^孚^^包^舌在斥冊才及圖案與相J^^色步彖層之間沿垂直 方向延伸的第"^卩分；在柵極圖案與相鄰上層間電介質層之間沿水平方向延伸的第 二部分；在柵極圖案與相鄰下層間電介質層之間沿7jc平方向延伸的第三部分。
在一個實施例中，提供襯底包括提供包括單晶半導^#料的襯底，其中提# 直溝道包括提供包括單晶半導^#料的垂直溝道。
在另一個實施例中，電荷俘M包4奮浮置柵極，該浮置4冊極包括導電材料或半 導體材料。
在另一個實施例中，提供柵^i色緣層包括提^^氧化層。
在另一個實施例中，多個柵極圖案的最上部的柵極圖案包括Jii^擇電晶體的上 選擇柵極；多個柵極圖案的最下部的柵極圖案包括下選擇電晶體的下選擇柵極；多 個柵極圖案的在上選擇柵極與下選擇柵極之間的其餘的柵極圖案，包括半導體器件 的共串的^H諸器單元電晶體的控制柵極；連接布置在半"!^器件的第一水平方向上 共享器件的相同層的存儲器單元電晶體的控制柵極，以提M導體器件的字線，還 包括將半導體器件的共串的^f諸器單元電晶體串4^點妄在""^;以及連4錄直溝
13道的布置在半導體器件的第二7K平方向上的上部，以提**器件的位線，其中
半科器件包括非易失性半^4^器器件。
在另一個實施例中，提供多個層間電介質層的每個包括提供多層結構，其包括 下絕^彖層、中間絕緣層和上全&彖層，下絕緣層和上鄉&彖層包4封目對於中間^^彖層具 有蝕刻選擇性的材料。
另一方面，形成半^器件的方法包括提供沿水平方向延伸的襯底；在襯底 上才是供多個層間電介質層；4是供多個4冊才及圖案，每個柵極圖案斜目鄰下層間電介質 層與相鄰上層間電介質層之間；提^直溝道，沿垂直方向延伸穿過多個層間電介 質層和4冊極圖案；以4每個槺極圖案與垂直溝道之間提供包括熱氧化層的柵^^色 緣層，該柵才W&彖^f吏柵極圖案與垂直溝iii色緣。
在一個實施例中，提供襯底包括提供包括單晶半"I^H"料的襯底，提##直溝 道包括提供包括單晶半"^f^t料的垂直溝道。
在另 一個實施例中，該方法還包括在每個相應的柵極圖案與柵才W色緣層之間提 供電荷俘獲層，該電荷俘g包括在柵極圖案與相^5i^彖層之間沿垂直方向延伸 的第"p分；在柵極圖案與相鄰上層間電介質層之間沿水平方向延伸的第二部分； 在柵極圖案與相鄰下層間電介質層之間沿水平方向延伸的第三部分。
在另一個實施例中，電荷俘M包括浮置柵極，該浮置柵極包括導電材料或半 導體材料。
在另一個實施例中，多個柵極圖案的JJi部的柵極圖案包括Jii4擇電晶體的上 選擇柵極；多個柵極圖案中的下柵極圖案包括下選擇電晶體的下選擇柵極；多個柵 極圖案的在上選擇4冊極與下選擇柵極之間的其餘的柵極，包括半#器件的共串的 務賭器單元電晶體的控制柵極；連接布置在半M器件的第一水平方向上共享器件 相同層的存儲器單元電晶體的控制柵極，以提*導體器件的字線，還包括將半 導體器件的共串的^H諸器單元電晶體串耳^點妄在4;以^i^接垂直溝道的在半導 體器件的第二水平方向上的上部，以提**器件的位線，其中半^器件包括 半^4^器器件。
在另一個實施例中，提供多個層間電介質層的每個包括提供多層結構，該多層 結構包括下絕緣層、中間絕緣層和上絕緣層，下絕緣層和上絕緣層包4封目對於中間 絕緣層具有蝕刻選棒性的材料。


如附圖所示，本發明實施例的前述和其他的目的、特徵以及優點將/A^本發明優選實施例的更M的描述中變得明顯，附圖中相同的附圖標i己在不同的視圖中指 4W目同的部分。附圖不一定按比例繪4'J，而是重在闡述本發明的原理。附圖中
圖l是根據本發明實施例的垂直溝道^^渚器器件的剖面圖。圖2^^艮據^^發明
一實施例的垂直溝道存儲器器件的一個器件的溝道區域的特寫視圖。
圖3A到圖3P是根據本發明實施例形成垂直溝道^4i諸器器件的方法的剖面圖。
圖4是根據本發明另一實施例的垂直溝道務賭器器件的剖面圖。
圖5A到圖5L是根據本發明另一實施例形成垂直溝道，器器件的方法的剖面圖。
圖6是根據本發明另一實施例的垂直溝道務賭器器件的剖面圖，示出將器件的 單元區域置於器件的外圍電路區域上。
圖7A到圖7E是根據本發明另一實施例形成圖6的垂直溝道務賭器器件的方法 的剖面圖，示出了在器件的外圍電路區i4Ji形成器件的單元區域。
圖8是根據本發明另 一實施例的垂直溝道務賭器器件的剖面圖，示出了將器件 的單元區域置於器件的外圍電路區iith。
圖9是根據本發明實施例的形成垂直溝道務賭器器件的方法的剖面圖，其中該 垂直溝道由^^]選辨卜延生長(SEG)形成的單晶半導^a才料形成。
圖10是根據本發明示範性實施例的非易失性##器的方框圖。
圖11是包4封艮據本發明示範性實施例的半導^賭器的系統的方框圖。
具體實施例方式
下文將參照附圖a分:Ny葛^^發明的實施例，本發明的伊速實施例在附圖中 示出。然而，本發明可以以不同的方式實施，而不應被解釋為僅限於此處所述的實
施例。在整4^兌明書中相同的附圖標記始終指 ^目同的元件。
應當理解，雖然這裡可使用術語第一、第二等描述各種元件，但這些元 件不應受限於這些術語。這些術語用於使一個元件區別於另一個元件。例如， 第一元件可以稱為第二元件，類A"也，第二元件可以稱為第一元件，而不背離本發 明的範圍。如此處所用的，術語"和/或"包括一個或多個所列相關項目的任 意及所有組合。
應當理解，當稱一個元件在另一元件"上"、"連4妻到"或"耦合到"另 一元件時，它可以直接在另一元件上或者連接到或耦合到另一元件，或者還 可以存在插入的元件。相反，當稱一個元件"直接在"另一元件上或者"直接連接到"或"直接耦合到"另一元件時，不存在插入的元件。其他的用於
描iiiL件之間關係的詞語應當以類似的方^釋(例如，"在...之間"相對於"直 接在...之間"、"相鄰，，相對於"直接相鄰，，等)。i^E當稱一個元件在另一元件上時，
它可以在另一元件上或下，直^4給到另一元件，或者可以存在插入的元件，或者 元件可以通過空隙或間隙分隔開。
這裡所用的術語僅僅是為了描述特定實施例，並非要限制本發明。如此
處所用的，除非上下文另有明確表述，否則單數形式"一(a)"、 "一(an)" 和"該(the )"均同時旨在包括複數形式。還應當理解，術語"包括(comprise )"、 "包4舌(comprising)"、"包4舌(include)"禾口/或"包4舌(including)", 當在 此處使用時，指定了所述特徵、整體、步驟、操作、元件和/或組件的存在， 但並不排除一個或多個其他的特徵、整體、步驟、操作、元件、組件和/或其
組合的存在或添加。
圖1是根據本發明實施例的垂直溝道^H諸器器件的剖面圖。圖2是根據本發明 實施例的垂直溝道存儲器器件的一個器件的溝道區域的特寫視圖。
參照圖1, ^匕示例中，提供了單晶半^#料的襯底100。在不同的實施例 中，襯底可以包括體單晶材料、單晶SOI結構或其^it合的襯底結構。襯底100沿 水平方向延伸。可選的焊墊氧化層102在襯底100上。多個層間電介質層105a、 105b、 105c、 105d…設置在焊墊氧化層102上。設置多個柵極圖案132a、 132b、 132c、 132d, 每個柵極圖案斜目鄰下層間電介質層105a、 105b、 105c、 105d…與相鄰上層間電介 質層105a、 105b、 105c、 105d…之間。例如，柵極圖案132a斜目鄰下層間電介質層 105a與相鄰上層間電介質層105b之間，柵極圖案132b斜目鄰下層間電介質層105b 與相鄰上層間電介質層105c之間，柵極圖案132c擬目鄰下層間電介質層105c與相 鄰上層間電介質層105d之間等等。
105b、 105c、 105cL.和多個柵極圖案132a、 132b、 132c、 132d…。垂直溝道116被 每個柵極圖案132a、 132b、 132c、 132d…圍繞。例如，柵極圖案132a圍繞或包圍垂 直溝道116的側壁的最下部的周圍。其他的柵4及圖案132b、 132c、 132d…也一樣。 柵才^i色緣層124a、 124b、 124c、 124d…設置在每個柵極圖案132a、 132b、 132c、 132d… 與垂直溝道116之間。柵45i^彖^^f吏柵極圖案132a、 132b、 132c、 132d…與垂直溝 道116絕緣。在一個實施例中，柵才i5i色緣層124a、 124b、 124c、 124d…包括熱氧化 層。在垂直溝道^H者器器件包括非易失'^^f諸器器件的示例中，電荷俘g 126設
置在每個相應的柵極圖案132a、 132b、 132c、 132cL.與柵才M色緣層124a、 124b、 124c、 124d…之間。參照圖2,在一個實施例中，電荷俘絲包括第-"^分127a，在柵 極圖案132a與柵才i i色緣層124a之間沿垂直方向延伸；第二部分127b，在柵極圖案 132a與相鄰上層間電介質層105b之間沿水平方向延伸；以^三部分127c，在柵 極圖案132a與相鄰下層間電介質層105a之間沿水平方向延伸。由絕^#料形成的 阻擋層128在電荷俘絲126與柵極圖案132a、 132b、 132c、 132d…之間。
在不同的實施例中，電荷俘恭昏126為包括導電材料或半導^N"料的浮置柵極 的形式。可逸地，電荷俘獲層126可以包括ONO、氮化物、多晶石i或量子點結構。
在一個實施例中，在根據本發明實施例構造的半"l^^f諸器器件中，多個柵極 圖案中的iJi部的柵極圖案(例如柵極圖案132d )包括Jii^擇電晶體的Jii^擇柵極； 多個柵極圖案中的最下部的柵極圖案(例如下柵極圖案B2a)包括下選擇電晶體的 下選擇柵極。多個柵極圖案的在上選擇柵極132d與下選擇柵極132a之間的其餘的 柵極圖案(例如柵極圖案132b、 132c)包括半"^器件的共串的^H諸器單元電晶體 的控制柵極。連接布置在半，器件的第一水平方向上共享器件的相同層的存儲器 單元電晶體的控制柵極，以提M導體器件的字線。半M器件的共串的務賭器單 元電晶體通過垂直溝道116串聯井^妾在-"^。連接垂直溝道116的布置在半導體器 件的第二水平方向上的上部，以提**器件的位線140。儘管處於清楚地示出 本發明的實施例的目的，此示例在每個垂直溝道中只示出了兩個存儲器單元晶體 管，^^發明的實施例不限於此，可以在每個垂直溝道中包括少至一個^^者器單元 電晶體，也可以在垂直溝道中包括應用所需的多個^f諸器單元電晶體，例如兩個、 四個、八個、十六個或三十二個電晶體。
在一些實施例中，如下面將結合圖4和圖5A-5L描述的，多個層間電介質層的 每個包括多層結構205，多層結構205包括下絕緣層205a、中間絕緣層205b和上 絕緣層205c,下絕緣層205a和上絕緣層205c包4封目對於中間絕緣層205b具有蝕
刻迭S,'性的利^K
圖3A-3P是根據本發明實施例的垂直溝道務賭器器件的形成方法的剖面圖。 參照圖3A,製備襯底IOO。在一個實施例中，襯底100包括單晶半^#料襯 底，該襯底為以後的單晶垂直溝道116的形成提供籽晶層。可選的焊墊氧化層102 設置在,底100的上表面上。多個交替的層間電介質層104a、 104b、 104c、 104d、 104e…和犧牲層106a、 106b、 106c、 106d、 106e.,.形^焊墊氧化層102上。在一個 實施例中，層間電介質層104和犧牲層106具有相對於彼此的蝕刻選擇性。例如，
17層間電介質層104可以包括氮化珪，犧牲層106可以包括氧化珪。可選地，層間電 介質層104可以包括氧化矽，犧牲層106可以包括氮化矽。在一個實施例中，犧牲 層106由可通i^顯法蝕刻工藝容易去除的材料形成。
參照圖3B，如所示出的，第一開口 110形成為在垂直方向上穿過層間電介質 層104、犧牲層106和焊墊氧化層102並在水平方向上間隔開。第一開口 110暴露 下面的4於底100的上部。
參照圖3C，第一多晶矽層112或第一非晶^^112形#第一開口 110中，並 與襯底100的暴露的上部接觸。在一個實施例中，第一多晶矽層112或第一非晶矽 層112可以通過化學^i目沉積(CVD)工藝形成；然而，也可以^^I其^it於形成 第一多晶矽層112或第一非晶矽層112的工藝。在一個實施例中，第一多晶矽層112 或第一非晶石拔112可以在此階^J ]雜質摻雜，例如用n型雜質摻雜。
參照圖3D,對第一多晶矽層112或第一非晶矽層112 口熱處理以將該層轉 變成單晶矽圖案114，單晶矽圖案114具有與下面的襯底100的晶向相同的晶向。
在一個示例性實施例中，如本領域所/>^、口的，熱處理可以採:i^ltib誘導外延生長
(LEG)工藝的形式以獲得單晶矽圖案114。
參照圖9,在一個可選的實施例中，單晶矽圖案114-1可以採用選辨卜延生長 (SEG)工藝在圖3B的開口 110-1中從襯底100的Ji4面生長。採用暴露的襯底區 域100作為籽晶層進行SEG工藝。暴露的襯底區域100可以包括半"f^^才料，例 如單晶半導體材料。
參照圖3E，可以對最上部的犧牲層106e進行可選的化學扭4她光(CMP)工 藝，以暴露下面的最上部的層間電介質層104e。可以在此步驟期間去除單晶矽圖案 114的上部。
參照圖3F，多個第二開口 120斜目鄰單晶矽圖案114之間形成，從而形^間 電介質層圖案105a、 105b、 105c、 105d、 105e…和犧牲層圖案107a、懸、107c、 107d...。在一個實施例中，第二開口 120暴露最下部的層間電介質層圖案105a。該 步驟允許通向所得到的存儲器器件的控制柵極和浮置柵極將沿所得到的垂直溝道 形成的區域。
參照圖3G,犧牲層圖案107a、 107b、 107c、 107d…通過溼法蝕刻工藝去除。在 犧牲層圖案107a、 107b、 107c、 107d…由氮^/圭形成的示例中，溼法蝕刻工藝的蝕 刻劑可以包括HF溶液。所得到的凹形開口 ( concave opening) 122環繞單晶矽圖案 114的側壁以在其所有的側面暴露側壁。圖3H是所得到結構的透視圖。
參照圖31,雜質摻雜121可以在單晶矽圖案114的暴露側壁處進行。例如，可以在暴露側壁進行p型雜質的注入。可以採用等離子體摻雜(PLAD)工藝來進行注入。
如上面結合圖3C所述，假設單晶矽圖案114的主體(body)用n型雜質摻雜， p型摻雜區形絲單晶矽圖案114中暴露側壁處，鍵立了所得到的垂直溝道116 的p型溝道區117a， p型溝道區117a位於垂直溝道116的n型源才l/漏極區117b之 間，如圖2的特寫視圖所示。由於層間電介質層圖案105a、 105b、 105c、 105d、 105e 的各自的位置，p型溝道區117a在垂直溝道116中是"自對準的"。儘管p型溝道區 117b在圖2的特寫視圖中示出為延伸穿過垂直溝道的整個主體， <鎮其他的實施例 中，p型溝道區117b ^/人垂直溝道116的表面稍孩&4^伸到垂直溝道116的主體內。
參照圖3J，隧穿氧4^124a、 124b、 124c、 124cL.形錄所得到的垂直溝道116 的暴露側壁。隧穿氧化層124a、 124b、 124c、 124d…圍繞垂直溝道，例如在垂直溝 道116的橫截面是圓形的情況下，隧穿氧化層124a、 124b、 124c、 124d…是環形的。 在一個實施例中，隧穿氧化層124a、 124b、 124c、 124d…釆用熱氧化工藝形成。採 用熱氧化工藝形成的隧穿氧化層更耐隨時間的退化，導致器件的穩定性和耐久性改 善。
參照圖3K,電荷俘獻126塗熟剖包括層間電介質層圖案105a、 105b、 105c、 105d、 105e…和隧穿氧化層124a、 124b、 124c、 124d…的所得到的結構，覆蓋凹形 開口122的側壁。在不同的實施例中，電荷俘獲層126可以是浮置柵才W吉構，例如 包括多晶矽材料。在其他的實施例中，電荷俘M 126可以包括ONO結構、氮化 物結構、多晶^^吉構或量子點結構。由於通路(access)在隧穿氧化層124a、 124b、 124c、 124d…之後在凹形開口 122處獲得，所以在本發明的實施例中浮置柵極電荷 俘M126是可以的。
阻擋絕緣層128形錄所得到結構上，M電荷俘g 126。在一個示例性實 施例中，阻擋氧化層128包括氧^^M其^/^適的高k氧化層。
參照圖3L,提財電材料以填充第二開口 120,包括凹形開口 122，導致導電 圖案130的形成。在一個實施例中，導電材料包括矽化鶇。
參照圖3M,導電圖案130的中部淨皮蝕刻，形成第三開口 134,第三開口 134 暴露最下面的層間電介質層105a的表面並暴露層間電介質層圖案105a、 105b、 105c、 105d、 105e…的外側壁。這將導電圖案130的填充凹形開口 122的部分分隔成柵極 圖案132a、 132b、 132c、 132d…，並將電荷俘絲分隔成單獨的電荷俘絲圖案。 圖3N是所得到結構的透視圖。
參照圖30，第三開口 134用絕緣圖案136填充。參照圖3P,導電位線140被形成並圖案化，以在半"f^器件的第二7jc平方向上 連接相鄰垂直溝道116,如上面結合圖1所述。
圖4是根據本發明另一實施例的垂直溝道務賭器器件的剖面圖。此實施例徊勾 造上與上面結合圖l、 2、 3A-3P示出和描述的實施例勤^目同。而區別在於，本實 施例的層間電介質層圖案202、 205、 207、 209、 211由多層形成，而不^_單層。
參照圖4，在此實施例中，提供單晶半導^#料的襯底200。斥於底200沿水平 方向延伸。多個層間電介質層圖案202、 205、 207、 209、 211…設置在襯底200上。 提供多個柵極圖案258a、 258b、 258c、 258d..，每個柵極圖案斜目鄰下層間電介質 層圖案202、 205、 207、 209、 211…與相鄰上層間電介質層圖案202、 205、 207、 209、 211...之間。
單晶半導^#料的垂直溝道230沿垂直方向延伸穿過多個層間電介質層圖案 202、 205、 207、 209、 211…和多個柵極圖案258a、 258b、 258c、 258d…。垂直溝道 230尋皮每個4冊極圖案258a、 258b、 258c、 258d…環繞。柵^li色緣層238a、 238b、 238c、 238d…設置在每個柵極圖案258a、 258b、 258c、 258d…與垂直溝道230之間。4冊極 絕舌彖層238a、 238b、 238c、 238cL/f吏相應的柵-極圖案258a、 258b、 258c、 258d…與 垂直溝道230絕緣。在一個實施例中，如以上所述，柵才Ai^彖層238a、 238b、 238c、 238d…包括熱氧化層。
在垂直溝道存儲器器件包括非易失性存儲器器件的示例中，電荷俘獲層250設 置在每個相應的4冊極圖案258a、 258b、 258c、 258cL.與柵才ili色緣層238a、 238b、 238c、 238d…之間。如上面結合圖2的特寫視圖所述，在一個實施例中，電荷俘^Jr250 可以包括第"P分127a，在柵極圖案132a與柵^5i色緣層124a之間沿垂直方向延 伸；第二部分127b，在柵極圖案132a與相鄰上層間電介質層105b之間沿水平方向 延伸；以及第三部分127c，在柵極圖案132a與相鄰下層間電介質層105a之間沿水 平方向延伸。由絕^#料形成的阻擋層252在電荷俘獲層250與柵極圖案258a、 258b、 258c、 258d…之間。
在不同的實施例中，電荷俘獲層250為包括導電材料或半^f才料的浮置柵極 的形式。可選地，電荷俘^ir可以包括ONO、氮化物、多晶石圭或量子點結構。
在實施例中，在根據本發明實施例構造的半導^^器器件中，多個柵極圖案 的最上部的柵極圖案(例如柵極圖案258d)包括Jii^擇電晶體的Jiit^科冊才及；多個 柵極圖案的最下部的柵極圖案(例如下柵極圖案258a)包括下選擇電晶體的下選擇 柵極。多個柵極圖案的在上選擇柵極258d與下選擇柵極258a之間的其餘的柵極圖 案(例如柵極圖案258b、 258c)包括半導體器件的共串的存儲器單元電晶體的控制柵極。連接布置在半，器件的第一7jC平方向上的共享器件的相同層的^f諸器單元 電晶體的控制柵極，以提*導體器件的字線。半科器件的共串的^j諸器單元晶
體管通過垂直溝道230串斜點妻在"-"^。連接垂直溝道230的布置在半導體器件的 第二水平方向上的上部，例如通過線262以提^M器件的位線。如上所述，盡
管處於清楚iW苗ii^發明的實施例的目的，此示例在每^直溝道中只示出了兩個 ^^諸器單元電晶體，^S^發明的實施例不限於此，可以在每個垂直溝道中包括少至 一個^f渚器單元電晶體，也可以在垂直溝道中包括應用所需的多個^f諸器單元晶體 管，例如兩個、四個、八個、十六個或三十二個電晶體。
圖5A到圖5L是根據本發明另一實施例形成垂直溝道^f諸器器件的方法的剖面圖。
參照圖5A，製備襯底200。在一個實施例中，襯底200包括單晶半^#料襯 底，該襯底為後面形成單晶垂直溝道230提供籽晶層。多個交替的層間電介質層202、 204、 206、 208、 210...和犧牲層212、 214、 216、 218…形絲襯底200上。在本實 施例中，層間電介質層202、 204、 206、 208、 210…每個包括多層結構。例如，最 下部的層間電介質層202包括下絕緣層202a (包括氧化矽)和上層間電介質層(包 括氮化矽)。類似地，；pJi部的層間電介質層210包括下^^彖層202a(包括氮化矽) 和上層間電^i^質層(包括氧4&哇)。最下部的層間電介質層202與最上部的層間電 介質層210之間的層間電介質層(包括層間電介質層204、 206、 208)每個包括下 絕緣層204a、 206a、 208a (包括I/fW圭)和中間絕緣層204b、 206b、 208b (包括氧 4b 圭)以^Ji絕緣層204c、 206c、 208c (包4舌氮^^圭)。這樣，下絕糹彖層和上絕參彖 層包4封目對於中間糹&彖層具有蝕刻選擇性的材料。在此實施例中，犧牲層212、 214、 216、 218...可以包4封目對於氧^^^口氮4b^^具有蝕刻選擇性的材料，例如多晶矽 鍺。這樣，犧牲層212、 214、 216、 218...可以在F能的製造步驟期間通過溼法蝕刻 工藝容易地去除。
參照圖5B,如所示出的，第一開口 220形成為在垂直方向上穿過層間電介質 層202、 204、 206、 208、 210…和犧4生層212、 214、 216、 218...，並在7^平方向上間 隔開。第一開口 220暴露下面的襯底100的上部以提供圖案化的所得到的結構224。
參照圖5C，氧化眭間隔物238形M所得到的結構224的第一開口 220的內 側壁上。間隔物238 ^用LEG形成工藝的單晶矽垂直溝道的M均勻的生長， 或者 ^用SEG形成工藝的單晶矽垂直溝道的基本均勻的生長，如以上所述。 間隔物防止在單晶矽中形成晶體缺陷，否則該晶體缺陷可能被引入到所得到的結構 224中的4—氧化物-氮化物界面處。參照圖5D,第一多晶石抜228或第一非晶石抜228形^在第一開口 220中， 並與襯底200的暴露的上部接觸。在一個實施例中，第一多晶石圭罷228或第一非晶 矽層228可以通過化學^i目沉積(CVD)工藝形成；然而，可以採用其他適於形成 第一多晶矽層228或第一非晶石抜228的工藝。在一個實施例中，第一多晶矽層228 或第一非晶石M 228可以在此階l^雜質摻雜，例如用n型雜質摻雜。
參照圖5E,對第一多晶石抜228或第一非晶石樣228進行熱處理以將該層轉變 成單晶矽圖案230，單晶矽圖案230具有與下面的襯底200的晶向相同的晶向。在 一個示例性實施例中，熱處理可以採恥lbB秀導夕卜延生長(LEG)工藝的形式以獲 得單晶矽圖案230,如本領ii^斤/^^、口的。
在可選的實施例中，單晶矽圖案230可以採用選樹卜延生長(SEG)工藝在圖 5C的開口 220中從襯底200的Ji^面生長。
參照圖5F，可以對所得到的結構的J^面進行可選的化學初4^fe光(CMP) 工藝以去除並平坦化單晶矽圖案230的上部。然後多個第二開口 232形tt^目鄰單 晶矽圖案230之間，從而形M間電介質層圖案205a、 205b、 205c、 205d、 205e... 和相應的犧牲層圖案。在一個實施例中，第二開口 232暴露最下部的層間電介質層 圖案202。此步驟允"i憤路到所得到的存儲器器件的控制柵極和浮置柵極將沿垂直 溝道230形成的區域。然後通過溼法蝕刻工藝去除犧牲層圖案212、 214、 216、 218...。 在犧牲層圖案212、 214、 216、 218...由多晶矽鍺形成的示例中，溼法蝕刻工藝的蝕 刻劑可以包括氧化劑A/HF 〉V曰o^溶液。
所得到的凹形開口 234環繞單晶矽圖案230的側壁，從而在其所有的側面暴露 間隔物238。參照圖5G,接著去除間隔物238的暴露部分，例如採用溼法蝕刻工藝。 在間隔物包括氧"f&f圭的實施例中，溼法蝕刻工藝的蝕刻劑可以包括HF溶液。
此時，如上面結合圖31所述，可以對單晶矽圖案230的暴露側壁進行雜質摻雜。 由於層間電介質層圖案205a、 205b、 205c、 205d、 205e…的各自的位置，所得到的 溝道區&組垂直溝道230中是"自對準的"。
參照圖5H,隧穿氧化層238a、 238b、 238c、 238d…形^所得到的垂直溝道 230的暴露側壁。隧穿氧化層238a、 238b、 238c、 238d…圍繞垂直溝道，例如在垂 直溝道230的橫截面是圓形的情況下，隧穿氧化層238a、 238b、 238c、 238d…是環 形的。在一個實施例中，隧穿氧化層238a、 238b、 238c、 238d…採用熱氧化工藝形 成。採用熱氧化工藝形成的隧穿氧化層更耐隨時間的退化，導致器件的穩、定性和耐 久性改善。
參照圖51,電荷俘獲層250塗敷到包括層間電介質層圖案205、 207、 209、 211…和隧穿氧化層238a、 238b、 238c、 238d…的所得到的結構，覆蓋凹形開口 234的側壁。
在不同的實施例中，電荷俘獲層250可以是浮置柵極結構，例如包括多晶矽材 料。在其他的實施例中，電荷俘獲層250可以包括ONO (氧4t4勿-氮化物-氧化物) 結構。也可以採用其他的電荷俘獲層250結構，包括氮化物、多晶石線量子點結構， 或者其他可應用的電荷俘獲結構。因為通路在隧穿氧化層238a、 238b、 238c、 238d... 之後在凹形開口 234處得到，所以在本發明實施例中浮置柵極電荷俘^250是可 以的。阻擋絕緣層252形^^所得到的結構上，4復蓋電荷俘M250。在一個示例 性實施例中，P到當氧化層252包括氧化眭，或其^/^適的高k氧化層。提供導電材 料填充第二開口 232，包括凹形開口 234，導致導電圖案254的形成。在一個實施 例中，導電材料包括矽化鴒。
參照圖5J，導電圖案254的中部被蝕刻，形威i露最下部的層間電介質層202 的表面以M間電介質層圖案205、 207、 209、 211...的夕卜側壁的第三開口 256。這 將導電圖案254的填充凹形開口 234的部分分隔威/f冊極圖案258a、 258b、 258c、 258d...，並將電荷俘^:分隔成單獨的電荷俘獲層圖案250。
參照圖5K,第三開口 256用絕緣圖案260填充。
參照圖5L,導電位線262被形成並圖案化，以在半*器件的第二水平方向上 連接相鄰垂直溝道230，如上面結合圖l所述。
圖6是根據本發明另一實施例的垂直溝道務f諸器器件的剖面圖，示出了將器件 的單元區itt於器件的外圍電路區^Ui。參照圖6，單元結構334形iUt器件的外 圍電路區域320上。在此實施例中，多個夕卜圍電路電晶體316設置在襯底300上。 第一層間電介質(BLD)層318在外圍電路電晶體上，第一層間接觸320將下面的 電晶體316與形成在第一 ILD層318上的導電通路(conductive via) 322連接。類 似地，提供第二ELD層324、第三ILD層330和相應的笫二層間接觸326以及第二 導電通路和第三導電通路322,以在單元結構334與外圍電路區域302之間傳遞信
包括上面結合圖1、 2和3E-3P所述類型的單晶矽襯底332的單元結構334,置 於外圍電路區域302的第三ILD層330上。第四ILD層340設置在所得到的結構上， 層間接觸342和導電通路344向單元結構334傳輸信號並接收來自單元結構334的 信號，包括字線信號和位線信號。
圖7A-7E是根據本發明另一實施例的形成圖6的垂直溝道存儲器器件的方法的剖面圖，示出了在器件的外圍電路區域上形成器件的單元區域。
參照圖7A,多個外圍電路電晶體316設置在襯底300上。該電晶體包括例如 柵極電極312 (通過柵才illU匕層310與襯底300絕緣)以及源極和漏極區域(在柵 極電極兩側的村底中)。第一層間電介質(ILD)層318形M外圍電路電晶體上， 第一層間接觸320將下面的電晶體316與形成在第一 1LD層318上的導電通路322連接。
參照圖7B,第二IDL層324、第三IDL層330和相應的第二層間接觸326以 及第二導電通路和第三導電通路322形^所得到的結構上,以向外圍電路區域302 傳輸信號並接收來自外圍電路區域302的信號。
參照圖7C，單晶矽層332形^所得到的結構上。單晶矽層332提供了用於 隨後形成的單元區域的作用，其類似於圖1、 2、 3A-3P中的襯底IOO。
參照圖7D,單元結構334形成在單晶矽層332上，例如以上面結合圖1、 2和 3A-3P所述的方式。
參照圖7E,所得到的結構以層疊的布置(cascade arrangement)圖案化，以提 供通路到所示出的不同的單元層的字線。第四EX)層340塗li^所得到的結構，如 上所述，層間接觸342和導電通路344被圖案化並形成，以向單元結構334的合適 節點傳送信號或接收來自其的信號，包4舌字線信號和位線信號。
圖8是根據本發明另一實施例的垂直溝道務賭器器件的剖面圖，示出了將器件 的單元區i4J:於器件的外圍電路區iith。在此實施例中，結合圖4和5A-5L的上述 類型的單元結構350設置在器件的外圍電路區域302上。為實現jth，可以進行圖 7A-7E中示出的工藝步驟，圖4和5A-5L中示出的類型的單元結構。
因此，在垂直型半導M儲器器件及其形成方法中，可以使用單晶垂直溝道， 從而減少了晶體缺陷的可能性，減少了所得到的俘獲位置的數目，導致器件電阻減 小，從而提高了i4^並減少了功耗。jH^卜，電荷俘獲層可以形成為在垂直溝道的區 域中圍繞控制柵極，導致更簡單且更可靠的器件形成。此外，置於電荷俘獲層與垂 直溝道之間的隧穿氧化物可以由熱氧化層形成,其更耐隨時間的退化，導致器件的 可靠性和耐久性改善。這也^i殳計者在實現所需的器件特性上提供了較大的靈活 性。
圖10是根據本發明示範性實施例的非易失性務賭器的方框圖。 參照圖10，半導^H諸器400可以包括單元陣列410、解碼器420、頁緩衝器 (pagebuffer) 430、位線選擇電路440、數據緩沖器450和控制單元460。半導M儲器400可以包括根據i^所述的實施例構造的垂直型非易失性快閃記憶體器件。
單元陣列410可以包括多個^f諸器才狹(未示出)。每個^f諸器才狹可以包括多個頁(例如32頁、64頁)，每頁可以包括共享一個字線(WL)的多個^f渚器單元(例如512B、 2KB)。在一個示例中，可以^(諸器^^5出上進4刊察除#^乍，在頁的勤出上進fr^^f乍和寫糹斜乍。
解碼器420通過多個字線WL連接到單元陣列410，並由控制單元460控制。解碼器420接4棘自^f諸器控制器(未示出)的;4iit (ADDR)並產生選樹言號Yi以選4奪字線或位線。頁緩衝器430通過多個位線BL連接到單元陣列410。
頁緩衝器430 ^f諸Mi爰衝器^^諸器(未示出)加載的數據。當進行編程寸剁乍時，頁緩衝器430加載頁數據並同時將所加載的數據編程到選擇頁。當進^S封^i乍時，頁緩衝器430/Ai4擇頁讀取數據，並暫時^^諸所讀的數據。^f諸在頁緩衝器430中的悽史據響應讀^f吏能信號(read enable signal)而被傳移到緩衝器務賭器。
位線i^^奪電路440響應選#^言號Yi並選擇位線(BL )。數據緩衝器450是輸入/輸出緩衝器，用於^H諸器控制器與快閃^f諸器400之間傳輸數據。控制單元460接4棘自^^諸器控制器的控制信號，並控制快閃^f諸器400的內部才^f乍。
圖11是包括根據本發明示範性實施例的半導^M^諸器的系統500的框圖。系統500可以例如使用在無線通信裝置(如PDA、膝上計算機、可攜式計算機、網絡寫字板、無線電話和行動電話)中，或者在電子裝置(可以在無線環境中傳輸和/或接收信號)中。
系統500可以包括控制器510、輸A/輸出裝置520 (例如小4tt、 ^t^:和顯示器)、^H渚器530和無線接口 540。控制器510可以包括至少一個^W:理器、數位訊號處理器、微控制器或類似物。存儲器530可以用於存儲由控制器510執行的指令K瑪以^於^^諸用戶悽t據。務賭器530可以包括根據本發明一些示範性實施例的垂直型非易失性存儲器器件。存儲器530也可以包括不同類型的垂直型存儲器，包括垂直型隨才/L^取易失'f^i者器。
系統500可以^^]無線接口 540以將數據傳輸到通過RF信號通信的無線通信網絡，或接收來自通過RF信號通信的無線通信網絡的信號。例如，無線接口 540可以包括天線、無線收發器和其他的無線系統元件。
根據本發明一些實施例的系統500可以使用在通信協議例如第三代通信系統(例如CDMA、 GSM、 NADC、 E-TDMA、 WCDMA或CDMA3000)中。
雖然參照本發明的伊述實施例已經M示出和描述了本發明的實施例，但是本領域技術人員應當理解，在形式和細節上可以作出各種變化而不背離本發明的由權利要求書所P艮定的4射中和範圍。
本申請^求於2007年11月8日提交的韓國專利申請第10"2007-0113535的優先權，其幼內絲此引入以作參考。
權利要求
1. 一種半導體器件，包括單晶半導體材料的襯底，沿水平方向延伸；所述襯底上的多個層間電介質層；多個柵極圖案，每個柵極圖案在相鄰下層間電介質層與相鄰上層間電介質層之間；和單晶半導體材料的垂直溝道，沿垂直方向延伸穿過所述多個層間電介質層和所述多個柵極圖案；柵極絕緣層，在每個柵極圖案與所述垂直溝道之間，使所述柵極圖案與所述垂直溝道絕緣。
2. 如權利要求l所述的半導體器件，還包括在每個相應的柵極圖案與柵才ili色緣 層之間的電荷俘H所述電荷俘M包括在所述柵極圖案與所述柵才"^彖層之間沿垂直方向延伸的第一部分； 在所述柵極圖案與所勘目鄰上層間電介質層之間沿7jc平方向延伸的第二部分；和在所述柵級圖案與所述相鄰下層間電介質層之間沿水平方向延伸的第三部分。
3. 如權利要求2所述的半導體器件，其中所述電荷俘g包括浮置柵極，該浮 置柵極包括導電材料或半導糾才料。
4. 如權利要求1所述的半*器件，其中所述柵^J色緣層包括熱氧化層。
5. 如權利要求1所述的半M器件，其中所述多個柵極圖案的^Ji部的柵極圖案包括上選擇電晶體的Jiit擇柵極； 所述多個柵極圖案的最下部的柵極圖案包括下選擇電晶體的下選擇柵極； 所述多個柵極圖案的在所iiJi選擇柵極與所述下選擇柵極之間的其餘的柵極 圖案，包括所述半#器件的共串的^f諸器單元電晶體的控制柵極；連接布置在所述半導體器件的第一7K平方向上共享器件的相同層的存儲器單.元電晶體的控制柵極，以提供所述半科器件的字線；所述半導體器件的共串的^f諸器單元電晶體通it/斤述垂直溝道串i^射妄在一起；連接垂直溝道的布置在所述半,器件的第二7jC平方向上的上部，以提供所述 半導體器件的位線；以及所述半導體器件包括半導^f諸器器件。
6. 如權利要求1所述的半#器件，其中所述多個層間電介質M個包括多層 結構，該多層結構包括下絕緣層、中間^^彖層和上絕緣層，所述下絕緣層和所iiJi絕緣層包4封目對於所述中間^^彖層具有蝕刻選^澤性的材料。
7. 一種半科器件，包括襯底，沿水平方向^1伸； 所述襯^Ji的多個層間電介質層；多個柵極圖案，每個柵極圖案斜目鄰下層間電介質層與相鄰上層間電介質層之 間；和垂直溝道，沿垂直方向延伸穿過所述多個層間電^"質層和所述多個柵極圖案； 柵才W色緣層，在每個柵極圖案與所述垂直溝道之間，^/斤述柵極圖案與所述垂直溝 iti色緣；以及電荷4孚獲層，在每個相應的柵極圖案與柵才M色緣層之間，所述電荷俘 lit昏包括在所述柵極圖案與所述柵才ia&彖層之間沿垂直方向延伸的第一卩分；在 所述柵極圖案與所述相鄰上層間電介質層之間沿水平方向延伸的第二部分；在所述 柵極圖案與所述相鄰下層間電介質層之間沿水平方向延伸的第三部分。
8. 如權利要求7所述的半#器件，其中所述村底和所述垂直溝道包括單晶半
9. 如權利要求7所述的半#器件，其中所述電荷俘g包括浮置柵極，該浮 置柵極包括導電材料或半^N"料。
10. 如權利要求7所述的半#器件，其中所述柵才M色緣層包括熱氧化層。
11. 如權利要求7所述的半"!^器件，其中所述多個柵極圖案中的^Ji部的柵極圖案包括Jii4擇電晶體的上選擇柵極； 所述多個柵極圖案中的最下部的柵極圖案包括下選擇電晶體的下選擇柵極； 所述多個柵極圖案的在所i^Ji選擇柵極與所述下選#4冊極之間的其餘的柵極圖案，包括所述半*器件的共串的^#器單元電晶體的控制柵極；連接布置在所述半導體器件的第一水平方向上共享器件的相同層的^^諸器單元電晶體的控制柵才及，以提供所述半#器件的字線；所述半導體器件的共串的^f諸器單元電晶體通ii^斤述垂直溝道串聯庫^妄在一起；連接垂直溝道的布置在所述半^^器件的第二水平方向上的上部，以提供所述半導體器件的位線；以及所述半*器件包括非易失性半^M^諸器器件。
12. 如權利要求7所述的半導體器件，其中所述多個層間電介質M個包括多層結構，該多層結構包括下^^彖層、中間^#層和上絕緣層，所述下鄉&彖層和所述 上絕緣層包4封目對於所述中間絕緣層具有蝕刻選棒)"生的材料。
13. —種半導體器件，包括 襯底，沿水平方向^^伸； 所述襯底上的多個層間電介質層；多個柵極圖案，每個柵極圖案斜目鄰下層間電介質層與相鄰上層間電介質層之 間；和垂直溝道，沿垂直方向延伸穿過所述多個層間電介質層和所述多個柵極圖案； 包括熱氧化層的柵^i色緣層，在每個柵極圖案與所述垂直溝道之間，侵所述柵極圖 案與所述垂直溝ili色緣。
14. 如權利要求13所述的半M器件，其中所述^j"底和所述垂直溝道包括單晶 半導體材料。
15. 如權利要求13所述的半*器件，還包括在每個相應的柵極圖案與柵^i色 緣層之間的電荷4孚獲層，所述電荷俘M包括在所述柵極圖案與所述柵45i^彖層之間沿垂直方向延伸的第一部分； 在所述柵極圖案與所述相鄰上層間電介質層之間沿水平方向延伸的第二部分；和在所述柵極圖案與所述相鄰下層間電介質層之間沿水平方向延伸的第三部分。
16. 如權利要求15所述的半"f^器件，其中所述電荷俘m^包括浮置柵極，該 浮置柵極包括導電材料或半"^#料。
17. 如權利要求13所述的半*器件，其中所述多個柵極圖案中的iJi部的柵極圖案包括Jii^擇電晶體的JJt擇柵極； 所述多個柵極圖案中的最下部的柵極圖案包括下選擇電晶體的下選擇柵極； 所述多個柵才及圖案的在所述上選擇柵極與所述下選^N冊極之間的其餘的柵極圖案，包括所述半*器件的共串的4^諸器單元電晶體的控制柵極；連接布置在所述半導體器件的第一7jc平方向上共享器件的相同層的務賭器單元電晶體的控制柵極，以提供所述半*器件的字線；所述半導體器件的共串的存儲器單元電晶體通過所述垂直溝道串聯井^妄在一起；連接垂直溝道的布置在所述半導體器件的第二水平方向上的上部，以提供所述半導體器件的位線；以及所述半科器件包括半"^H諸器器件。
18. 如權利要求13所述的半*器件，其中所述多個層間電介質M個包括多 層結構，該多層結構包括下鄉&彖層、中間絕緣層和上《^彖層，所述下鄉&彖層和所述 上M^彖層包4封目對於所述中間M^彖層具有蝕刻選棒J"生的材料。
19. 一種製造半#器件的方法，包括 提供沿水平方向延伸的單晶半"fM^杉牛的襯底； 在所述^"底上4是^t多個層間電介質層；提供多個柵極圖案，每個柵極圖案擬目鄰下層間電介質層與相鄰上層間電介質 層之間；提供單晶半導^N"料的垂直溝道，該垂直溝道沿垂直方向延伸穿過所述多個層 間電介質層和所述多個柵極圖案；以及提供在每個柵極圖案與所述垂直溝道之間的柵^li色緣層，該柵才B色緣^f吏所述 柵極圖案與所述垂直溝iii&彖。
20. 如權利要求19所述的方法，還包括提供在每個相應的柵極圖案與柵43i色緣 層之間的電荷俘絲，該電荷俘獻包拾在所述柵極圖案與所述柵才ili&彖層之間沿垂直方向延伸的第 一部分； 在所述柵極圖案與所述相鄰Ji^間電介質層之間沿水平方向延伸的第二部分；和在所述柵極圖案與所述相鄰下層間電介質層之間沿水平方向延伸的第三部分。
21. 如權利要求20所述的方法，其中所述電荷俘lt^包括浮置柵極，該浮置柵 極包括導電材料或半^#料。
22. 如權利要求19所述的方法，其中提供所述柵4^&彖層包括提^^氧化層。
23. 如權利要求19所述的方法，其中所述多個柵極圖案中的fJi部的柵極圖案包括Jiii擇電晶體的上選擇柵極； 所述多個柵極圖案中的最下部的柵極圖案包括下選擇電晶體的下選擇柵極；圖案，包括所述半#器件的共串的存儲器單元電晶體的控制柵極；連接布置在所述半導體器件的第一水平方向上共享器件的相同層的務賭器單元電晶體的控制柵極，以提供所述半導體器件的字線， 還包括將所述半導體器件的共串的^f諸器單元電晶體串4絲^姿在""^;以及 連接垂直溝道的布置在所述半導體器件的第二水平方向上的上部，以提供所述 半導體器件的位線，其中所述半導體器件包括半導^^者器器件。
24. 如權利要求19所述的方法，其中提供所述多個層間電介質層的每個包括提 供多層結構，該多層結構包括下^i&彖層、中間鄉&彖層和上^^彖層，所述下絕緣層 和所idJi絕緣層包4封目對於所述中間絕緣層具有蝕刻選棒性的材料。
25. —種製造半科器件的方法，包括 提供沿水平方向延伸的襯底，； 在所述襯底上提供多個層間電介質層；提供多個柵極圖案，每個柵極圖案擬目鄰下層間電介質層與相鄰上層間電介質 層之間；提^直溝道，該垂直溝道沿垂直方向延伸穿過所述多個層間電介質層和所述 多個柵極圖案；提^^在每個4冊才及圖案與所述垂直溝道之間的棚*^&彖層，該柵45i色緣^f吏所述 柵極圖案與所述垂直溝彭色緣；以及提供在每個相應的4冊才及圖案與4冊^lM^彖層之間的電荷俘H該電荷俘獲層包 括在所述柵極圖案與所述柵^0色*綠之間沿垂直方向延伸的第"~^分；在所述柵 極圖案與所述相鄰上層間電介質層之間沿水平方向延伸的第二部分；在所述柵極圖 案與所述相鄰下層間電介質層之間沿水平方向延伸的第三部分。
26. 如權利要求25所述的方法，其中提供所述襯底包括提供包括單晶半導^# 料的襯底，提供所述垂直溝道包括提供包括單晶半導^H"料的垂直溝道。
27. 如權利要求25所述的方法，其中所述電荷俘g包括浮置柵極，該浮置柵 極包括導電材料或半^N"料。
28. 如權利要求25所述的方法，其中提供所述柵^J色緣層包括提^^氧化層。
29. 如權利要求25所述的方法，其中所述多個柵極圖案中的fji部的柵極圖案包括上選擇電晶體的上選擇柵極； 所述多個柵極圖案中的最下部的柵極圖案包括下選擇電晶體的下選擇柵極； 所i^Jii^擇柵極與所述下選擇柵極之間的多個柵極圖案的其餘的柵極圖案，包括所述半導體器件的共串的^f者器單元電晶體的控制柵極；連接布置在所述半導體器件的第一水平方向上共享器件的相同層的務賭器單元電晶體的控制柵極以提供所述半M器件的字線， 還包括將所述半導體器件的共串的^^諸器單元電晶體串耳^財妾在"-^;以及連接垂直溝道的布置在所述半導體器件的第二7K平方向上的上部，以提供所述半導體器件的位線，其中所述半導體器件包括非易失性半導^ H諸器器件。
30. 如權利要求25所述的方法，其中提供所述多個層間電介質層的每個包括提 供多層結構，該多層結構包括下^^色緣層、中間絕緣層和上鄉^彖層，所述下絕緣層 和所iiJi絕緣層包4封目對於所述中間絕緣層具有蝕刻選棒性的材料。
31. —種製造半導體器件的方法，包括 提供沿水平方向延伸的襯底； 在所述襯底上4是供多個層間電介質層；提供多個柵極圖案，每個柵極圖案擬目鄰下層間電介質層與相鄰上層間電介質 層之間；提供垂直溝道，該垂直溝道沿垂直方向延伸穿過所述多個層間電介質層和所述 多個柵極圖案；和在每個柵極圖案與所述垂直溝道之間提供包括熱氧化層的柵^i色緣層，該柵極 絕緣^f^斤述柵極圖案與所述垂直溝iti^彖。
32. 如權利要求31所述的方法，其中提供所述襯底包括提供包括單晶半導^N" 料的襯底，提供所述垂直溝道包括提供包括單晶半^t才料的垂直溝道。
33. 如權利要求31所述的方法，還包括提供在每個相應的柵極圖案與柵才ili色緣 層之間的電荷俘獲層，所述電荷俘g包括在所述柵極圖案與所述柵4^&彖層之間沿垂直方向延伸的第一部分； 在所述柵極圖案與所述相鄰上層間電介質層之間沿水平方向延伸的第二部分；和在所述柵極圖案與所述相鄰下層間電介質層之間沿水平方向延伸的第三部分。
34. 如權利要求33所述的方法，其中所述電荷俘g包插孚置柵極，該浮置柵 極包括導電材料或半^#料。
35. 如權利要求31所述的方法，其中所述多個柵極圖案中的iJi部的柵極圖案包括上部選擇電晶體的上選擇柵極； 所述多個柵極圖案中的最下部的柵極圖案包括下部選擇電晶體的下選擇柵極； 所述多個柵極圖案的在所^Ji選擇柵極與所述下選擇柵極之間的其餘的柵極圖案，包括所述半#器件的共串的^f諸器單元電晶體的控制柵極；連接布置在所述半導體器件的第一水平方向上共享器件的相同層的務賭器單元電晶體的控制柵極，以提供所述半*器件的字線， 還包括將所述半導體器件的共串的^^渚器單元電晶體串4^^妾在^;以及 連接垂直溝道的布置在所述半導體器件的第二水平方向上的上部，以提供所述半_^器件的位線，所述半，器件包括半"f^儲器器件。
36.如權利要求31所述的方法，其中提供所述多個層間電介質層的每個包括提 供多層結構，該多層結構包括下^i&彖層、中間鄉&彖層和上^^彖層，所述下絕緣層 和所iiJi絕緣層包4封目對於所述中間多&彖層具有蝕刻選棒性的材料。
全文摘要
本發明公開了一種垂直型非易失性存儲器器件及其製造方法。在該半導體器件及其製造方法中，器件包括沿水平方向延伸的單晶半導體材料的襯底以及在該襯底上的多個層間電介質層。多個柵極圖案被提供，每個柵極圖案在相鄰下層間電介質層與相鄰上層間電介質層之間。單晶半導體材料的垂直溝道沿垂直方向延伸穿過多個層間電介質層和柵極圖案，柵極絕緣層在每個柵極圖案與垂直溝道之間並使柵極圖案與垂直溝道絕緣。
文檔編號H01L29/792GK101483194SQ20081015476
公開日2009年7月15日 申請日期2008年11月10日 優先權日2007年11月8日
發明者孫龍勳, 李鍾昱 申請人:三星電子株式會社