存儲器控制電路單元、存儲器儲存裝置與數據傳輸方法與流程

2023-05-13 15:17:31

本發明涉及數據傳輸技術，尤其涉及一種存儲器控制電路單元、存儲器儲存裝置與數據傳輸方法。
背景技術：
：：數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非易失性存儲器(rewritablenon-volatilememory)具有數據非易失性、省電、體積小、無機械結構、讀寫速度快等特性，最適於此些電子產品。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。例如，廣泛用於移動電子裝置上的嵌入式多媒體卡(embededMultiMediaCard，簡稱為：eMMC)就是一種以快閃記憶體作為儲存媒體的儲存裝置。一般來說，在配置有嵌入式多媒體卡的電子裝置(例如，手機、平板電腦、導航機)的量產過程中，已燒錄數據(如，固件碼、作業系統)的嵌入式多媒體卡需經過高溫錫爐過程以焊接至電子產品的電路基板上。特別是，在快閃記憶體模塊中，數據是根據存儲單元內所儲存的電荷來識別，因此，當電子產品發生異常現象且欲對其嵌入式多媒體卡進行分析除錯時，由於嵌入式多媒體卡已焊接於電子產品的電路基板上，若多次以高溫焊接與解焊所述嵌入式多媒體卡，則會對存儲單元內所儲存的電荷造成影響(例如，漏電)，導致嵌入式多媒體卡中的數據可能會因此而發生錯誤或遺失。據此，將無法正確地判定造成電子產品發生異常現象的問題。此外，某些嵌入式多媒體卡的異常現象僅能在嵌入式多媒體卡焊接於電子產品上時才能複製出來，然而，在嵌入式多媒體卡焊接於電子產品的電路基板上的情況下，並無法從電子產品外部得知電子產品內部的嵌入式多媒體卡的重要信息，也無法寫入參數以進行校正。因此，如何對配置有嵌入式多媒體卡的電子裝置進行除錯分析以正確地判定並解決造成電子產品發生異常 現象的問題，而有效提升電子產品的除錯效率是此領域技術人員所致力的目標。技術實現要素：本發明提供一種存儲器控制電路單元、存儲器儲存裝置與數據傳輸方法，其能夠有效地提升焊接於電子裝置上的嵌入式儲存裝置的除錯效率。本發明的一範例實施例提供一存儲器控制電路單元，其用於控制一存儲器儲存裝置，且所述存儲器控制電路單元包括主機接口、存儲器接口、存儲器管理電路以及脈衝樣式檢測電路。主機接口耦接至第一主機系統，存儲器接口耦接至可複寫式非易失性存儲器模塊，以及存儲器管理電路耦接至主機接口與存儲器接口，脈衝樣式檢測電路耦接至主機接口與存儲器管理電路。存儲器儲存裝置包括重置接腳，重置接腳耦接至存儲器控制電路單元與脈衝樣式檢測電路。所述重置接腳用以從第二主機系統接收第一脈衝信號，而脈衝樣式檢測電路用以判斷第一脈衝信號的第一串行的脈衝樣式是否符合第一預定串行的脈衝樣式。倘若第一串行的脈衝樣式符合第一預定串行的脈衝樣式時，存儲器管理電路還用以禁能存儲器儲存裝置的重置功能。在本發明的一實施例中，上述存儲器控制電路單元還包括重置信號檢測電路，所述重置信號檢測電路耦接至重置接腳。所述重置功能是由重置信號檢測電路檢測到重置接腳所接收的第二脈衝信號所觸發，且第二脈衝信號來自第一主機系統。在重置接腳從第二主機系統接收到第一脈衝信號後，存儲器管理電路會先暫時禁能重置信號檢測電路的運作，再判斷第一脈衝信號的第一串行的脈衝樣式是否符合第一預定串行的脈衝樣式。在本發明的一實施例中，上述存儲器控制電路單元還包括重置信號檢測電路，所述重置信號檢測電路耦接至重置接腳。所述重置功能是由重置信號檢測電路檢測到重置接腳所接收的第二脈衝信號所觸發，且第二脈衝信號來自第一主機系統。在禁能存儲器儲存裝置的重置功能的操作中，存儲器管理電路禁能重置信號檢測電路，且使重置接腳與第二主機系統之間的連接路徑為導通的路徑。其中所述第一預定串行的脈衝樣式包括多個第一脈衝，所述第二脈衝信號的第二串行的脈衝樣式包括至少一第二脈衝，且每一第一脈衝的脈衝寬度皆小於至少一第二脈衝的脈衝寬度。在本發明的一實施例中，上述存儲器管理電路還用以在禁能存儲器儲存裝置的重置功能後，致能由第二主機系統通過重置接腳對存儲器儲存裝置的存取操作。在本發明的一實施例中，上述存儲器控制電路單元還包括傳輸電路，所述傳輸電路耦接至重置接腳。傳輸電路包括開關、接收端與發送端，開關耦接至重置接腳、接收端與發送端，且開關受控於一選擇信號而導通重置接腳與接收端之間的路徑或重置接腳與發送端之間的路徑。在致能由第二主機系統通過重置接腳對存儲器儲存裝置的存取操作的操作中，存儲器管理電路還用以通過開關將重置接腳與接收端之間的路徑導通，且在接收端從第二主機系統接收第一指令後，存儲器管理電路還用以通過開關將重置接腳與發送端之間的路徑導通。接著，在發送端傳送對應第一指令的回應信息至第二主機系統後，存儲器管理電路還用以通過開關將重置接腳與接收端之間的路徑導通。在本發明的一實施例中，上述存儲器控制電路單元還包括通用輸入輸出電路，所述通用輸入輸出電路耦接至重置接腳。所述存儲器儲存裝置還包括通用輸入輸出接腳，耦接至存儲器控制電路單元與通用輸入輸出電路。傳輸電路的接收端用以從第二主機系統接收第二指令，且第二指令用以指示在特定時間點使通用輸入輸出電路將電壓準位設為高準位電壓。所述重置接腳還耦接至一信號示波器，所述信號示波器通過重置接腳從通用輸入輸出電路接收對應高準位電壓的第三脈衝信號。在本發明的一實施例中，上述傳輸電路的接收端還用以從第二主機系統接收第三指令，且存儲器管理電路用以根據第三指令禁能由第二主機系統通過重置接腳對存儲器儲存裝置的存取操作。本發明的另一範例實施例提供一種存儲器儲存裝置，其包括連接接口單元、可複寫式非易失性存儲器模塊、存儲器控制電路單元及重置接腳。所述連接接口單元用以耦接至第一主機系統，可複寫式非易失性存儲器模塊包括多個實體抹除單元。所述存儲器控制電路單元耦接至所述連接接口單元與所述可複寫式非易失性存儲器模塊。重置接腳耦接至連接接口單元與存儲器控制電路單元，且存儲器控制電路單元包括脈衝樣式檢測電路。重置接腳用以從第二主機系統接收第一脈衝信號；脈衝樣式檢測電路耦接至重置接腳，且 用以判斷第一脈衝信號的第一串行的脈衝樣式是否符合第一預定串行的脈衝樣式。倘若第一串行的脈衝樣式符合第一預定串行的脈衝樣式時，存儲器控制電路單元還用以禁能存儲器儲存裝置的重置功能。在本發明的一實施例中，上述存儲器控制電路單元還包括重置信號檢測電路，重置信號檢測電路耦接至重置接腳。所述重置功能是由重置信號檢測電路檢測到重置接腳所接收的第二脈衝信號所觸發，且第二脈衝信號來自第一主機系統。在重置接腳從第二主機系統接收到第一脈衝信號後，存儲器控制電路單元會先暫時禁能重置信號檢測電路的運作，再判斷第一脈衝信號的第一串行的脈衝樣式是否符合第一預定串行的脈衝樣式。在本發明的一實施例中，上述存儲器控制電路單元還包括重置信號檢測電路，重置信號檢測電路耦接至重置接腳。所述重置功能是由重置信號檢測電路檢測到重置接腳所接收的第二脈衝信號所觸發，且第二脈衝信號來自第一主機系統。在禁能通過存儲器儲存裝置的重置功能的操作中，存儲器控制電路單元會禁能重置信號檢測電路，且使重置接腳與第二主機系統之間的連接路徑為導通的路徑。所述第一預定串行的脈衝樣式包括多個第一脈衝，第二脈衝信號的第二串行的脈衝樣式包括至少一第二脈衝，且每一第一脈衝的脈衝寬度小於所述至少一第二脈衝的脈衝寬度。在本發明的一實施例中，上述存儲器控制電路單元還用以在禁能存儲器儲存裝置的重置功能後，致能由第二主機系統通過重置接腳對存儲器儲存裝置的存取操作。在本發明的一實施例中，上述存儲器控制電路單元還包括傳輸電路，且所述傳輸電路耦接至所述重置接腳。所述傳輸電路包括開關、接收端與發送端，所述開關耦接至重置接腳、接收端與發送端，且所述開關受控於一選擇信號而導通重置接腳與接收端之間的路徑或重置接腳與發送端之間的路徑。在致能由第二主機系統通過重置接腳對存儲器儲存裝置的存取操作的操作中，存儲器管理電路還用以通過所述開關將重置接腳與接收端之間的路徑導通，且在接收端從第二主機系統接收第一指令後，存儲器管理電路還用以通過開關將重置接腳與發送端之間的路徑導通。在發送端傳送對應第一指令的回應信息至第二主機系統後，存儲器控制電路單元還用以通過開關將重置接腳與接收端之間的路徑導通。在本發明的一實施例中，上述存儲器儲存裝置還包括通用輸入輸出接腳，所述通用輸入輸出接腳耦接至存儲器控制電路單元。存儲器控制電路單元還包括通用輸入輸出電路，所述通用輸入輸出電路耦接至所述重置接腳與通用輸入輸出接腳。所述傳輸電路的接收端用以從第二主機系統接收第二指令，且第二指令用以指示在特定時間點使通用輸入輸出電路將電壓準位設為高準位電壓。所述重置接腳連接至信號示波器，且所述信號示波器通過所述重置接腳從通用輸入輸出電路接收對應高準位電壓的第三脈衝信號。在本發明的一實施例中，上述傳輸電路的接收端還用以從第二主機系統接收第三指令，且存儲器控制電路單元還用以根據所述第三指令禁能由第二主機系統通過重置接腳對存儲器儲存裝置的存取操作。本發明的另一範例實施例提供一種數據傳輸方法，用於存儲器儲存裝置，所述存儲器儲存裝置耦接至第一主機系統且所述數據傳輸方法包括：由存儲器儲存裝置的重置接腳從第二主機系統接收第一脈衝信號；由存儲器儲存裝置的脈衝樣式檢測電路判斷第一脈衝信號的第一串行的脈衝樣式是否符合第一預定串行的脈衝樣式；以及倘若第一串行的脈衝樣式符合第一預定串行的脈衝樣式時，禁能存儲器儲存裝置的重置功能。在本發明的一實施例中，上述重置功能是由存儲器儲存裝置的重置信號檢測電路檢測到重置接腳所接收的第二脈衝信號所觸發，且第二脈衝信號來自第一主機系統，且所述數據傳輸方法還包括：在重置接腳從第二主機系統接收到第一脈衝信號後，暫時禁能重置信號檢測電路的運作，再判斷第一脈衝信號的第一串行的脈衝樣式是否符合第一預定串行的脈衝樣式。在本發明的一實施例中，上述重置功能是由存儲器儲存裝置的重置信號檢測電路檢測到重置接腳所接收的第二脈衝信號所觸發，且第二脈衝信號來自第一主機系統，且禁能存儲器儲存裝置的重置功能的步驟包括：禁能重置信號檢測電路，且所述重置接腳與第二主機系統之間的連接路徑導通的路徑。所述第一預定串行的脈衝樣式包括多個第一脈衝，第二脈衝信號的第二串行的脈衝樣式包括至少一第二脈衝，且每一第一脈衝的脈衝寬度小於至少一第二脈衝的脈衝寬度。在本發明的一實施例中，上述數據傳輸方法，還包括：在根據禁能存儲器儲存裝置的重置功能後，致能由第二主機系統通過重置接腳對存儲器儲存 裝置的存取操作。在本發明的一實施例中，上述存儲器儲存裝置還包括耦接至重置接腳的傳輸電路，所述傳輸電路包括耦接至所述重置接腳的開關、接收端與發送端，且開關受控於第一選擇信號而導通重置接腳與接收端之間的路徑或重置接腳與發送端之間的路徑。在致能由第二主機系統通過重置接腳對存儲器儲存裝置的存取操作的步驟包括：通過開關將重置接腳與接收端之間的路徑導通，且在接收端從第二主機系統接收第一指令後，通過開關將重置接腳與發送端之間的路徑導通；以及在發送端傳送對應存取指令的回應信息至第二主機系統後，通過開關將所述重置接腳與所述接收端之間的路徑導通。在本發明的一實施例中，上述存儲器儲存裝置還包括通用輸入輸出接腳與通用輸入輸出電路，且所述數據傳輸方法還包括：由傳輸電路的接收端從第二主機系統接收第二指令，其中第二指令用以指示在特定時間點使通用輸入輸出電路將電壓準位設為高準位電壓；以及通過所述通用輸入輸出電路將對應高準位電壓的第三脈衝信號傳送至連接至重置接腳的信號示波器，且由信號示波器根據第三脈衝信號獲取存儲器儲存裝置於特定時間點運作的信號。在本發明的一實施例中，上述數據傳輸方法，還包括：由所述傳輸電路的所述接收端從第二主機系統接收第三指令，且根據第三指令禁能由第二主機系統通過重置接腳對存儲器儲存裝置的存取操作。基於上述，本發明是通過比對脈衝信號的脈衝樣式來禁能通過重置接腳對嵌入式儲存裝置的重置功能，且致能通過重置接腳對嵌入式儲存裝置的存取操作。如此可在不解焊所述嵌入式儲存裝置的情況下，對配置有嵌入式儲存裝置的電子裝置進行除錯分析，據此，可避免嵌入式儲存裝置中的數據發生錯誤或遺失，且有效地以提升除錯效率。為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。附圖說明圖1是根據一範例實施例所示出的主機系統與存儲器儲存裝置的示意圖；圖2是根據一範例實施例所示出的電腦、輸入/輸出裝置與存儲器儲存裝置的示意圖；圖3是根據一範例實施例所示出的主機系統與存儲器儲存裝置的示意圖；圖4是根據一範例實施例所示出的存儲器儲存裝置的概要方塊圖；圖5是根據一範例實施例所示出的存儲器控制電路單元的概要方塊圖；圖6是根據一範例實施例所示出的嵌入式儲存裝置的概要方塊圖；圖7是根據本發明的另一範例實施例所示出的嵌入式儲存裝置的概要方塊圖；圖8是根據本發明的一範例實施例所示出的主機系統與存儲器控制電路單元的運作的範例示意圖；圖9A是根據本發明的一範例實施例所示出的重置信號的示意圖；圖9B是根據本發明的一範例實施例所示出的具有預定串行的脈衝樣式的脈衝信號的示意圖；圖10是根據本發明的一範例實施例所示出的重置接腳與主機系統之間的連接路徑的示意圖；圖11是根據本發明的另一範例實施例所示出的存儲器控制電路單元運作的範例示意圖；圖12是根據本發明的一範例實施例所示出的傳輸電路；圖13是根據本發明的另一範例實施例所示出的存儲器控制電路單元運作的範例示意圖；圖14是根據本發明的一範例實施例所示出的具高準位電壓的通用輸入輸出電路所輸出的脈衝信號的示意圖；圖15是根據本發明的一範例實施例所示出的數據傳輸方法的流程圖。附圖標記說明：10：存儲器儲存裝置；11：主機系統；12：電腦；13：輸入/輸出裝置；122：微處理器；124：隨機存取存儲器(RAM)；126：系統總線；128：數據傳輸接口；21：滑鼠；22：鍵盤；23：顯示器；24：印表機；25：U盤；26：存儲卡；27：固態硬碟；31：數位相機；32：SD卡；33：MMC卡；34：記憶棒；35：CF卡；36：嵌入式儲存裝置；402：連接接口單元；404：存儲器控制電路單元；406：可複寫式非易失性存儲器模塊；410(0)～410(N)：實體抹除單元；502：存儲器管理電路；504：主機接口；506：存儲器接口；508：緩衝存儲器；510：電源管理電路；512：錯誤檢查與校正電路；60：嵌入式多媒體卡；61：第一主機系統；62：第二主機系統；700：重置接腳；710：脈衝樣式檢測電路；720：重置信號檢測電路；730：傳輸電路；740：通用輸入輸出電路；742：通用輸入輸出接腳；900a：第二脈衝信號；900b：脈衝信號；902：下降邊緣；904：上升邊緣；910：第二脈衝；920：多個第一脈衝；d0、d1-1～d1-7：脈衝寬度；1200：開關；1202：接收端；1204：發送端；1206：選擇信號；1300：信號示波器；1400：第三脈衝信號；1402：脈衝；S1501、S1503、S1505：數據傳輸方法的步驟。具體實施方式一般而言，存儲器儲存裝置(也稱，存儲器儲存系統)包括可複寫式非易失性存儲器模塊與控制器(也稱，控制電路)。通常存儲器儲存裝置是與主機系統一起使用，以使主機系統可將數據寫入至存儲器儲存裝置或從存儲器儲存裝置中讀取數據。圖1是根據一範例實施例所示出的主機系統與存儲器儲存裝置的示意圖，且圖2是根據一範例實施例所示出的電腦、輸入/輸出裝置與存儲器儲存裝置的示意圖。請參照圖1，主機系統11一般包括電腦12與輸入/輸出(input/output，簡 稱為：I/O)裝置1106。電腦12包括微處理器122、隨機存取存儲器(randomaccessmemory，簡稱為RAM)124、系統總線126與數據傳輸接口128。輸入/輸出裝置13包括如圖2的滑鼠21、鍵盤22、顯示器23與印表機24。必須了解的是，圖2所示的裝置非限制輸入/輸出裝置13，輸入/輸出裝置13可還包括其他裝置。在本實施例中，存儲器儲存裝置10是通過數據傳輸接口128與主機系統11的其他元件電性連接。通過微處理器122、隨機存取存儲器124與輸入/輸出裝置13的運作可將數據寫入至存儲器儲存裝置10或從存儲器儲存裝置10中讀取數據。例如，存儲器儲存裝置10可以是如圖2所示的U盤25、記憶卡26或固態硬碟(SolidStateDrive，簡稱為：SSD)27等的可複寫式非易失性存儲器儲存裝置。圖3是根據一範例實施例所示出的主機系統與存儲器儲存裝置的示意圖。一般而言，主機系統11為可實質地與存儲器儲存裝置10配合以儲存數據的任意系統。雖然在本範例實施例中，主機系統11是以電腦系統來做說明，然而，在另一範例實施例中主機系統11可以是數位相機、攝影機、通信裝置、音頻播放器或視頻播放器等系統。例如，在主機系統為圖3中的數位相機(攝影機)31時，可複寫式非易失性存儲器儲存裝置則為其所使用的SD卡32、MMC卡33、記憶棒(memorystick)34、CF卡35或嵌入式儲存裝置36(如圖3所示)。嵌入式儲存裝置36包括嵌入式多媒體卡(EmbeddedMMC，簡稱為：eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接於主機系統的基板上。圖4是根據一範例實施例所示出的存儲器儲存裝置的概要方塊圖。請參照圖4，存儲器儲存裝置10包括連接接口單元402、存儲器控制電路單元404與可複寫式非易失性存儲器模塊406。在本範例實施例中，連接接口單元402是兼容於嵌入式多媒體儲存卡(EmbeddedMultiMediaCard，簡稱為：eMMC)接口標準。然而，必須了解的是，本發明不限於此，連接接口單元402也可以是符合併行高級技術附件(ParellelAdvancedTechnologyAttachment，簡稱為：PATA)標準、電氣和電子工程師協會(InstituteofElectricalandElectronicEngineers，簡稱為：IEEE)1394 標準、外部設備互連(PeripheralComponentInterconnectExpress，簡稱為：PCIExpress)標準、通用快閃儲存器(UniversalFlashstorage，簡稱為：UFS)標準、超高速一代(UltraHighSpeed-I，簡稱為：UHS-I)接口標準、超高速二代(UltraHighSpeed-II，簡稱為：UHS-II)接口標準、安全數位(SecureDigital，簡稱為：SD)接口標準、記憶棒(MemoryStick，簡稱為：MS)接口標準、串行高級技術附件(SerialAdvancedTechnologyAttachment，簡稱為：SATA)標準、小型快閃(CompactFlash，簡稱為：CF)接口標準、集成設備電路(IntegratedDeviceElectronics，簡稱為：IDE)標準或其他適合的標準。在本範例實施例中，連接接口單元可與存儲器控制電路單元封裝在一個晶片中，或布設於一包含存儲器控制電路單元的晶片外。存儲器控制電路單元404用以執行以硬體形式或固件形式操作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非易失性存儲器模塊406中進行數據的寫入、讀取與抹除等操作。可複寫式非易失性存儲器模塊406是耦接至存儲器控制電路單元404，並且用以儲存主機系統11所寫入的數據。可複寫式非易失性存儲器模塊406具有實體抹除單元410(0)～410(N)。例如，實體抹除單元410(0)～410(N)可屬於同一個存儲器晶粒(die)或者屬於不同的存儲器晶粒。每一實體抹除單元分別具有複數個實體程序化單元，其中屬於同一個實體抹除單元的實體程序化單元可被獨立地寫入且被同時地抹除。然而，必須了解的是，本發明不限於此，每一實體抹除單元是可由64個實體程序化單元、256個實體程序化單元或其他任意個實體程序化單元所組成。更詳細來說，實體抹除單元為抹除的最小單位。也即，每一實體抹除單元含有最小數目的一併被抹除的存儲單元。實體程序化單元為程序化的最小單元。即，實體程序化單元為寫入數據的最小單元。每一實體程序化單元通常包括數據比特區與冗餘比特區。數據比特區包含多個實體存取地址用以儲存使用者的數據，而冗餘比特區用以儲存系統的數據(例如，控制信息與錯誤更正碼)。在本範例實施例中，每一個實體程序化單元的數據比特區中會包含8個實體存取地址，且一個實體存取地址的大小為512比特組(byte)。然而，在其他範例實施例中，數據比特區中也可包含數目更多或更少的實體存取地址，本發明並不限制實體存取地址的大小以及個數。例如，在一範例實施例 中，實體抹除單元為實體區塊，並且實體程序化單元為實體頁面或實體扇區，但本發明不以此為限。在本範例實施例中，可複寫式非易失性存儲器模塊406為多層單元(MultiLevelCell，簡稱為：MLC)NAND型快閃記憶體模塊(即，一個存儲單元中可儲存2個數據比特的快閃記憶體模塊)。然而，本發明不限於此，可複寫式非易失性存儲器模塊406也可是單層單元(SingleLevelCell，簡稱為：SLC)NAND型快閃記憶體模塊(即，一個存儲單元中可儲存1個數據比特的快閃記憶體模塊)、三層存儲單元(TrinaryLevelCell，簡稱為：TLC)NAND型快閃記憶體模塊(即，一個存儲單元中可儲存3個數據比特的快閃記憶體模塊)、其他快閃記憶體模塊或其他具有相同特性的存儲器模塊。圖5是根據一範例實施例所示出的存儲器控制電路單元的概要方塊圖。請參照圖5，存儲器控制電路單元404包括存儲器管理電路502、主機接口504與存儲器接口506。存儲器管理電路502用以控制存儲器控制電路單元404的整體運作。具體來說，存儲器管理電路502具有多個控制指令，並且在存儲器儲存裝置10運作時，此些控制指令會被執行以進行數據的寫入、讀取與抹除等運作。在本範例實施例中，存儲器管理電路502的控制指令是以固件形式來實作。例如，存儲器管理電路502具有微處理器單元(未示出)與只讀存儲器(未示出)，並且此些控制指令是被燒錄至此只讀讀存儲器中。當存儲器儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行數據的寫入、讀取與抹除等運作。在本發明另一範例實施例中，存儲器管理電路502的控制指令也可以程序碼形式儲存於可複寫式非易失性存儲器模塊406的特定區域(例如，存儲器模塊中專用於存放系統數據的系統區)中。此外，存儲器管理電路502具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機存取存儲器(未示出)。特別是，此只讀存儲器具有驅動碼，並且當存儲器控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非易失性存儲器模塊406中的控制指令載入至存儲器管理電路502的隨機存取存儲器中。之後，微處理器單元會運轉此些控制指令以進行數據的寫入、讀取與抹除等運作。主機接口504是耦接至存儲器管理電路502並且用以耦接至連接接口單 元402，以接收與識別主機系統11所傳送的指令與數據。也就是說，主機系統11所傳送的指令與數據會通過主機接口504來傳送至存儲器管理電路502。在本範例實施例中，主機接口504是兼容於eMMC標準。然而，必須了解的是本發明不限於此，主機接口504也可以是兼容於PATA標準、IEEE1394標準、PCIExpress標準、UFS標準、UHS-I接口標準、UHS-II接口標準、SD標準、MS標準、SATA標準、CF標準、IDE標準或其他適合的數據傳輸標準。存儲器接口506是耦接至存儲器管理電路502並且用以存取可複寫式非易失性存儲器模塊406。也就是說，欲寫入至可複寫式非易失性存儲器模塊406的數據會經由存儲器接口506轉換為可複寫式非易失性存儲器模塊406所能接受的格式。在一範例實施例中，存儲器控制電路單元404還包括緩衝存儲器508、電源管理電路510與錯誤檢查與校正電路512。緩衝存儲器508是耦接至存儲器管理電路502並且用以暫存來自於主機系統11的數據與指令或來自於可複寫式非易失性存儲器模塊406的數據。電源管理電路510是耦接至存儲器管理電路502並且用以控制存儲器儲存裝置10的電源。錯誤檢查與校正電路512是耦接至存儲器管理電路502並且用以執行錯誤檢查與校正程序以確保數據的正確性。具體來說，當存儲器管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的數據產生對應的錯誤檢查與校正碼(ErrorCheckingandCorrectingCode，簡稱為：ECCCode)，並且存儲器管理電路502會將對應此寫入指令的數據與對應的錯誤檢查與校正碼寫入至可複寫式非易失性存儲器模塊406中。之後，當存儲器管理電路502從可複寫式非易失性存儲器模塊406中讀取數據時會同時讀取此數據對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會依據此錯誤檢查與校正碼對所讀取的數據執行錯誤檢查與校正程序。圖6是根據一範例實施例所示出的嵌入式儲存裝置的概要方塊圖。圖7是根據本發明的另一範例實施例所示出的嵌入式儲存裝置的概要方塊圖。請先參照圖6，在本發明範例實施例中，可複寫式非易失性存儲器儲存 裝置10為電子裝置所使用的嵌入式儲存裝置，例如，嵌入式多媒體卡60。具體而言，嵌入式多媒體卡60包括多個輸入/輸出(I/O)接腳，且此些輸入/輸出接腳通常配置於嵌入式多媒體卡60的背面，主要的輸入/輸出接腳包括：命令接腳CMD、時脈接腳CLK、第一數據接腳DAT0～第八數據接腳DAT7，以及重置接腳RST_n。命令接腳CMD主要用來傳輸符合多媒體卡協議的指令，時脈接腳CLK用以提供傳輸時脈信號，數據接腳DAT0～DAT7用來傳輸數據信號，而重置接腳RST_n用以接收重置信號，例如，在存儲器控制電路單元404通過重置接腳RST_n從主機系統11接收到重置信號後，其會自行進行硬體重置操作以重置嵌入式多媒體卡60並且重新獲得供電而被重新啟動。此外，存儲器控制電路單元404是利用多媒體卡協議通過上述嵌入式多媒體卡60的輸入/輸出接腳與外部裝置通信，例如，通過命令接腳CMD傳送對應的指令可實現嵌入式多媒體卡的數據傳輸與設定等操作。請參照圖7，在本範例實施例中，嵌入式多媒體卡60包括上述重置接腳700、脈衝樣式檢測電路710以及重置信號檢測電路720。脈衝樣式檢測電路710耦接至重置接腳700，且用以判斷重置接腳700所接收的脈衝信號的串行的脈衝樣式是否符合一個預定串行的脈衝樣式(也稱為第一預定串行的脈衝樣式)。倘若所接收的第一串行的脈衝樣式符合第一預定串行的脈衝樣式時，存儲器控制電路單元404會禁能通過重置接腳700對嵌入式多媒體卡60的重置功能。而重置信號檢測電路720用以判斷重置接腳700所接收的脈衝信號是否為重置信號，以決定是否對嵌入式多媒體卡60進行硬體重置操作。為了更清楚地描述本發明的控制電路及其脈衝樣式檢測電路的運作，以下將參照圖8、圖9A～圖9B與圖10以一範例來進行說明。圖8是根據本發明的一範例實施例所示出的主機系統與存儲器控制電路單元的運作的範例示意圖。請先參照圖8，嵌入式多媒體卡60可焊接於各式電子裝置中，例如，移動通信裝置、平板電腦、數位相機、攝影機、音頻播放器或視頻播放器等裝置，並且耦接至所焊接的電子裝置的主機系統61(也稱為第一主機系統61)。具體而言，在對焊有嵌入式多媒體卡60的電子產品進行除錯時，為了避免除錯過程中對焊接於電子裝置上的嵌入式多媒體卡60進行多次高溫解焊與重焊，在本發明範例實施例中，通過將嵌入式多媒體卡60的重置接腳700耦接 至另一主機系統62(也稱為第二主機系統62)，由此可在不解焊嵌入式多媒體卡60的情況下利用第二主機系統62對嵌入式多媒體卡60進行除錯分析。本發明並不加以限制第二主機系統62的類型，例如，第二主機系統62可以是控制電路板、筆記本電腦、桌上型電腦、個人數字助理或移動裝置等可用以對嵌入式多媒體卡60進行除錯分析的裝置。在本範例實施例中，在重置接腳700從第二主機系統62接收到脈衝信號(也稱為第一脈衝信號)時，脈衝樣式檢測電路710會進一步判斷此第一脈衝信號的脈衝樣式(也稱為第一串行的脈衝樣式)是否符合第一預定串行的脈衝樣式。並且在脈衝樣式檢測電路710判斷第一脈衝信號的第一串行的脈衝樣式符合第一預定串行的脈衝樣式後，存儲器控制電路單元404會禁能通過重置接腳700對嵌入式多媒體卡60的重置功能。由於重置功能是通過重置信號檢測電路720檢測到由重置接腳700從第一主機系統61所接收的重置信號(也稱為第二脈衝信號)所觸發的，例如，重置信號檢測電路720檢測到第二脈衝信號時，會根據此第二脈衝信號觸發存儲器控制電路單元404執行重置操作，因此，在存儲器控制電路單元404禁能通過重置接腳700對嵌入式多媒體卡60的重置功能的過程中，存儲器控制電路單元404會暫時禁能重置信號檢測電路720。例如，脈衝樣式檢測電路710是在重置接腳700從第二主機系統62接到一脈衝信號後先暫時禁能重置信號檢測電路720的運作，再判斷所接收的脈衝信號的脈衝樣式是否符合第一預定串行的脈衝樣式。接著，在脈衝樣式檢測電路710判斷第一串行的脈衝樣式符合第一預定串行的脈衝樣式，且存儲器控制電路單元404禁能通過重置接腳700對嵌入式多媒體卡60的重置功能之後，嵌入式多媒體卡60會進入除錯模式。特別是，在本範例實施例中，用以指示嵌入式多媒體卡60進入除錯模式的第一脈衝信號是由第二主機系統62發送至重置接腳700，因此，存儲器控制電路單元404會進一步致能由第二主機系統62通過重置接腳700對嵌入式多媒體卡60的存取操作，以使得第二主機系統62與嵌入式多媒體卡60之間可進行數據雙向傳輸，由此使用者可通過第二主機系統62對嵌入式多媒體卡60進行除錯分析。圖9A是根據本發明的一範例實施例所示出的重置信號的示意圖。圖9B是根據本發明的一範例實施例所示出的具有預定串行的脈衝樣式的脈衝信號 的示意圖。在本範例實施例中，嵌入式多媒體卡60的硬體重置機制是通過第一主機系統61輸出第二脈衝信號至嵌入式多媒體卡60的重置接腳700所觸發的。具體而言，一個脈衝是由一個下降邊緣與一個上升邊緣及其之間的脈衝寬度所組成，如圖9A所示，第二脈衝信號900a的串行的脈衝樣式包括至少一個脈衝910(也稱為第二脈衝910)，且第二脈衝910包括一個下降邊緣902與一個上升邊緣904。舉例來說，在一範例實施例中，上述嵌入式多媒體卡60的硬體重置機制是通過第一主機系統61輸出具有低脈衝(lowpulse)持續1微秒(1μs)以上的第二脈衝信號900a至嵌入式多媒體卡60的重置接腳700。據此，第二脈衝信號900a的上升邊緣會觸發重置接腳700以使得存儲器控制電路單元404對嵌入式多媒體卡60進行硬體重置操作，換言之，第二脈衝信號900a即為具有低脈衝之脈衝寬度d0大於或等於1微秒的脈衝信號。然而，本發明並不加以限制對應重置信號的脈衝信號的脈衝樣式，例如，在另一範例實施例中，第二脈衝信號900a也可以是具有高脈衝(highpulse)的脈衝寬度大於或等於1微秒的脈衝信號，且第二脈衝信號900a的下降邊緣會觸發重置接腳700以使得存儲器控制電路單元404進行硬體重置操作。請參照圖9B，圖9B示出為具有第一預定串行的脈衝樣式的脈衝信號900b，由於用以觸發存儲器控制電路單元404進行硬體重置操作的第二脈衝信號900a是通過重置接腳700所接收的，且用以觸發存儲器控制電路單元404控制嵌入式多媒體卡60進入除錯模式的第一脈衝信號也是通過重置接腳700所接收的。因此，在本範例實施例中，通過將多個脈衝(也稱為多個第一脈衝920)的每一脈衝寬度d1-1～d1-7皆設為小於用以觸發硬體重置操作的第二脈衝信號900a的脈衝寬度d0以組成所述第一預定串行的脈衝樣式，例如，每一脈衝寬度d1-1～d1-7會小於0.5微秒(0.5μs)，由此可在第一脈衝信號的第一串行的脈衝樣式符合此第一預定串行的脈衝樣式時，避免重置信號檢測電路720從重置接腳700檢測到與重置信號的脈衝寬度相同的脈衝信號而觸發硬體重置操作。然而，本發明並不限於此，例如，在上述的另一範例實施例中，脈衝樣式檢測電路710是在重置接腳700從第二主機系統62接到一脈衝信號後先暫時禁能重置信號檢測電路720的運作，再判斷所接收的脈衝信號的脈衝樣式是否符合第一預定串行的脈衝樣式，據此，還可避免重置信號檢測電 路720從第一主機系統60接收到重置信號。此外，脈衝信號900b僅為一個範例脈衝信號，而非用以限制本發明。圖10是根據本發明的一範例實施例所示出的重置接腳與主機系統之間的連接路徑的示意圖。請參照圖10，特別是，在利用第二主機系統62對嵌入式多媒體卡60進行存取操作時，為了避免受到由重置接腳700所接收的來自第一主機系統61的輸出信號的幹擾，在本範例實施例中，存儲器控制電路單元404會禁能重置信號檢測電路720的運作，且僅使得重置接腳700與第二主機系統62之間的連接路徑維持導通的狀態。如圖10所示，第一主機系統61與重置接腳700之間連接路徑會被中斷，且第二主機系統62與重置接腳700之間的連接路徑仍維持導通狀態。圖11是根據本發明的另一範例實施例所示出的存儲器控制電路單元運作的範例示意圖。圖12是根據本發明的一範例實施例所示出的傳輸電路。請參照圖11與圖12，在本發明另一範例實施例中，存儲器控制電路單元404還包括耦接至重置接腳700的傳輸電路730。傳輸電路730包括開關1200、接收端1202與發送端1204，且開關1200耦接至重置接腳700、接收端1202與發送端1204，其中開關1200是受控於一選擇信號1206而導通重置接腳700與接收端1202之間的路徑或重置接腳700與發送端1204之間的路徑。值得注意的是，本發明並不加以限制選擇信號1206的來源，例如，選擇信號1206可以是由存儲器控制電路單元404所產生。類似地，脈衝樣式檢測電路710用以判斷所接收的第一脈衝信號的第一串行的脈衝樣式是否符合第一預定串行的脈衝樣式。例如，在第一串行的脈衝樣式符合第一預定串行的脈衝樣式時，存儲器控制電路單元404會開啟傳輸電路730的功能。特別是，開關1200會受控於選擇信號1206以使得重置接腳700與傳輸電路730的接收端1202處於導通狀態，據此，接收端1202可從第二主機系統62接收存取指令(也稱為第一指令)，由此可致能由第二主機系統62通過重置接腳700對嵌入式多媒體卡60的存取操作。並且，在接收端1202接收來自第二主機系統62的第一指令後，開關1200會根據選擇信號1206而將重置接腳700分別與接收端1202及發送端1204之間的路徑導通關係由重置接腳700與接收端1202之間的導通路徑切換為重置接腳700與發送端1204之間的導通路徑， 如此一來，可通過發送端1204傳送對應第一指令的回應信息至第二主機系統62。此外，在發送端1204傳送對應第一指令的回應信息至第二主機系統62之後，開關1200會根據選擇信號1206再次將重置接腳700與接收端1202之間的路徑導通，且關閉重置接腳700與發送端1204之間的導通路徑。換言之，在除錯模式中的大部分情況下，重置接腳700與接收端1202會處於導通狀態以持續地接收來自第二主機系統62的指令與數據，並且僅在傳輸電路730欲傳送對應來自第二主機系統62的指令與數據的回應信息至第二主機系統62時，才通過開關1200將重置接腳700與發送端1204之間的路徑導通。而在發送端1204傳送對應來自第二主機系統62的指令與數據的回應信息至第二主機系統62之後，重置接腳700與接收端1202之間的路徑會隨即地由開關1200導通以繼續地接收來自第二主機系統62的指令與數據。據此，可達到第二主機系統62經由重置接腳700與嵌入式多媒體卡60之間的雙向數據傳輸，以進行對嵌入式多媒體卡60的除錯分析、參數設定或固件碼更新等操作。特別是，在本範例實施例中，是通過嵌入式儲存裝置既有的重置接腳700進行外部主機系統與嵌入式儲存裝置之間的數據傳輸，如此一來，可不需為特定的電子裝置預留用以進行除錯的特定接腳。圖13是根據本發明的另一範例實施例所示出的存儲器控制電路單元運作的範例示意圖。圖14是根據本發明的一範例實施例所示出的具高準位電壓的通用輸入輸出電路所輸出的脈衝信號的示意圖。請參照圖13與圖14，在本發明另一範例實施例中，存儲器控制電路單元404還包括耦接至重置接腳700的通用輸入輸出電路740。並且，嵌入式多媒體卡60還包括通用輸入輸出接腳742，通用輸入輸出接腳742耦接存儲器控制電路單元404與通用輸入輸出電路740。存儲器控制電路單元404通過通用輸入輸出電路740輸出脈衝信號(也稱為第三脈衝信號)至連接至重置接腳700的信號示波器1300，以使得信號示波器1300可根據第三脈衝信號獲取嵌入式多媒體卡60在特定時間點的運作信號。舉例而言，由於在除錯模式中，重置接腳700與傳輸電路730的接收端1202會處於導通狀態以持續地接收來自第二主機系統62的指令與數據，因此，當第二主機系統62欲更新固件碼至嵌入式多媒體卡60以通過信號示波器1300獲取預期嵌入式多媒體卡60會發生異常的時間點所對應的信號波形時，傳輸電路730的接收端1202 會從第二主機系統62接收固件碼，例如，此固件碼會包括除錯指令(也稱為第二指令)，且第二指令用以指示在上述預期會發生異常的時間點將通用輸入輸出電路740的電壓準位設為高準位電壓。接著，重置接腳700分別與傳輸電路730的接收端1202及傳輸電路730的發送端1204之間的路徑導通關係會由重置接腳700與傳輸電路730的接收端1202之間的導通路徑切換為重置接腳700與傳輸電路730的發送端1204之間的導通路徑。據此，在存儲器控制電路單元404完成嵌入式多媒體卡60的固件碼更新操作後，可通過發送端1204傳送用以回應固件碼更新結果的對應第二指令的除錯信息給第二主機系統62。此時，存儲器控制電路單元404會開啟通用輸入輸出電路740的功能。特別是，在存儲器控制電路單元404開啟通用輸入輸出電路74的功能後，存儲器控制電路單元404會根據第二指令在特定時間點(例如，預期會發生異常的時間點)將通用輸入輸出電路740的電壓準位設為高準位電壓。接著，存儲器控制電路單元404會通過通用輸入輸出電路740將對應高準位電壓的第三脈衝信號傳送至連接至重置接腳700的信號示波器1300，如圖14所示，存儲器控制電路單元404是將具有高脈衝持續一段時間(例如，10微秒)的第三脈衝信號1400從通用輸入輸出電路740傳送至連接至重置接腳700的信號示波器1300，換言之，信號示波器1300是根據所檢測到的具有高準位電壓的脈衝1402而獲取嵌入式多媒體卡60的運作信號，且信號示波器1300檢測到具有高準位電壓的脈衝1402並獲取嵌入式多媒體卡60內運作的信號的同時，即是預期嵌入式多媒體卡60會發生異常的時間點。值得注意的是，在存儲器控制電路單元404通過通用輸入輸出電路740將對應高準位電壓的第三脈衝信號傳送至連接至重置接腳700的信號示波器1300後，存儲器控制電路單元404會將目前執行的功能從通用輸出輸入電路740的功能切換回傳輸電路730的功能，並且重置接腳700與接收端1202之間的路徑會隨即地由存儲器控制電路單元404通過開關1200導通以繼續地接收來自第二主機系統62的指令與數據。在本範例實施例中，在嵌入式多媒體卡60的除錯模式中，重置接腳700與傳輸電路730的接收端1202會處於導通狀態以持續地接收來自第二主機系統62的指令與數據，據此，當欲禁能除錯模式以停止由第二主機系統62通 過重置接腳700對嵌入式多媒體卡60的存取操作時，可通過第二主機系統62經由重置接腳700發送用以禁能除錯模式的指令(也稱為第三指令)至傳輸電路730的接收端1202以禁能除錯模式。具體而言，在傳輸電路730的接收端1202通過重置接腳700從第二主機系統62接收用以禁能除錯模式的第三指令後，存儲器控制電路單元404會根據第三指令禁能由第二主機系統62通過重置接腳700對嵌入式多媒體卡60的存取操作。例如，存儲器控制電路單元404會將目前執行的功能從傳輸電路730的功能切換回脈衝樣式檢測電路710與重置信號檢測電路720的功能。然而，本發明並不限於此，例如，在另一範例實施例中，除錯模式也可通過脈衝樣式檢測電路710檢測到用以禁能除錯模式的脈衝信號(也稱為第四脈衝信號)而被關閉。具體而言，脈衝樣式檢測電路710會判斷此第四脈衝信號的串行的脈衝樣式(也稱為第三串行的脈衝樣式)是否符合一個預定串行的脈衝樣式(也稱為第二預定串行的脈衝樣式)，並且此第二預定串行的脈衝樣式不同於上述第一預定串行的脈衝樣式。類似地，當第三串行的脈衝樣式符合第二預定串行的脈衝樣式時，存儲器控制電路單元404會禁能由第二主機系統62通過重置接腳700對嵌入式多媒體卡60的存取操作。值得一提的是，在本發明範例實施例中，上述在脈衝樣式檢測電路710判斷第一脈衝信號的第一串行的脈衝樣式符合第一預定串行的脈衝樣式之後，存儲器控制電路單元404會更進一步地將對應除錯模式的數據寫入可複寫式非易失性存儲器模塊406的特定實體抹除單元中。因此，當第一主機系統61斷電或重新開機導致嵌入式多媒體卡60被重新啟動時，存儲器控制電路單元404會讀取此特定實體抹除單元的數據並判斷此特定實體抹除單元是否儲存有對應除錯模式的數據。在特定實體抹除單元儲存有對應除錯模式的數據時，存儲器控制電路單元404會致能由第二主機系統62通過重置接腳700對嵌入式多媒體卡60的存取操作以使得嵌入式多媒體卡60進入除錯模式，直到存儲器控制電路單元404從第二主機系統62接收到用以禁能除錯模式的第三指令或第四脈衝信號才會使嵌入式多媒體卡60退出除錯模式，並抹除特定實體抹除單元中所儲存的對應除錯模式的數據。反之，在嵌入式多媒體卡60被重新啟動且在特定實體抹除單元未儲存有對應除錯模式的數據時，嵌入式多媒體卡60不會進入除錯模式，直到收到符合第一預定串行的脈衝樣 式的第一串行的脈衝樣式為止。然而，本發明並不限於此。例如，在另一範例實施例中，存儲器控制電路單元404不會將對應除錯模式的數據寫入可複寫式非易失性存儲器模塊406的特定實體抹除單元中，因此，當第一主機系統61斷電或重新開機導致嵌入式多媒體卡60被重新啟動時，存儲器控制電路單元404是根據每次接收的符合第一預定串行的脈衝樣式的脈衝信號控制嵌入式多媒體卡60進入除錯模式，以及根據所接收的用以禁能除錯模式的指令或第四脈衝信號來控制嵌入式多媒體卡60退出除錯模式。圖15是根據本發明的一範例實施例所示出的數據傳輸方法的流程圖。請參照圖15，在步驟S1501中，由存儲器儲存裝置60的重置接腳從第二主機系統62接收第一脈衝信號。在步驟S1503中，由存儲器控制電路單元404的脈衝樣式檢測電路710判斷第一脈衝信號的第一串行的脈衝樣式是否符合第一預定串行的脈衝樣式。在步驟S1505中，倘若第一串行的脈衝樣式符合第一預定串行的脈衝樣式時，由存儲器控制電路單元404禁能存儲器儲存裝置10的重置功能。然而，圖15中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖15中各步驟可以實作為多個程序碼或是電路，本發明不加以限制。此外，圖15的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。綜上所述，本發明範例實施例的存儲器控制電路單元、存儲器儲存裝置與數據傳輸方法是通過具有預定串行的脈衝樣式的脈衝信號來禁能嵌入式儲存裝置的重置功能，且致能通過重置接腳對嵌入式儲存裝置的存取操作，由此可在單一的重置接腳上實現信息雙向溝通。如此一來，可在不解焊所述嵌入式儲存裝置的情況下，還原嵌入式儲存裝置焊接於電子裝置上的原始狀態，以正確地判定並解決造成配置有嵌入式儲存裝置的電子裝置發生異常現象的問題。此外，本發明範例實施例的存儲器控制電路單元、存儲器儲存裝置與數據傳輸方法還通過所述重置接腳傳送更新的固件碼以使得示波器可在特定時間點獲取嵌入式儲存裝置的運作信號。據此，能夠提升配置有嵌入式儲存裝置的電子裝置的除錯效率。最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通 技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。當前第1頁1&nbsp2&nbsp3&nbsp當前第1頁1&nbsp2&nbsp3&nbsp