基於fpga的dspace的三電平脈衝擴展的控制方法及其裝置製造方法
2023-05-09 15:53:26 1
基於fpga的dspace的三電平脈衝擴展的控制方法及其裝置製造方法
【專利摘要】本發明公開了一種基於FPGA的DSPACE的三電平脈衝擴展的控制方法及其裝置，適用於實驗和工業應用。該脈衝擴展裝置由接口轉換電路、脈衝信號擴展處理單元、供電電源電路、光電轉換電路組成。DSPACE的DS5101數字脈衝板卡的脈衝波形輸入至接口轉換電路，接口轉換電路通過邏輯電平匹配將脈衝信號送入擴展處理單元，對脈衝信號進行必要的處理後將符合驅動要求的脈衝信號送入光電轉換電路。利用本發明的裝置和控制方法，可以實現對於DSPACE的三電平脈衝輸出的擴展，克服其固有的無法輸出佔空比為0%和100%的數字脈衝缺陷，擴展了DSPACE在三電平中壓變頻器實驗研究和工業應用的領域，應用前景廣闊。
【專利說明】基於FPGA的DSPACE的三電平脈衝擴展的控制方法及其裝
置
【技術領域】
[0001]本發明涉及一種基於FPGA的DSPACE的三電平脈衝擴展的控制方法及其裝置，屬於電カ電子【技術領域】，適用於實驗和エ業應用。
【背景技術】
[0002]近年來，隨著全控性功率器件生產技術的成熟，在越來越多的高壓大功率變頻器場合選擇採用多電平技術，同時DSPACE在控制算法實現和升級上有著其他控制器無法比擬的優勢。因此，如何利用DSPACE在算法實現上的優勢來進行高壓大功率多電平變頻器的實驗研發和エ業應用成為迫切需要解決的問題。
[0003]目前，多採用修改DS5101板卡的DWO語言來實現多電平脈衝的擴展功能，但是由於其底層DWO語言執行時自身固有的缺陷無法準確的實現三電平PWM脈衝輸出，同時將DS5101設置為輸出模式時當功率主迴路發生故障無法立即對功率器件做出保護動作。
[0004]如圖7所示的二極體箝位式三電平主電路圖，在採用DSPACE中DWO語言對DS5101板卡控制其輸出脈衝驅動三電平主電路進行工作吋，需要設定DWO語言中的某一路脈衝的作用時間參數tbl和tb2，其中:tbl表示脈衝高電平作用時間，tb2表示脈衝低電平作用時間，由於每條語句執行都需要佔用一定的時鐘周期，因此當設定tbl=0或者tbl=Ts (Ts為開關周期)時無法實現輸出佔空比為0%和100%的PWM脈衝波形，最終輸出的三電平PWM脈衝如圖5 (a)所示的波形，且圖5 (b)為圖5 (a)的局部放大圖。
[0005]下面對圖7所示的二極體箝位式三電平主電路的功率器件的工作狀態進行分析(以A相為例)，圖中逆變器的A相橋臂有四個功率開關管Sal，Sa2, Sa3, Sa4,兩個箝位二極體Dal, Da2和四個續流二極體Da3，Da4, Da5, Da6。變量Sa表示A相橋臂的開關狀態:
[0006]1.若Sa3，Sa4關斷，Sal, Sa2導通，定義這種狀態為I態Sa = 1，當電流is為正值吋，電流從電源正端P點經sal，Sa2流入U點；當電流is為負值吋，電流從U點經Da3，Da4流入P
點。因此無論is為何值A點都接到P點,故:Uire = Uro=Iud
[0007]2.若Sal，Sa4關斷，Sa2, Sa3導通，定義這種狀態為0態Sa = 0，當電流is為正值吋，電流從電源正端0點經Dal，Sa2流入U點；當電流is為負值吋，電流從U點經Sa3，Da2流入P點。因此無論is為何值A點都接到0點,故:UU(I = O。
[0008]3.若Sal，Sa2關斷，Sa3, Sa4導通，定義這種狀態為-1態Sa = -1，當電流is為正值吋，電流從電源負端Q點經Da5，Da6流入U點；當電流iq為負值吋，電流從U點經Sa3，Sa4流入
Q點。因此無論is為何值A點都接到Q點，故:u? = u」 = -|ud。
[0009]因此可以看出對於A相橋臂三種有效的開關狀態Sa = 0，I, -1分別對應著Sal =OSa2 = ISa3 = ISa4 = 0，Sal = ISa2 = ISa3 = OSa4 = 0，Sal = OSa2 = OSa3 = l,sa4 = LDS5101數字輸出板卡輸出波形如圖5 (a)所示，從圖5 (a)所示波形中可以看出對於ー相橋臂(以A相為例)在半個エ頻周期內應該A相第一隻功率管應當保持恆關斷和第二隻功率管應當保持恆開通的狀態下都會發生跳變，通過上述分析不難發現，對於DSPACE1005的DS5101數字脈衝輸出板卡由於其自身語言缺陷使其無法直接應用於三電平變頻器上。
【發明內容】
[0010]為了克服上述缺陷，本發明提供一種基於FPGA的DSPACE的三電平脈衝擴展的控制方法及其裝置，使得DSPACE在三電平大功率變頻器PWM控制成為可能，推進該結構的エ業應用。
[0011]本發明為了解決其技術問題所採用的技術方案是:一種基於FPGA的DSPACE的三電平脈衝擴展的控制方法，窄脈衝消除分為兩種情形，橋臂第一管和橋臂第二管，且其消除的步驟為:
[0012]A、一相橋臂第一管窄脈衝處理:
[0013](I)將FPGA敏感事件設置為系統時鐘上升沿觸發方式，當FPGA檢測到系統時鐘上升沿時系統進步驟2，當系統時鐘為其他狀態下系統進入步驟5 ；
[0014](2)判斷當前時鐘周期第一管脈衝信號Stln是否為高電平狀態且上一個時鐘周期第一管脈衝信號Stllri是否為低電平狀態，當在某一系統時鐘周期內同時滿足Stln為高電平狀態、Stllri為低電平狀態進入步驟3，當stln、Stllri為其他組合電平狀態進入步驟5 ；
[0015](3)判斷當前時鐘周期DS5101輸出的佔空比恆為0%的參考脈衝信號StcOn是否為高電平狀態，當StcOn為 高電平狀態進入步驟4，當StcOn為低電平狀態進入步驟5 ；
[0016](4)將第一管脈衝信號拉低為低電平，消除佔空比為0%的脈衝信號的高電平窄脈衝；
[0017](5)輸出第一管脈衝信號；
[0018]B、一相橋臂第二管窄脈衝處理:
[0019](I)將FPGA敏感事件設置為系統時鐘上升沿觸發方式，當FPGA檢測到系統時鐘上升沿時系統進步驟2，當系統時鐘為其他狀態下系統進入步驟5 ；
[0020](2)判斷當前時鐘周期第二管脈衝信號れ2?是否為低電平狀態且上一個時鐘周期第二管脈衝信號St2n_i是否為高電平狀態，當在某一系統時鐘周期內同時滿足st2n為低電平狀態、st2n_!為高電平狀態進入步驟3，當st2n、st2n_!為其他組合電平狀態進入步驟5 ；
[0021](3)判斷當前時鐘周期DS5101輸出的佔空比為100%的參考脈衝信號stcl00ni否為低電平狀態，當StclOOn為低電平狀態進入步驟4，當StclOOn為高電平狀態進入步驟5 ；
[0022](4)將第二管脈衝信號拉高為高電平，消除佔空比為100%的脈衝信號的低電平窄脈衝；
[0023](5)輸出第二管脈衝信號。
[0024]一種基於FPGA的DSPACE的三電平脈衝擴展的控制裝置，包括接ロ轉換電路、基於FPGA的脈衝信號處理單元、供電電源電路、驅動電路；DSPACE的DS5101數字脈衝板卡的脈衝波形輸入至接ロ轉換電路，接ロ轉換電路通過邏輯電平匹配將脈衝信號送入基於FPGA的脈衝信號處理單元，對脈衝信號進行必要的處理後將符合驅動要求的脈衝信號送入驅動電路，供電電源電路給基於FPGA的脈衝信號處理單元提供電源。[0025]所述基於FPGA的脈衝信號處理單元由窄脈衝消除單元、死區設置單元和功率模塊保護單元組成，脈衝信號經由窄脈衝消除單元使脈衝佔空比達到0%和100%，然後通過死區設置單元加入保護功率模塊的死區，最後通過功率模塊保護單元送出。
[0026]本發明的有益效果是:本發明完善了 DSPACE三電平PWM脈衝輸出功能，在修改DffO語言的基礎上實現三電平PWM脈衝的準確輸出和功率器件的保護，使得DSPACE應用於三電平高壓大功率變頻器實驗研究和工業控制成為可能，同時提高了 DSPACE控制系統對功率器件的保護能力最短保護響應時間< 2us。對實現DSPACE在多電平大功率變頻器控制中的應用具有重要意義。
【專利附圖】
【附圖說明】
[0027]圖1為本發明基於FPGA的DSPACE的三電平脈衝擴展的裝置原理圖；
[0028]圖2為A/B/C橋臂一管的FPGA窄脈衝處理流程圖；
[0029]圖3為A/B/C橋臂二管的FPGA窄脈衝處理流程圖；
[0030]圖4為圖2與圖3的脈衝波形說明圖；
[0031]圖5 Ca)為現有二極體箝位式三電平的輸出波形圖；
[0032]圖5 (b)為圖5 Ca)的局部放大圖；
[0033]圖6 Ca)為改善後的波形圖；
[0034]圖6 (b)為圖6 Ca)的局部放大圖；
[0035]圖7為現有二極體箝位式三電平主電路圖。
【具體實施方式】
[0036]實施例
[0037]如圖1至圖7所示，一種基於FPGA的DSPACE的三電平脈衝擴展的控制裝置，包括接口轉換電路10、基於FPGA的脈衝信號處理單元20、供電電源電路30、驅動電路40 ；DSPACE的DS5101數字脈衝板卡的脈衝波形輸入至接口轉換電路10，接口轉換電路10通過邏輯電平匹配將脈衝信號送入基於FPGA的脈衝信號處理單元20，對脈衝信號進行必要的處理後將符合驅動要求的脈衝信號送入驅動電路40，供電電源電路30給基於FPGA的脈衝信號處理單元20提供電源。
[0038]所述基於FPGA的脈衝信號處理單元20由窄脈衝消除單元、死區設置單元和功率模塊保護單元組成，脈衝信號經由窄脈衝消除單元使脈衝佔空比達到0%和100%，然後通過死區設置單元加入保護功率模塊的死區，最後通過功率模塊保護單元送出。
[0039]一種基於FPGA的DSPACE的三電平脈衝擴展的控制方法，窄脈衝消除分為兩種情形，橋臂第一管和橋臂第二管，且其消除的步驟為:
[0040]A、一相橋臂第一管窄脈衝處理:
[0041](I)將FPGA敏感事件設置為系統時鐘上升沿觸發方式，當FPGA檢測到系統時鐘上升沿時系統進步驟2，當系統時鐘為其他狀態下系統進入步驟5 ；
[0042](2)判斷當前時鐘周期第一管脈衝信號Stln是否為高電平狀態且上一個時鐘周期第一管脈衝信號Stllri是否為低電平狀態，當在某一系統時鐘周期內同時滿足Stln為高電平狀態、Stllri為低電平狀態進入步驟3，當stln、Stllri為其他組合電平狀態進入步驟5 ；[0043](3)判斷當前時鐘周期DS5101輸出的佔空比恆為0%的參考脈衝信號StcOn是否為高電平狀態，當StcOn為高電平狀態進入步驟4，當StcOn為低電平狀態進入步驟5 ；
[0044](4)將第一管脈衝信號拉低為低電平，消除佔空比為0%的脈衝信號的高電平窄脈衝；
[0045](5)輸出第一管脈衝信號；
[0046]B、一相橋臂第二管窄脈衝處理:
[0047](I)將FPGA敏感事件設置為系統時鐘上升沿觸發方式，當FPGA檢測到系統時鐘上升沿時系統進步驟2，當系統時鐘為其他狀態下系統進入步驟5 ；
[0048](2)判斷當前時鐘周期第二管脈衝信號^2?是否為低電平狀態且上一個時鐘周期第二管脈衝信號St2n_i是否為高電平狀態，當在某一系統時鐘周期內同時滿足st2n為低電平狀態、st2n_!為高電平狀態進入步驟3，當st2n、st2n_!為其他組合電平狀態進入步驟5 ；
[0049](3)判斷當前時鐘周期DS5101輸出的佔空比為100%的參考脈衝信號8化10011是否為低電平狀態，當StclOOn為低電平狀態進入步驟4，當StclOOn為高電平狀態進入步驟
5；
[0050](4)將第二管脈衝信號拉高為高電平，消除佔空比為100%的脈衝信號的低電平窄脈衝；
[0051](5)輸出第二管脈衝信號。
【權利要求】
1.一種基於FPGA的DSPACE的三電平脈衝擴展的控制方法，其特徵在於:窄脈衝消除分為兩種情形，橋臂第一管和橋臂第二管，且其消除的步驟為: A、一相橋臂第一管窄脈衝處理: (1)將FPGA敏感事件設置為系統時鐘上升沿觸發方式，當FPGA檢測到系統時鐘上升沿時系統進步驟2，當系統時鐘為其他狀態下系統進入步驟5 ； (2)判斷當前時鐘周期第一管脈衝信號Stln是否為高電平狀態且上一個時鐘周期第一管脈衝信號Stllri是否為低電平狀態，當在某一系統時鐘周期內同時滿足Stln為高電平狀態、Stllri為低電平狀態進入步驟3，當stln、Stllri為其他組合電平狀態進入步驟5 ； (3)判斷當前時鐘周期DS5101輸出的佔空比恆為0%的參考脈衝信號StcOn是否為高電平狀態，當StcOn為高電平狀態進入步驟4，當StcOn為低電平狀態進入步驟5 ； (4)將第一管脈衝信號拉低為低電平，消除佔空比為0%的脈衝信號的高電平窄脈衝； (5)輸出第一管脈衝信號； B、一相橋臂第二管窄脈衝處理: (1)將FPGA敏感事件設置為系統時鐘上升沿觸發方式，當FPGA檢測到系統時鐘上升沿時系統進步驟2，當系統時鐘為其他狀態下系統進入步驟5 ； (2)判斷當前時鐘周期第二管脈衝信號れ2?是否為低電平狀態且上一個時鐘周期第二管脈衝信號st2n_i是否為高電平狀態，當在某一系統時鐘周期內同時滿足st2n為低電平狀態、st2n_!為高電平狀態進入步驟3，當st2n、st2n_!為其他組合電平狀態進入步驟5 ； (3)判斷當前時鐘周期DS5101輸出的佔空比為100%的參考脈衝信號StclOOn是否為低電平狀態，當StclOOn為低電平狀態進入步驟4，當StclOOn為高電平狀態進入步驟5 ； (4)將第二管脈衝信號拉高為高電平，消除佔空比為100%的脈衝信號的低電平窄脈衝； (5)輸出第二管脈衝信號。
2.一種基於FPGA的DSPACE的三電平脈衝擴展的控制裝置，其特徵在於:包括接ロ轉換電路(10)、基於FPGA的脈衝信號處理單元(20)、供電電源電路(30)、驅動電路(40);DSPACE的DS5101數字脈衝板卡的脈衝波形輸入至接ロ轉換電路(10)，接ロ轉換電路(10)通過邏輯電平匹配將脈衝信號送入基於FPGA的脈衝信號處理單元(20)，對脈衝信號進行必要的處理後將符合驅動要求的脈衝信號送入驅動電路(40)，供電電源電路(30)給基於FPGA的脈衝信號處理單元(20)提供電源。
3.根據權利要求2所述的基於FPGA的DSPACE的三電平脈衝擴展的控制裝置，其特徵在於:基於FPGA的脈衝信號處理單元(20)由窄脈衝消除単元、死區設置單元和功率模塊保護單元組成，脈衝信號經由窄脈衝消除単元使脈衝佔空比達到0%和100%，然後通過死區設置単元加入保護功率模塊的死區，最後通過功率模塊保護單元送出。
【文檔編號】H02M7/483GK103607130SQ201310607703
【公開日】2014年2月26日 申請日期:2013年11月26日 優先權日:2013年11月26日
【發明者】譚國俊, 張傳金, 張曉 , 張輝, 王珂, 李江成 申請人:徐州中礦大傳動與自動化有限公司