電子系統及其核心模塊的製作方法

2023-05-08 16:41:26 2

電子系統及其核心模塊的製作方法
【專利摘要】一種核心模塊，包括：封裝基板，具有多個焊墊；第一組件，通過多個第一接合件與對應第一組件的封裝基板的這些焊墊接合，且以第一模封材料模封第一組件；第二組件，通過多個第二接合件與對應第二組件的封裝基板的這些焊墊接合；以及一第三組件，通過多個第三接合件與對應第三組件的封裝基板的這些焊墊接合，其中第一組件、第二組件及第三組件之間均透過封裝基板形成電性連接且以一母模封材料模封第一組件、第二組件及第三組件。
【專利說明】電子系統及其核心模塊

【技術領域】
[0001] 本發明是關於一種電子系統及其核心模塊；特別關於一種多組件子母封裝的電子 系統及其核心模塊。

【背景技術】
[0002] 當前多組件電子系統所採用的堆棧封裝為已知技術，應高積集度以及電子產品微 型化且多功能的封裝要求，當前堆棧封裝正蓬勃發展出多種技術。如圖1所示的堆棧式封 裝層迭（Package on Package)技術抑或SiP (System in Package)封裝技術。此已知技術 例如具有第一組件A、第二組件B及第三組件C整合於單一封裝模塊中。第一組件A首先封 裝於第一封裝基板100且以第一模封材料102進行模封后通過焊錫與基板D連接。並且， 為能與設置於上方的第二組件B連接，會於對應位置形成多個第一通孔104,並填入導電性 金屬材料。第二組件B首先封裝於第二封裝基板200且以第二模封材料202進行模封后通 過焊錫與第一組件A連接。並且，為能與設置於上方的第三組件C連接，會於對應位置形成 多個第二通孔204,並填入導電性金屬材料。第三組件C首先封裝於第三封裝基板300且以 第三模封材料302進行模封后通過焊錫與第二組件B連接。此一封裝模塊。此外，圖1所 示的堆棧式封裝層迭雖是採用第一通孔104及第二通孔204來實現組件間的電性連接，但 亦有採用打線技術的方式實現電性連接。
[0003] 然而，此類堆棧式封裝層迭P〇P技術，存在諸多缺點。由於每一個組件皆需單獨先 行模封，因此當堆棧時，必然限制了組件間周期距的縮小，因此存在高度無法降低的必然性 缺陷，也限制了焊錫與焊墊的大小無法更進一步縮小。再者，由於堆棧式封裝層迭後的電性 連接複雜，封裝後的良率僅能倚賴各組件堆棧前的測試結果，亦有可能因無法再實施堆棧 後之後測試以確保可靠度，因此必需承擔封裝的失敗風險。並且，即便如前述以第一通孔 104、第二通孔204或者打線技術來實現組件間的電性連接，皆增加了封裝電性連接的工藝 多種類及因製造過程繁瑣而必然導致整體成本增加。
[0004] 因此，確有發展一種可解決前開封裝結構缺點的電子系統及其核心模塊為本發明 的目的。


【發明內容】

[0005] 本發明的目的在於提供一種核心模塊，包括：一封裝基板，具有多個焊墊；一第一 組件，通過多個第一接合件與對應所述第一組件的所述封裝基板的這些焊墊接合，且以一 第一模封材料模封所述第一組件；一第二組件，通過多個第二接合件與對應所述第二組件 的封裝基板的這些焊墊接合；以及一第三組件，通過多個第三接合件與對應所述第三組件 的所述封裝基板的這些焊墊接合，其中所述第一組件、所述第二組件及所述第三組件之間 均透過所述封裝基板形成電性連接且以一母模封材料模封所述第一組件、所述第二組件及 所述第三組件。
[0006] 本發明的核心模塊可進一步包括至少一第四組件，通過多個第四接合件與對應所 述至少一第四組件的所述封裝基板的這些焊墊接合，透過所述封裝基板，與所述第一組件、 所述第二組件及所述第三組件之間形成電性連接且所述母模封材料亦模封至少一第四組 件。
[0007] 本發明核心模塊的實施例中，所述第一組件可為一存儲組件。所述存儲組件包括 至少一非揮發性內存。所述第二組件可為一邏輯組件。所述第三組件可為一電源管理組件。 所述封裝基板可為一具有多層內聯機的薄膜基板。
[0008] 本發明的目的在於提供一種電子系統，包括：一封裝基板，具有多個焊墊；一第一 組件，通過多個第一接合件與對應所述第一組件的所述封裝基板的這些焊墊接合，且以一 第一模封材料模封所述第一組件；一第二組件，通過多個第二接合件與對應所述第二組件 的所述封裝基板的這些焊墊接合；一第三組件，通過多個第三接合件與對應所述第三組件 的所述封裝基板的這些焊墊接合；以及一電路基板，具有多個電路基板焊墊，通過多個電路 基板焊錫與所述封裝基板接合，其中所述第一組件、所述第二組件及所述第三組件之間均 透過所述封裝基板形成電性連接且以一母模封材料模封所述第一組件、所述第二組件及所 述第三組件。
[0009] 本發明的電子系統可進一步包括至少一周邊組件，所述電路基板通過這些電路基 板焊錫與所述至少一周邊組件接合。
[0010] 本發明電子系統的實施例中，所述至少一周邊組件是選自GPS模塊、WIFI模塊、 GSM模塊、觸控模塊音源影像模塊、顯示模塊、MEMS磁力計、FM模塊、USB host控制器、GPI0 接口、直流電源、開關、電池中的至少其中一個。
[0011] 本發明利用子母封裝的概念，能解決前開堆棧式封裝層迭P〇P技術中各組件皆需 先行封裝而徒增製造成本及工藝繁瑣的缺點，各組件可視其所需，先行封裝與否並不再受 限制，更提供了組件封裝的多樣結構，滿足不同產品設計的功能需求，也明顯地降低了前開 堆棧式封裝層迭P〇P技術於完成單一封裝模塊後測試的複雜性而無法實施測試的可能。並 且，本發明提出的核心模塊，將所有組件的電性連接皆透過單一封裝基板實現，因此可更進 一步簡化所有組件的封裝技術，例如，依據本發明所有組件、第四組件的封裝均可採用表面 貼裝技術（Surface Mount Technology),而大幅提高封裝工藝的效率。

【專利附圖】

【附圖說明】
[0012] 圖1是已知技術的多組件堆棧的示意圖。
[0013] 圖2是本發明的電子系統及其核心模塊的示意圖。
[0014] 圖3是本發明的電子系統及其核心模塊的功能方塊圖。
[0015] 圖中標號的對應關是如下：
[0016] 1 封裝基板
[0017] 2 焊墊
[0018] 3 電路基板
[0019] 4 電路基板焊墊
[0020] 5 電路基板焊錫
[0021] 10 第一組件
[0022] 12 第一模封材料
[0023] 14 第一封裝基板
[0024] 16 第一接合件
[0025] 20 第二組件
[0026] 26 第二接合件
[0027] 30 第三組件
[0028] 32 第三模封材料
[0029] 36 第三接合件
[0030] 40 第四組件
[0031] 46 第四接合件
[0032] 50 母模封材料
[0033] 100 第一封裝基板
[0034] 102 第一模封材料
[0035] 104 第一通孔
[0036] 200 第二封裝基板
[0037] 202 第二模封材料
[0038] 204 第二通孔
[0039] 300 第三封裝基板
[0040] 302 第三模封材料
[0041] A 第一組件
[0042] B 第二組件
[0043] C 第二組件
[0044] D 基板

【具體實施方式】
[0045] 請參閱本發明圖2。圖2是本發明的電子系統及其核心模塊的示意圖。本發明的 核心模塊包括一封裝基板1、一第一組件10、一第二組件20以及一第三組件30。封裝基板 1具有多個焊墊2,可為一薄膜基板。並且如圖2所示，其可為一多層內聯機基板。作為封 裝基板1的多層內聯機基板，其總厚度小於100 μ m ;單一層的厚度小於20 μ m，且還可小於 10 μ m ;最小線寬於30 μ m，且還可小於15 μ m ;這些焊墊的周期距（pitch)小於80 μ m，且更 可小於50 μ m。周期距（pitch)的定義是為兩相鄰焊墊的幾何中心點或幾何中心線間的距 離。其多層內聯機是用以提供第一組件10、第二組件20以及第三組件30等間的電性連接 功能。在本發明中，是用第一模封材料12預先進行模封第一組件10。第一組件10可先已 封裝在第一封裝基板14上，並且通過多個第一接合件16與對應第一組件10的封裝基板1 的多個焊墊2接合。如圖所示，第二組件20可與第一組件10以堆棧的方式，即第一組件10 相對於封裝基板1位於第二組件20的上方，通過多個第二接合件26與對應第二組件20的 封裝基板1的多個焊墊2接合。在本發明的實施例中，第二組件20可為一邏輯組件，例如 可為一處理器。第一組件10可為一存儲組件。所述存儲組件包括至少一非揮發性內存，例 如一 NAND快閃記憶體或一 N0R快閃記憶體。
[0046] 在本發明中，是用第三模封材料32預先模封第三組件30。第三組件30通過多個 第三接合件36與對應第三組件30的封裝基板1的多個焊墊2接合。在本發明的實施例中， 第三組件30可為一電源管理組件。並且，本發明的核心模塊可進一步包括至少一第四組件 40,例如：應用本發明電子產品的電路設計所需的至少一電容或電阻等被動組件，或者為系 統設計所需的其它類型組件。同樣地，至少一第四組件40亦通過多個第四接合件46與對 應至少一第四組件40的封裝基板1的多個焊墊2接合。第一接合件16、第二接合件26、第 三接合件36及第四接合件46例如可為焊錫、凸塊或錫球。透過與封裝基板1的接合，實現 與第一組件10、第二組件20以及第三組件30間的電性連接。所以，本發明中第一組件10、 第二組件20、第三組件30以及至少一第四組件40均透過封裝基板1形成電性連接，並且以 母模封材料50以單一個工藝，同時模封第一組件10、第二組件20、第三組件30以及至少一 第四組件40,形成單一模塊化（monolithic)的單一個封裝體，以作為一電子產品的核心模 塊。
[0047] 如本發明圖2所示，第一組件10、第二組件20、第三組件30以及至少一第四組件 40各別焊錫與焊墊的接點均透過一高密度載板，即封裝基板1互連後，再將各組件封埋於 母模封材料50之中。並且，如圖2中所示，為設計上不同的應用，在第一組件10的正下方 與第一封裝基板14間的間隙，或者在已以第一封裝基板14封裝的第一組件10、第二組件 20、第三組件30以及至少一第四組件40的正下方與封裝基板1間之間隙中填入保護膠材 (圖2中的虛線表示）。或者可在第二組件20下方先填入一種保護膠材，再在已以第一封 裝基板14封裝的第一組件10下方再填入相同或他種保護膠材。前述針對各組件保護膠材 的選用是可依間隙內的特性以及保護膠材本身的吸水性、熱傳係數、熱膨脹係數、玻璃轉化 點而可以有不同選擇，可使用同一種保護膠材，也可以採用不同保護膠材，甚至也可使用母 模封材料50 -次灌入所有間隙中亦為本發明可採用的選項。
[0048] 並且，本發明電子系統及其核心模塊的單一模塊化（monolithic)於工藝上具有 的技術優點，即第一組件10、第二組件20、第三組件30以及至少一第四組件40分別透過第 一接合件16、第二接合件26、第三接合件36以及第四接合件46與封裝基板1上相對應的焊 墊接合，可僅需要一次回焊前述設置於同一平面上的第一接合件16、第二接合件26、第三 接合件36以及第四接合件46與封裝基板1上對應的焊墊，然已知技術中一般SiP (System in Package)封裝技術中的SiP模塊並非單一模塊化（monolithic),亦即個別組件是以個 別的回焊工藝將組件與作為載板的晶圓進行接著。因此，進行第二次或之後多次回焊時，晶 圓上方已接著的組件即有可能發生脫焊的情形。
[0049] 現今可行的方法例如：第一次回焊時使用較高溫的接著焊料（焊錫），第二次回焊 或之後多次回焊時，焊接點使用較低溫的焊料（焊錫）。然此類解決方案存在諸多限制。首 先，較高溫的接著焊料及其較高溫的回焊工藝對組件產生的熱衝擊大，會導致組件的可靠 度降低及使用壽命縮短。並且，若不使用較高溫的接著焊料進行第一次或較先的回焊工藝， 則進行第二次或之後多次回焊時，已接著的組件即有可能發生脫焊的情形。甚至之後多次 回焊時，高溫下導致封裝基板1及電路基板3發生熱翹曲，亦會導致焊錫與焊墊的接點脫焊 或空焊。
[0050] 請參閱本發明圖2及圖3。圖3是本發明的電子系統及其核心模塊的功能方塊圖。 如圖2及圖3所示，本發明的電子系統包括一封裝基板1、一第一組件10、一第二組件20、 一第二組件30以及一電路基板3。電路基板3具有多個電路基板焊塾4。電路基板3通過 多個電路基板焊錫5與封裝基板1接合。本發明的電子系統可更進一步包括至少一周邊組 件。電路基板3亦通過電路基板焊錫5與所述至少一周邊組件接合。
[0051] 本發明中第二組件20可為一邏輯組件，例如：一處理器（Processor)或一可邏輯 化組件（Programmable 1C)。由於運作功率較大，在本發明實施例中，例如可採裸晶（bare die)封裝，使其熱阻小。並且如圖2所示配置接近封裝基板1，第二接合件26可採用微凸塊 (micro bump,尺寸如小於50 μ m，較佳為20?50 μ m ;凸塊高度如小於50 μ m，較佳為10? 20 μ m)，例如柱形凸塊（stud bump)。則向下熱阻可有效地降低，使其發熱更有效率地傳導 至封裝基板1，有利於本發明的電子系統及其核心模塊整體的系統效能。
[0052] 第一組件10可為一存儲組件。所述存儲組件包括至少一非揮發性內存（NAND Flash memory)以及同步動態隨機存取存儲器（SDRAM)，或者動態內存（DRAM)等及其組合。 視本發明電子系統及其核心模塊最終系統設計所需而有所不同。如圖2所示，設置於第二 組件20上方使其配置空間較大，配置也較有彈性，可視系統設計所需而更換不同的模塊組 合，而不影響第二組件20的工藝以及空間配置。
[0053] 第三組件30可為一電源管理組件（Power management 1C)。第二組件20與第三組 件30之間更耦接至少一電容42,以供電源管理組件能因實際所需對處理器（Processor)或 可邏輯化組件（Programmable 1C)提供電源。而至少一第四組件40除可為前述電容或電阻 等被動組件外，亦可包括通訊組件，數字模擬轉換組件（AD convertor)，頻率振蕩器…等已 封裝完成的組件，亦可為圖標未模封的裸晶組件、或者晶圓級晶片尺寸封裝（wafer level CSP)的組件，使本發明電子系統及其核心模塊的整體積集度更高，更微小化。
[0054] 再者，如圖2及圖3所示，電源管理組件可通過電路基板3及電路基板焊錫5， 對外耦接直流電源、開關、電池等或其它所需組件。處理器（Processor)或可邏輯化組件 (Programmable 1C)可通過電路基板3及電路基板焊錫5,對外耦接GPS模塊、WIFI模塊、 GSM模塊、觸控模塊、音源影像模塊、顯示模塊、MEMS磁力計、FM模塊、USB主控制器（USB host controller)、通用輸入輸出接口（GPI0)等等。利用本發明，由於作為封裝基板1的 多層內聯機基板是已完成核心模塊中所有設計上大部分所需的電性連接，加上本發明以子 母封裝形成單一封裝體的核心模塊的技術特性，僅需低密度布線的電路基板3,即能實現本 發明電子系統所需的各種功能。
[0055] 如前所述，由於本發明的電子系統及其核心模塊中，第一組件10、第二組件20、第 三組件30以及至少一第四組件40均透過封裝基板1形成電性連接，因此第一組件10、第二 組件20、第三組件30以及至少一第四組件40的封裝可採用表面貼裝技術（Surface Mount Technology)，以單一回焊工藝即實現封裝完成，而使封裝技術使用單純化，當然本發明亦 非僅限於以單一回焊工藝實現封裝完成。並且，第一組件10、第二組件20、第三組件30可不 需要各別先行模封，而是視其需先行模封與否，且本發明於回焊前，或以母模封材料50對 所有組件進行模封前，亦更可進行測試步驟，若有電性缺陷可於以母模封材料50進行模封 即行修正，不僅大幅提高封裝工藝的效率，更能提高最終整體良率避免封裝缺陷，無法回工 而導致組件的報廢耗損，有效降低製造成本。
[0056] 再者，如前所述由於本發明是以母模封材料50形成單一封裝體的核心模塊，並且 具備高積集度特性，作為封裝基板1的多層內聯機基板是已完成核心模塊中所有設計上大 部分所需的電性連接，加上本發明子母封裝的技術特性，於製作電子系統時所採用的電路 基板，僅需低密度布線的電路板（PCB)即可。而無需如現今技術多必需採用高密度電路板 (HDI PCB)。高密度電路板一般而言其結構至少包括6-8層，同時亦必需配合採用雷射鑽孔 形成其中的導通孔結構。而利用本發明，所需低密度布線的電路基板1的層數僅需4層以 下，且其僅需採用機械鑽孔形成其中的導通孔結構即能實現前述與所述至少一周邊組件的 接合。而相較於需採用高密度電路板（HDI PCB)作為電路基板的現有技術，通過本發明子 母封裝概念，形成單一封裝體的核心模塊，所採用的低密度布線的電路板（PCB)不僅成本 大幅降低，製造更有效率，可靠度能更進一步有效地提升。
[0057] 總的，本發明子母封裝的概念，解決前開堆棧式封裝層迭PoP技術中各組件皆需 先行封裝而徒增製造成本及工藝繁瑣的缺點。提供了組件封裝的多樣結構，滿足不同產品 設計的功能需求，也降低了前開堆棧式封裝層迭技術於完成封裝模塊後的測試複雜性。且 各組件可視其所需，先行封裝與否並不再受限制，因本發明提出的電子系統及其核心模塊 所具備子母封裝的特性，最終會實施完整母模封材料的封裝。再者，所有組件的電性連接 皆透過單一封裝基板實現，能對所有組件、第四組件的封裝均採用表面貼裝技術（Surface Mount Technology)而以一次回焊即完成電性連接。且在回焊前能進行測試即行修正，大幅 提高封裝工藝的效率。
[0058] 以上所述僅是本發明的優選實施方式，應當指出，對於本【技術領域】的普通技術人 員，在不脫離本發明結構的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為 本發明的保護範圍。
【權利要求】
1. 一種核心模塊，其特徵在於，包括： 一封裝基板，具有多個焊墊； 一第一組件，通過多個第一接合件與對應所述第一組件的封裝基板的這些焊墊接合； 一第二組件，通過多個第二接合件與對應所述第二組件的封裝基板的這些焊墊接合； 以及 一第三組件，通過多個第三接合件與對應所述第三組件的封裝基板的這些焊墊接合， 其中所述第一組件相對於封裝基板位於第二組件的上方，所述第一組件、第二組件及第三 組件之間均透過封裝基板形成電性連接且以一母模封材料模封第一組件、第二組件及第三 組件。
2. 如權利要求1所述的核心模塊，其特徵在於，所述第一組件是以一第一模封材料進 行模封。
3. 如權利要求1所述的核心模塊，其特徵在於，所述第一接合件、所述第二接合件或所 述第三接合件是至少選自焊錫、凸塊或錫球之中的一種形態。
4. 如權利要求1所述的核心模塊，進一步包括至少一第四組件通過多個第四接合件與 對應所述至少一第四組件的所述封裝基板的這些焊墊接合，透過所述封裝基板，與所述第 一組件、第二組件及第三組件之間形成電性連接且所述母模封材料亦模封所述至少一第四 組件。
5. 如權利要求4所述的核心模塊，其特徵在於，所述第四接合件是至少選自焊錫、凸塊 或錫球之中的一種形態。
6. 如權利要求1所述的核心模塊，其特徵在於，所述第二組件為一邏輯組件。
7. 如權利要求6所述的核心模塊，其特徵在於，所述邏輯組件為一處理器。
8. 如權利要求1所述的核心模塊，其特徵在於，所述第一組件為一存儲元件。
9. 如權利要求8所述的核心模塊，其特徵在於，所述存儲元件包括至少一非揮發性內 存。
10. 如權利要求8所述的核心模塊，其特徵在於，所述存儲元件包括一 NAND快閃記憶體。
11. 如權利要求8所述的核心模塊，其特徵在於，所述存儲元件包括一 NOR快閃記憶體。
12. 如權利要求1所述的核心模塊，其特徵在於，所述第三組件為一電源管理組件。
13. 如權利要求1所述的核心模塊，其特徵在於，所述封裝基板為一薄膜基板。
14. 如權利要求13所述的核心模塊，其特徵在於，所述薄膜基板是為一多層內聯機基 板。
15. 如權利要求1所述的核心模塊，其特徵在於，所述封裝基板的總厚度小於100 μ m。
16. 如權利要求1所述的核心模塊，其特徵在於，所述封裝基板中單一層的厚度小於 20 μ m〇
17. 如權利要求1所述的核心模塊，其特徵在於，所述封裝基板中的最小線寬小於 30 μ m〇
18. 如權利要求1所述的核心模塊，其特徵在於，這些焊墊的周期距小於80 μ m。
19. 如權利要求1所述的核心模塊，其特徵在於，所述第一組件、第二組件及第三組件 是以單一回焊使這些第一接合件、第二接合件、及第三接合件與對應的焊墊接合。
20. 如權利要求1所述的核心模塊，其特徵在於，所述第二組件為一裸晶組件。
21. 如權利要求20所述的核心模塊，其特徵在於，這些第二接合件為多個微凸塊。
22. -種電子系統，其特徵在於，包括： 一封裝基板，具有多個焊墊； 一第一組件，通過多個第一接合件與對應所述第一組件的封裝基板的這些焊墊接合； 一第二組件，通過多個第二接合件與對應所述第二組件的封裝基板的這些焊墊接合； 一第三組件，通過多個第三接合件與對應所述第三組件的封裝基板的這些焊墊接合； 以及 一電路基板，具有多個電路基板焊墊，通過多個電路基板焊錫與所述封裝基板接合，其 中所述第一組件相對於所述封裝基板位於第二組件的上方，所述第一組件、第二組件及第 三組件之間均透過封裝基板形成電性連接且以一母模封材料模封第一組件、第二組件及第 三組件。
23. 如權利要求22所述的電子系統，其特徵在於，所述第一組件是以一第一模封材料 進行模封。
24. 如權利要求22所述的電子系統，其特徵在於，所述第一接合件、第二接合件或第三 接合件是至少選自焊錫、凸塊或錫球中的一種形態。
25. 如權利要求22所述的電子系統，進一步包括至少一第四組件，通過多個第四接合 件與對應所述至少一第四組件的封裝基板的這些焊墊接合，透過所述封裝基板，與第一組 件、第二組件及第三組件之間形成電性連接且母模封材料亦模封至少一第四組件。
26. 如權利要求25所述的核心模塊，其特徵在於，所述第四接合件是至少選自焊錫、凸 塊或錫球之中的一種形態。。
27. 如權利要求22所述的電子系統，其特徵在於，所述第二組件為一邏輯組件。
28. 如權利要求27所述的電子系統，其特徵在於，所述邏輯組件為一處理器。
29. 如權利要求22所述的電子系統，其特徵在於，所述第一組件為一存儲元件。
30. 如權利要求29所述的電子系統，其特徵在於，所述存儲元件包括至少一非揮發性 內存。
31. 如權利要求29所述的電子系統，其特徵在於，所述存儲元件包括一 NAND快閃記憶體。
32. 如權利要求29所述的電子系統，其特徵在於，所述存儲元件包括一 NOR快閃記憶體。
33. 如權利要求22所述的電子系統，其特徵在於，所述第三組件為一電源管理組件。
34. 如權利要求22所述的電子系統，其特徵在於，所述封裝基板為一薄膜基板。
35. 如權利要求34所述的電子系統，其特徵在於，所述薄膜基板為一多層內聯機基板。
36. 如權利要求22所述的電子系統，其特徵在於，所述封裝基板的總厚度小於100 μ m。
37. 如權利要求22所述的電子系統，其特徵在於，所述封裝基板中單一層的厚度小於 20 μ m〇
38. 如權利要求22所述的電子系統，其特徵在於，所述封裝基板中的最小線寬於 30 μ m〇
39. 如權利要求22所述的電子系統，其特徵在於，這些焊墊的周期距小於80 μ m。
40. 如權利要求22所述的電子系統，其特徵在於，所述第一組件、第二組件及第三組件 是以單一回焊使第一接合件、第二接合件、及第三接合件與對應的焊墊接合。
41. 如權利要求22所述的核心模塊，其特徵在於，所述第二組件為一裸晶組件。
42. 如權利要求41所述的核心模塊，其特徵在於，這些第二接合件為多個微凸塊。
43. 如權利要求22所述的電子系統，其特徵在於，進一步包括至少一周邊組件，所述電 路基板通過這些電路基板焊錫與所述至少一周邊組件接合。
44. 如權利要求43所述的電子系統，其特徵在於，所述至少一周邊組件是選自GPS模 塊、WIFI模塊、GSM模塊、觸控模塊音源影像模塊、顯示模塊、MEMS磁力計、FM模塊、USB host 控制器、GPI0接口、直流電源、開關、電池中的至少其中一個。
45. 如權利要求22所述的電子系統，其特徵在於，所述電路基板的層數小於四層。
46. 如權利要求22所述的電子系統，其特徵在於，所述電路基板中的導通孔是以機械 鑽孔形成。
【文檔編號】H01L25/065GK104124223SQ201310205713
【公開日】2014年10月29日 申請日期:2013年5月29日 優先權日:2013年4月23日
【發明者】楊之光, 張振義, 古永延, 薛淦浩 申請人:巨擘科技股份有限公司