一種用於實現零極點型高階濾波器的雙二階單元的製作方法
2023-09-20 03:04:00
專利名稱：一種用於實現零極點型高階濾波器的雙二階單元的製作方法
技術領域：
本發明涉及濾波器技術領域，特別涉及一種用於實現零極點型高階濾波器的雙二 階單元。
背景技術：
濾波器是電子設備的最基本元件之一，是一種應用非常廣泛的信號處理子模塊， 其功能是通過指定頻率的信號，抑制其餘頻率的信號。濾波器中的一個重要分支一模 擬濾波器，在無線通信系統、電子測量或自動控制系統等方面有著廣泛的應用前景， 特別是在射頻接收機中有著重要的應用。
射頻接收機中的模擬濾波器主要有如下作用(1)抑制帶外信號，避免帶外強幹 擾信號使射頻接收機中的模塊飽和，尤其是模數轉換器之前的抗混疊濾波器；(2)抑 制鏡像信號。這就要求射頻接收機中的基帶模擬濾波器不僅要具有高的線性度，而且 還要具有低功耗。目前，射頻接收機中的基帶模擬濾波器的經典電路實現主要有Gm-C (跨導一電容)濾波器、Active-RC濾波器和Active-Gm-RC濾波器。Gm-C濾波器由 Gm-C開環積分器組成，功耗低但線性度低；Active-RC濾波器和Active-Gm-RC濾波 器是閉環結構濾波器，它們的線性度高但功耗高。
在2006年12月發表的，由斯蒂芳諾等人撰寫的文章中(IEEE，Journal of Solid-State Circuits, PP.2713-2719)描述了一種基於源極跟隨器的全極點型的雙二階單元，該項 技術的出現打破了上述濾波器功耗和線性度對立的格局。該雙二階單元中的由源極跟 隨器組成的局部反饋是打破這種對立格局的主要因素。採用兩級基於源極跟隨器的全 極點型的雙二階單元級聯實現了全極點型的貝塞爾濾波器。
濾波器種類很多，分類方法也不同。按照功能分主要包括低通濾波器、帶通濾 波器、高通濾波器和帶阻濾波器等；按照設計方法分主要包括巴特沃斯濾波器、切 比雪夫I濾波器、切比雪夫II濾波器、橢圓濾波器和貝塞爾濾波器等；按照零極點結 合分主要包括全極點型(巴特沃斯、切比雪夫I、貝塞爾)濾波器和零極點型(切比 雪夫II、橢圓)濾波器等。但是，上述技術方案中提出的雙二階單元是全極點型的雙 二階單元，採用該雙二階單元設計的濾波器只能實現全極點型低通濾波器，而不能實 現零極點型低通濾波器。
發明內容
為了實現零極點型低通濾波器，本發明提供了一種用於實現零極點型高階濾波器 的雙二階單元。所述雙二階單元包括
差分輸入級，用於接收差分輸入信號；
內部源極跟隨器級，用於接收所述差分輸入級的輸出信號；
電流源，用於提供零極點型高階濾波器的支路電流；
級間差分電抗元件，用於確定零極點型高階濾波器的極點特性；
同相前饋電抗元件，用於確定零極點型高階濾波器的零點特性。
所述差分輸入級包括第一場效應電晶體和第二場效應電晶體；所述第一場效應晶 體管的漏極接到電源電壓上，所述第一場效應電晶體的柵極接第一輸入端，所述第一 場效應電晶體的襯底接地電壓或者與自身的源極相連；所述第二場效應電晶體的漏極 接到電源電壓，所述第二場效應電晶體的柵極接第二輸入端，所述第二場效應電晶體 的襯底接地電壓或者與自身的源極相連。
所述內部源極跟隨器級包括第三場效應電晶體和第四場效應電晶體；所述第三場 效應電晶體的漏極與所述第一場效應電晶體的源極相連，所述第三場效應電晶體的柵 極與所述第二場效應電晶體的源極相連，所述第三場效應電晶體的襯底接地電壓或者 與自身的源極相連；所述第四場效應電晶體的漏極與所述第二場效應電晶體的源極相 連，所述第四場效應電晶體的柵極與所述第一場效應電晶體的源極相連，所述第四場 效應電晶體的襯底接地電壓或者與自身的源極相連。
所述電流源包括第一電流源和第二電流源；所述第一電流源的輸入端與所述第三 場效應電晶體的源極相連，所述第一電流源的輸出端接地電壓；所述第二電流源的輸 入端與所述第四場效應電晶體的源極相連，所述第二電流源的輸出端接到地電壓。
所述級間差分電抗元件包括第一電抗元件和第二電抗元件；所述第一電抗元件的 一端與所述第一場效應電晶體的源極相連，所述第一電抗元件的另一端接到所述第二 場效應電晶體的源極；所述第二電抗元件的一端與所述第三場效應電晶體的源極相連， 所述第二電抗元件的另一端接到所述第四場效應電晶體的源極。
所述同相前饋電抗元件包括第三電抗元件和第四電抗元件；所述第三電抗元件的 一端接所述第一場效應電晶體的柵極，所述第三電抗元件的另一端接到所述第四場效 應電晶體的源極；所述第四電抗元件的一端接所述第二場效應電晶體的柵極，所述第 四電抗元件的另一端接到所述第三場效應電晶體的源極。
所述差分輸入級包括第一半導體三極體和第二半導體三極體；所述第一半導體三極體的集電極接到電源電壓，所述第一半導體三極體的基極接第一輸入端；所述第二 半導體三極體的集電極接到電源電壓上，所述第二半導體三極體的基極接第二輸入端。
所述內部源極跟隨器級包括第三半導體三極體和第四半導體三極體；所述第三半 導體三極體的集電極與所述第一半導體三極體的發射極相連，所述第三半導體三極體 的基極與所述第二半導體三極體的發射極相連；所述第四半導體三極體的集電極與所 述第二半導體三極體的發射極相連，所述第四半導體三極體的基極與所述第一半導體 三極體的發射極相連。
所述電流源包括第一電流源和第二電流源；所述第一電流源的輸入端與所述第三 半導體三極體的發射極相連，所述第一電流源的輸出端接到地電壓；所述第二電流源 的輸入端與所述第四半導體三極體的發射極相連，所述第二電流源的輸出端接到地電 壓。
所述級間差分電抗元件包括第一電抗元件和第二電抗元件；所述第一電抗元件的 一端與所述第一半導體三極體的發射極相連，所述第一電抗元件的另一端接到所述第 二半導體三極體的發射極；所述第二電抗元件的一端與所述第三半導體三極體的發射 極相連，所述第二電抗元件的另一端接到所述第四半導體三極體的發射極。
所述同相前饋電抗元件包括第三電抗元件和第四電抗元件；所述第三電抗元件的 一端接第一輸入端，所述第三電抗元件的另一端接到所述第四半導體三極體的發射極； 所述第四電抗元件的一端接第二輸入端，所述第四電抗元件的另一端接到所述第三半 導體三極體的發射極。
所述雙二階單元還包括電流沉；所述電流沉用於提供零極點型高階濾波器的支路 電流。 \
所述差分輸入級包括第一場效應電晶體和第二場效應電晶體；所述第一場效應晶 體管的漏極接到電源電壓上，所述第一場效應電晶體的柵極接第一輸入端，所述第一 場效應電晶體的襯底接地電壓；所述第二場效應電晶體的漏極接到電源電壓上，所述 第二場效應電晶體的柵極接第二輸入端，所述第二場效應電晶體的襯底接地電壓。
所述內部源極跟隨器級包括第三場效應電晶體和第四場效應電晶體；所述第三場 效應電晶體的漏極與所述第一場效應電晶體的源極相連，所述第三場效應電晶體的柵 極與所述第二場效應電晶體的源極相連，所述第三場效應電晶體的襯底與自身的源極 相連；所述第四場效應電晶體的漏極與所述第二場效應電晶體的源極相連，所述第四 場效應電晶體的柵極與所述第一場效應電晶體的源極相連，所述第四場效應電晶體的 襯底與自身的源極相連。所述電流源包括第一電流源和第二電流源；所述第一電流源的輸入端與所述第一 場效應電晶體的源極相連，所述第一電流源的輸出端接到地電壓；所述第二電流源的 輸入端與所述第二場效應電晶體的源極相連，所述第二電流源的輸出端接到地電壓。
所述電流沉包括第一電流沉和第二電流沉；所述第一電流沉的輸入端與電源電壓 相連，所述第一電流沉的輸出端接到所述第三場效應電晶體的源極；所述第二電流沉 的輸入端與電源電壓相連，所述第二電流沉的輸出端接到所述第四場效應電晶體的源 極。
所述級間差分電抗元件包括第一電抗元件和第二電抗元件；所述第一電抗元件 的一端與所述第三場效應電晶體的源極相連，所述第一電抗元件的另一端與所述第四 場效應電晶體的源極相連；所述第二電抗元件的一端與所述第一場效應電晶體的源極 相連，所述第二電抗元件的另一端與所述第二場效應電晶體的源極相連。
所述同相前饋電抗元件包括第三電抗元件和第四電抗元件；所述第三電抗元件的 一端接所述第一輸入端，所述第三電抗元件的另一端接到所述第四場效應電晶體的源 極；所述第四電抗元件的一端接所述第二輸入端，所述第四電抗元件的另一端接到所 述第三場效應電晶體的源極。
所述級間差分電抗元件和同相前饋電抗元件都為電容；所述同相前饋電抗元件的 電容值都相等。
有益效果本發明在傳統的實現全極點型濾波器的雙二階單元基礎上，提出了用 於實現零極點型高階濾波器的雙二階單元，進而完善採用級聯法設計高階不同類型濾 波器所需要的雙二階單元，使得該雙二階單元在要求低功耗高線性度的射頻基帶模擬 濾波器中具有一定的實用價值。
圖1是本發明實施例1提供的雙二階單元的電路結構示意圖； 圖2是本發明實施例2提供的雙二階單元的電路結構示意圖； 圖3是本發明實施例3提供的雙二階單元的電路結構示意圖4是本發明實施例4提供的雙二階單元的電路結構示意圖5是本發明實施例雙二階單元實現切比雪夫n型濾波器的幅頻曲線Q4.56; 圖6是本發明實施例雙二階單元實現切比雪夫II型濾波器的幅頻曲線0=0.56; 圖7是本發明實施例雙二階單元實現橢圓型濾波器的幅頻曲線Q-3.16。
具體實施例方式
為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方 式作進一步地詳細描述。 實施例1
參見圖1 ，本實施例提供的用於實現零極點型高階濾波器的雙二階單元採用CMOS 雙阱工藝實現(CMOS雙阱工藝一PMOS置於N阱中)，即雙二階單元中所有NMOS 電晶體的襯底都接到地電壓GND。該雙二階單元100包括 差分輸入級，用於接收差分輸入信號； 內部源極跟隨器級，用於接收差分輸入級的輸出信號； 電流源，用於提供零極點型高階濾波器的支路電流； 級間差分電抗元件，用於確定零極點型高階濾波器的極點特性； 同相前饋電抗元件，用於確定零極點型高階濾波器的零點特性。 其中，差分輸入級包括NMOS電晶體130和NMOS電晶體132。 NMOS電晶體 130(Mm)的漏極接到電源電壓VDD上，NMOS電晶體130的柵極接輸入端102(Vip)， NMOS電晶體130的襯底接地電壓GND; NMOS電晶體132 (Mn2)的漏極接到電源 電壓VDD上，NMOS電晶體132的柵極接輸入端104 (Vin)， NMOS電晶體132的 襯底接地電壓GND。
其中，內部源極跟隨器級包括NMOS電晶體134和NMOS電晶體136。 NMOS 電晶體134 (Mn3)的漏極與NMOS電晶體130的源極相連，NMOS電晶體134的柵 極與NMOS電晶體132的源極相連，NMOS電晶體134的襯底接地電壓GND; NMOS 電晶體136 (Mm)的漏極與NMOS電晶體132的源極相連，NMOS電晶體136的柵 極與NMOS電晶體130的源極相連，NMOS電晶體136的襯底接地電壓GND。
其中，電流源包括電流源114和電流源116。電流源114 (Ib)的輸入端與NMOS 電晶體134的源極相連，即輸出端106(Vop)，電流源114的輸出端接地電壓GND;電 流源116 (Ib)的輸入端與NMOS電晶體136的源極相連，即輸出端108(Von)，電流 源116的輸出端接到地電壓GND。
其中，級間差分電抗元件包括電抗元件120和電抗元件118。電抗元件120的 一端與NMOS電晶體130的源極相連，電抗元件120的另一端接到NMOS電晶體132 的源極；電抗元件118的一端與NMOS電晶體134的源極相連，電抗元件118的另一 端接到輸出端108(Von)。
其中，同相前饋電抗元件包括電抗元件124和電抗元件122。電抗元件124的一端接輸入端102 (Vip)，電抗元件124的另一端接到輸出端108(Von);電抗元件122 的一端接輸入端104 (Vin)，電抗元件122的另一端接到輸出端106(Vop)。
在實際應用中，級間差分電抗元件和同相前饋電抗元件都是電容。級間差分電抗 元件120的電容值為d/2，級間差分電抗元件118的電容值為CV2;同相前饋電抗元 件124的電容值為C3，同相前饋電抗元件122的電容值為C4，並且C3^C4。
本實施例中，同相前饋電抗元件用於確定零極點型高階濾波器傳輸函數中的複數 共軛零點，內部源極跟隨器級形成正反饋綜合濾波器傳輸函數中的兩個複數極點。本 實施例中只考慮影響濾波器傳輸特性的主要因素，忽略輸出跨導、電晶體的寄生電容 等，並且假設跨導gml=gm2=gm3=gm4=gm， C3=C4，則可以得到濾波器的傳輸函數
formula see original document page 11
通過上述傳輸函數，可以得到濾波器特性參數極點特徵頻率W。、零點特徵頻率 %，品質因數Q和直流增益K。具體為formula see original document page 11
本實施例提供的雙二階單元實現的零極點型高階濾波器，打破了濾波器功耗和線 性度對立的格局。本實施例雙二階單元中的同相前饋電抗元件，不會改變基於內部源 極跟隨器級的二階濾波器的高線性度的特點。在Gm-C濾波器中線性度低的主要原因 是在其內部存在電壓^電流轉換，由於電晶體本身的非線性使得電壓一電流轉換成為 高線性度Gm-C濾波器設計的主要限制因素；本實施例基於內部源極跟隨器級的雙二 階單元從輸入到輸出都是在電壓域處理信號，不受電壓一電流非線性轉換的限制，因
此本實施例提供的雙二階單元具有低功耗和高線性度的特點。
另外，本實施還可以採用PMOS電晶體來實現雙二階單元，其實現方式與本實施 例完全相同，這裡不再贅述。
實施例2
參見圖2，本實施例提供的用於實現零極點型高階濾波器的雙二階單元採用CMOS 三阱工藝實現(CMOS三阱工藝一PMOS置於N阱中，NMOS置於P阱中)，即雙二 階單元中所有NMOS管的襯底都接到自身的源極。該雙二階單元200包括差分輸入級，用於接收差分輸入信號；
內部源極跟隨器級，用於接收差分輸入級的輸出信號；
電流源，用於提供零極點型高階濾波器的支路電流；
級間差分電抗元件，用於確定零極點型高階濾波器的極點特性；
同相前饋電抗元件，用於確定零極點型高階濾波器的零點特性。
其中，差分輸入級包括NMOS電晶體230和NMOS電晶體232。 NMOS電晶體 230(Mn!)的漏極接到電源電壓VDD上，NMOS電晶體230的柵極接輸入端202(Vip)， NMOS電晶體230的襯底與自身的源極相連接；NMOS電晶體232 (Mn2)的漏極接 到電源電壓VDD上，NMOS電晶體232的柵極接輸入端204 (Vin)， NMOS電晶體 232的襯底與自身的源極相連接。
其中，內部源極跟隨器級包括NMOS電晶體234和NMOS電晶體236。 NMOS 晶體234 (Mn3)的漏極與NMOS電晶體230的源極相連接，NMOS晶體234的柵極 與NMOS電晶體232的源極相連接，NMOS晶體234的襯底與自身的源極相連接，即 輸出端206(Vop); NMOS電晶體236 (Mn4)的漏極與NMOS電晶體232的源極相連 接，NMOS電晶體236的柵極與NMOS電晶體230的源極相連接，NMOS電晶體236 的襯底與自身的源極相連接，即輸出端208(Von)。
其中，電流源包括電流源214和電流源216。電流源214 (Ib)的輸入端與輸出 端206(Vop)相連接，電流源214的輸出端接到地電壓GND;電流源216 (Ib)的輸入 端與輸出端208(Von)相連接，電流源216的輸出端接到地電壓GND。
其中，級間差分電抗元件包括電抗元件220和電抗元件218。電抗元件220的 一端與NMOS電晶體230的源極相連接，電抗元件220的另一端與NMOS電晶體232 的源極相連接；電抗元件218的一端與輸出端206(Vop)相連接，電抗元件218的另一 端與輸出端208(Von)相連接；
其中，同相前饋電抗元件包括電抗元件224和電抗元件222。電抗元件224的 一端接輸入端202 (Vip)，電抗元件224的另一端接到輸出端208(Von);電抗元件222 的一端接到輸入端204 (Vin)，電抗元件222的另一端接到輸出端206(Vop);
在實際應用中，級間差分電抗元件和同相前饋電抗元件都是電容。級間差分電抗 元件220的電容值為d/2，級間差分電抗元件218的電容值為C2/2;同相前饋電抗元 件224的電容值為C3，同相前饋電抗元件222的電容值為C4，並且C3二Q。
另外，本實施還可以採用PMOS電晶體來實現雙二階單元，其實現方式與本實施 例完全相同，這裡不再贅述。實施例3
參見圖3，本實施例提供的用於實現零極點型高階濾波器的雙二階單元採用雙極 性工藝實現。該雙二階單元300包括
差分輸入級，用於接收差分輸入信號； 內部源極跟隨器級，用於接收差分輸入級的輸出信號； 電流源，用於提供零極點型高階濾波器的支路電流； 級間差分電抗元件，用於確定零極點型高階濾波器的極點特性； 同相前饋電抗元件，用於確定零極點型高階濾波器的零點特性。 其中，差分輸入級包括NPN型三極體330 (Q!)和NPN型三極體332 (Q2)。 NPN型三極體330的集電極接到電源電壓VDD上，NPN型三極體330的基極接輸入 端302 (Vip); NPN型三極體332的集電極接到電源電壓VDD上，NPN型三極體332 的基極接輸入端304 (Vin)。
其中，內部源極跟隨器級包括:NPN型三極體334(Q3)和NPN型三極體336(Q4)。 NPN型三極體334的集電極與NPN型三極體330的發射極相連，NPN型三極體334 的基極與NPN型三極體332的發射極相連；NPN型三極體336的集電極與NPN型三 極管332的發射極相連，NPN型三極體336的基極與NPN型三極體330的發射極相 連。
其中，電流源包括電流源314 (Ib)和電流源316 (Ib)。電流源314的輸入端與 NPN型三極體334的發射極相連，即輸出端306(Vop)，電流源314的輸出端接到地電 壓GND;電流源316的輸入端與NPN型三極體336的發射極相連，即輸出端308(Von)， 電流源316的輸出端接到地電壓GND。
其中，級間差分電抗元件包括電抗元件320和電抗元件318。電抗元件320的 一端與NPN型三極體330的發射極相連，電抗元件320的另一端接到NPN型三極體 332的發射極；電抗元件318的一端與NPN型三極體334的發射極相連，電抗元件318 的另一端接到輸出端308(Von)。
其中，同相前饋電抗元件包括電抗元件324和電抗元件322。電抗元件324的 一端接輸入端302 (Vip),電抗元件324的另一端接到輸出端308(Von);電抗元件322 的一端接輸入端304 (Vin)，電抗元件322的另一端接到輸出端306(Vop)。
在實際應用中，級間差分電抗元件和同相前饋電抗元件都是電容。級間差分電抗 元件320的電容值為d/2，級間差分電抗元件318的電容值為C2/2。同相前饋電抗元
件324的電容值為C3，同相前饋電抗元件322的電容值為C4，並且<:3=(:4。另外，本實施還可以採用PNP型三極體來實現雙二階單元，其實現方式與本實施 例完全相同，這裡不再贅述。 實施例4
參見圖4，本實施例提供的用於實現零極點型高階濾波器的雙二階單元採用CMOS 雙阱工藝實現摺疊結構雙二階單元。該雙二階單元400包括
差分輸入級，用於接收差分輸入信號；
內部源極跟隨器級，用於接收差分輸入級的輸出信號；
電流源，用於提供零極點型高階濾波器的支路電流；
電流沉，用於提供零極點型高階濾波器的支路電流；
級間差分電抗元件，用於確定零極點型高階濾波器的極點特性；
同相前饋電抗元件，用於確定零極點型高階濾波器的零點特性。
其中，差分輸入級包括NMOS電晶體430 (Mn3)和NMOS電晶體432 (Mm)。 NMOS電晶體430的漏極接到電源電壓VDD上，NMOS電晶體430的柵極接輸入端 402 (Vip)， NMOS電晶體430的襯底接地電壓GND; NMOS電晶體432的漏極接到 電源電壓VDD上，NMOS電晶體432的柵極接輸入端404 (Vin)， NMOS電晶體432 的襯底接地電壓GND。
其中，內部源極跟隨器級包括PMOS電晶體434 (MPl)和PMOS電晶體436 (Mp2)。 PMOS電晶體434的漏極與NMOS電晶體430的源極相連，PMOS電晶體 434的柵極與NMOS電晶體432的源極相連，PMOS電晶體434的襯底與自身的源極 相連，即輸出端406 (Vop); PMOS電晶體436的漏極與NMOS電晶體432的源極相 連，PMOS電晶體436的柵極與NMOS電晶體430的源極相連，PMOS電晶體436的 襯底與自身的源極相連，即輸出端408 (Von)。
其中，電流源包括電流源414 (2Ib)和電流源416 (2Ib)。電流源414的輸入端 與NMOS電晶體430的源極相連，電流源414的輸出端接到地電壓GND;電流源416 的輸入端與NMOS電晶體432的源極相連，電流源416的輸出端接到地電壓GND。
其中，電流沉包括電流沉440 (Ib)和電流沉442 (Ib)。電流沉440的輸入端與 電源電壓VDD相連，電流沉440的輸出端接到輸出端406 (Vop);電流沉442的輸入 端與電源電壓VDD相連，電流沉442的輸出端接到輸出端408 (Von)。
其中，級間差分電抗元件包括電抗元件420和電抗元件418。電抗元件420的 一端與輸出端406 (Vop)相連，電抗元件420的另一端與輸出端408 (Von)相連； 電抗元件418的一端與NMOS電晶體430的源極相連，電抗元件418的另一端與NMOS電晶體432的源極相連。
其中，同相前饋電抗元件包括電抗元件424和電抗元件422。電抗元件424的 一端接輸入端402 (Vip)，電抗元件424的另一端接到輸出端408(Von);電抗元件422 的一端接輸入端404 (Vin)，電抗元件422的另一端接到輸出端406(Vop)。
在實際應用中，級間差分電抗元件和同相前饋電抗元件都是電容。級間差分電抗 元件420的電容值為C2/2，級間差分電抗元件418的電容值為CV2;同相前饋電抗元 件424的電容值為C3，同相前饋電抗元件422的電容值為C4，並且。3=(:4。
上述4個實施例採用了不同型號的電晶體或三極體實現了零極點型高階濾波器的 雙二階單元。在實際應用中，通常採用的是CMOS雙阱工藝。由於NMOS電晶體的 襯底偏置效應，使得實施例1的用全NMOS電晶體實現的雙二階單元存在增益損失， 而若採用全PMOS電晶體實現的雙二階單元，由於PMOS電晶體的襯底和自身源極相 連就不存在襯底偏置效應，也就不存在增益損失，因此採用PMOS電晶體與自身源極 相連方式形成的雙二階單元有更好的效果。
採用SMIC (中芯國際集成電路製造有限公司)的CMOS 0.18pm混合信號工藝 (雙阱工藝)仿真實施例1實現的雙二階單元。圖5是用實施例1提供的雙二階單元 實現二階切比雪夫II型濾波器的傳輸函數曲線圖。該曲線圖的垂直坐標軸和水平坐標 軸分別表示以分貝(犯)為單位的幅度特性和相應的頻率(Hz)。從該曲線可以看出 (1)該濾波器不但實現了高品質因數(Q=1.56)的複數極點，而且在帶外還實現了 複數共軛零點，使得雙二階單元濾波器在帶外55MHz處衰減50dB; (2)全NM0S晶 體管實現的雙二階單元，由於NMOS電晶體的襯底偏置效應，使得濾波器傳輸特性的 增益損失3.7dB。實際電路仿真結果與MATLAB建模的濾波特性相吻合(增益相差 3.7dB)。
採用SMIC的CMOS0.18pm混合信號工藝(雙阱工藝)仿真全PMOS電晶體的 雙二階單元。圖6是用全PMOS電晶體的雙二階單元實現二階切比雪夫II型濾波器的 傳輸函數曲線圖。該曲線圖的垂直坐標軸和水平坐標軸分別表示以分貝(dB)為單位 的幅度特性和相應的頻率(Hz)。從該曲線圖可以看出(1)該濾波器不但實現了低 品質因數(Q=0.56)的複數極點，而且還在帶外實現了複數共軛零點，使得雙二階單 元濾波器在帶外22MHz處衰減35dB; (2)全PMOS電晶體實現的雙二階單元由於 PMOS電晶體的襯底偏置效應可以消除，因此該濾波器傳輸特性的增益損失很小，只 有0.3dB。實際電路仿真結果與MATLAB建模的濾波特性相吻合。
採用HJTC (和艦科技有限公司)的CMOS 0.18pm混合信號三阱工藝(NMOS電晶體可以單獨放在P阱中)仿真實施例1實現的雙二階單元。圖7是用實施例1提 供的雙二階單元實現二階橢圓型濾波器的傳輸函數曲線圖。該曲線圖的垂直坐標軸和 水平坐標軸分別表示以分貝(dB)為單位的幅度特性和相應的頻率(Hz)。從該曲線 可以看出(1)不但實現高Q值(Q=3.16)的複數極點，而且在帶外實現了複數共 軛零點，使得雙二階單元濾波器在帶外51MHz處衰減48dB。 (2)圖1中實現的雙二
J價單元由於NMOS管可以單獨放在P阱中消除了襯底偏置效應，因此，濾波器傳輸特 性的增益損失很小。實際電路仿真結果與MATLAB建模的濾波特性相吻合。
本發明實施例在傳統的實現全極點型濾波器的雙二階單元基礎上，提出了用於實 現零極點型高階濾波器的雙二階單元，進而完善採用級聯法設計高階不同類型濾波器 所需要的雙二階單元。本發明實施例提供的雙二階單元採用理想單位增益的單支路全 差分的複合源極跟隨器，採用內部源極跟隨器級形成正反饋綜合濾波器傳輸函數中的 兩個複數極點，採用同相前饋電抗元件綜合切比雪夫II或橢圓濾波器所要求的複數共
.軛零點，使得該雙二階單元在要求低功耗高線性度的射頻基帶模擬濾波器中具有一定 的實用價值。
以上所述僅為本發明的較佳實施例，並不用以限制本發明，凡在本發明的精神和 原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1. 一種用於實現零極點型高階濾波器的雙二階單元，其特徵在於，所述雙二階單元包括差分輸入級，用於接收差分輸入信號；內部源極跟隨器級，用於接收所述差分輸入級的輸出信號；電流源，用於提供零極點型高階濾波器的支路電流；級間差分電抗元件，用於確定零極點型高階濾波器的極點特性；同相前饋電抗元件，用於確定零極點型高階濾波器的零點特性。
2. 如權利要求1所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在於， 所述差分輸入級包括第一場效應電晶體和第二場效應電晶體；所述第一場效應電晶體 的漏極接到電源電壓上，所述第一場效應電晶體的柵極接第一輸入端，所述第一場效 應電晶體的襯底接地電壓或者與自身的源極相連；所述第二場效應電晶體的漏極接到 電源電壓，所述第二場效應電晶體的柵極接第二輸入端，所述第二場效應電晶體的襯 底接地電壓或者與自身的源極相連。
3. 如權利要求2所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在於， 所述內部源極跟隨器級包括第三場效應電晶體和第四場效應電晶體；所述第三場效應 電晶體的漏極與所述第一場效應電晶體的源極相連，所述第三場效應電晶體的柵極與 所述第二場效應電晶體的源極相連，所述第三場效應電晶體的襯底接地電壓或者與自 身的源極相連；所述第四場效應電晶體的漏極與所述第二場效應電晶體的源極相連， 所述第四場效應電晶體的柵極與所述第一場效應電晶體的源極相連，所述第四場效應 電晶體的襯底接地電壓或者與自身的源極相連。
4. 如權利要求3所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在於， 所述電流源包括第一電流源和第二電流源；所述第一電流源的輸入端與所述第三場效 應電晶體的源極相連，所述第一電流源的輸出端接地電壓；所述第二電流源的輸入端 與所述第四場效應電晶體的源極相連，所述第二電流源的輸出端接到地電壓。
5. 如權利要求4所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在於， 所述級間差分電抗元件包括第一電抗元件和第二電抗元件；所述第一電抗元件的一端 與所述第一場效應電晶體的源極相連，所述第一電抗元件的另一端接到所述第二場效 應電晶體的源極；所述第二電抗元件的一端與所述第三場效應電晶體的源極相連，所 述第二電抗元件的另一端接到所述第四場效應電晶體的源極。
6. 如權利要求5所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在於， 所述同相前饋電抗元件包括第三電抗元件和第四電抗元件；所述第三電抗元件的一端 接所述第一場效應電晶體的柵極，所述第三電抗元件的另一端接到所述第四場效應晶 體管的源極；所述第四電抗元件的一端接所述第二場效應電晶體的柵極，所述第四電 抗元件的另一端接到所述第三場效應電晶體的源極。
7. 如權利要求1所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在於， 所述差分輸入級包括第一半導體三極體和第二半導體三極體；所述第一半導體三極體 的集電極接到電源電壓，所述第一半導體三極體的基極接第一輸入端；所述第二半導 體三極體的集電極接到電源電壓上，所述第二半導體三極體的基極接第二輸入端。
8. 如權利要求7所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在於， 所述內部源極跟隨器級包括第三半導體三極體和第四半導體三極體；所述第三半導體 三極體的集電極與所述第一半導體三極體的發射極相連，所述第三半導體三極體的基 極與所述第二半導體三極體的發射極相連；所述第四半導體三極體的集電極與所述第 二半導體三極體的發射極相連，所述第四半導體三極體的基極與所述第一半導體三極 管的發射極相連。..
9. 如權利要求8所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在於， 所述電流源包括第一電流源和第二電流源；所述第一電流源的輸入端與所述第三半導 體三極體的發射極相連，所述第一電流源的輸出端接到地電壓；所述第二電流源的輸 入端與所述第四半導體三極體的發射極相連，所述第二電流源的輸出端接到地電壓。
10. 如權利要求9所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述級間差分電抗元件包括第一電抗元件和第二電抗元件；所述第一電抗元件的 一端與所述第一半導體三極體的發射極相連，所述第一電抗元件的另一端接到所述第 二半導體三極體的發射極；所述第二電抗元件的一端與所述第三半導體三極體的發射 極相連，所述第二電抗元件的另一端接到所述第四半導體三極體的發射極。
11. 如權利要求10所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述同相前饋電抗元件包括第三電抗元件和第四電抗元件；所述第三電抗元件的 一端接第一輸入端，所述第三電抗元件的另一端接到所述第四半導體三極體的發射極; 所述第四電抗元件的一端接第二輸入端，所述第四電抗元件的另一端接到所述第三半 導體三極體的發射極。
12. 如權利要求1所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述雙二階單元還包括電流沉；所述電流沉用於提供零極點型高階濾波器的支路電流。
13. 如權利要求12所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述差分輸入級包括第一場效應電晶體和第二場效應電晶體；所述第一場效應晶 體管的漏極接到電源電壓上，所述第一場效應電晶體的柵極接第一輸入端，所述第一 場效應電晶體的襯底接地電壓；所述第二場效應電晶體的漏極接到電源電壓上，所述 第二場效應電晶體的柵極接第二輸入端，所述第二場效應電晶體的襯底接地電壓。
14. 如權利要求13所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述內部源極跟隨器級包括第三場效應電晶體和第四場效應電晶體；所述第三場 效應電晶體的漏極與所述第一場效應電晶體的源極相連，所述第三場效應電晶體的柵 極與所述第二場效應電晶體的源極相連，所述第三場效應電晶體的襯底與自身的源極 相連；所述第四場效應電晶體的漏極與所述第二場效應電晶體的源極相連，所述第四 場效應電晶體的柵極與所述第一場效應電晶體的源極相連，所述第四場效應電晶體的 襯底與自身的源極相連。
15. 如權利要求14所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述電流源包括第一電流源和第二電流源；所述第一電流源的輸入端與所述第一 場效應電晶體的源極相連，所述第一電流源的輸出端接到地電壓；所述第二電流源的 輸入端與所述第二場效應電晶體的源極相連，所述第二電流源的輸出端接到地電壓。
16. 如權利要求15所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述電流沉包括第一電流沉和第二電流沉；所述第一電流沉的輸入端與電源電壓 相連，所述第一電流沉的輸出端接到所述第三場效應電晶體的源極；所述第二電流沉 的輸入端與電源電壓相連，所述第二電流沉的輸出端接到所述第四場效應電晶體的源 極。
17. 如權利要求16所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述級間差分電抗元件包括第一電抗元件和第二電抗元件；所述第一電抗元件 的一端與所述第三場效應電晶體的源極相連，所述第一電抗元件的另一端與所述第四 場效應電晶體的源極相連；所述第二電抗元件的一端與所述第一場效應電晶體的源極 相連，所述第二電抗元件的另一端與所述第二場效應電晶體的源極相連。
18. 如權利要求17所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述同相前饋電抗元件包括第三電抗元件和第四電抗元件；所述第三電抗元件的 一端接所述第一輸入端，所述第三電抗元件的另一端接到所述第四場效應電晶體的源 極；所述第四電抗元件的一端接所述第二輸入端，所述第四電抗元件的另一端接到所述第三場效應電晶體的源極。
19.如權利要求1所述的用於實現零極點型高階濾波器的雙二階單元，其特徵在 於，所述級間差分電抗元件和同相前饋電抗元件都為電容；所述同相前饋電抗元件的 電容值都相等。
全文摘要
本發明公開了一種用於實現零極點型高階濾波器的雙二階單元，屬於濾波器技術領域。所述雙二階單元包括差分輸入級，用於接收差分輸入信號；內部源極跟隨器級，用於接收差分輸入級的輸出信號；電流源，用於提供零極點型高階濾波器的支路電流；級間差分電抗元件，用於確定零極點型高階濾波器的極點特性；同相前饋電抗元件，用於確定零極點型高階濾波器的零點特性。本發明提出了用於實現零極點型高階濾波器的雙二階單元，進而完善採用級聯法設計高階不同類型濾波器所需要的雙二階單元，使得該雙二階單元在要求低功耗高線性度的射頻基帶模擬濾波器中具有一定的實用價值。
文檔編號H03H11/04GK101425791SQ200810227119
公開日2009年5月6日 申請日期2008年11月21日 優先權日2008年11月21日
發明者周玉梅, 勇 陳 申請人:中國科學院微電子研究所