訊號驅動系統及其移位寄存單元的製作方法

2023-11-04 05:50:52

專利名稱：訊號驅動系統及其移位寄存單元的製作方法
技術領域：
本發明涉及一種訊號驅動系統及其移位寄存單元，特別是涉及一種具有多級移位寄存單元的訊號驅動系統，其中每一級移位寄存單元的運作不受其它級移位寄存單元的柵極脈衝訊號影響。
背景技術：
如圖1所示的一種現有液晶顯示器10，包含一組驅動電路(DrivingCircuit)電連接至一液晶顯示面板12，藉以控制該液晶顯示面板12上多個像素(Pixel)單元20的訊號輸出，其中每三個紅、綠、藍(RGB)像素單元20構成一像素，並使該等像素呈陣列排列。該驅動電路進一步包括一柵極驅動器(Gate Driver)14依序電連接數條橫向掃描線(或稱柵極線)以分別輸出柵極脈衝訊號(Gate Pulse Signal)至每一對應的像素單元20，以及一源極驅動器(Source Driver)16依序電連接數條縱向數據線(或稱源極線)以分別傳送數據訊號(Data Signal)至每一對應的像素單元20，其中在每一條橫向掃描線與每一條縱向數據線交會之處分別連接一對應像素單元20的開關元件(如電晶體22的柵極與源極)的兩端。當該柵極驅動器14輸出一柵極脈衝訊號以使每一列像素單元20的電晶體22依序開啟時，該源極驅動器16同時輸出對應的數據訊號以對該列的像素單元20中的電容充電至所需的電壓電平，藉以顯示不同的灰階。
在目前TFT-LCD的設計技術中，已經開發出一種整合驅動電路(GateDriver Integrated Circuit)的設計，其主要功能是將原本設計於柵極驅動IC內的移位寄存器(Shift Register)改在玻璃基板上實現，以降低柵極驅動IC的成本。目前以低溫多晶矽(Low Temperature Poly-Silicon，LTPS)工藝技術所製作的面板多採用該類整合驅動電路，這是因為低溫多晶矽(LTPS)工藝大多採用多晶矽，其電晶體載流子遷移率(Mobility)較非晶矽工藝高出兩百倍以上。既使如此，為了降低面板的製作成本，載流子遷移率(Mobility)極低的非晶矽工藝也已逐漸將電路設計製作於玻璃上。
如圖2所示，即顯示一種現有整合驅動電路，其是由多級的移位寄存器(Shift Register Stages 1～N)串聯而成，其中每一級移位寄存器(如Stage 1)31依據一時鐘產生器38產生的第一或第二時鐘訊號C1、C2、以及輸入端(IN)接收到的一輸入訊號32(如圖為一初始掃描脈衝VST)輸出，以使其輸出端(OUT)輸出一柵極脈衝訊號33；同時，提供該柵極脈衝訊號33作為其下一級的移位寄存器(如Stage 2)31的一輸入訊號32，且該級的移位寄存器31的控制訊號34是由其下一級移位寄存器31輸出的柵極脈衝訊號33來提供。但是，由於每一級移位寄存器(如Stage 2)31的輸入訊號32是直接由上一級移位寄存器(如Stage 1)31輸出的柵極脈衝訊號33所提供，因此當該上一級移位寄存器(如Stage 1)31有嚴重的RC負載產生時，會導致給該級移位寄存器(如Stage 2)31的輸入訊號在時序上的延遲，且接下來其他各級移位寄存器(Stage 3～N)31輸出的柵極脈衝訊號也因此而延遲。
為解決此輸入訊號延遲的問題，請參閱圖3所示，美國專利公告第6,845,140號改用外加於每兩級移位寄存器(如SR1及SR2)之間的一進位緩衝器(Carry Buffer，CB)的電晶體(TR1)產生一進位訊號(Carry Signal)，以取代傳統直接由每一級移位寄存器輸出的柵極脈衝訊號作為下一級移位寄存器的輸入訊號。然而，因為其每一級移位寄存器的控制訊號仍是由下一級移位寄存器輸出的柵極脈衝訊號來提供。倘若液晶面板中的柵極線(Gate Line)與數據線(Data Line)因為某些缺陷而短路在一起時，則會導致該級移位寄存器電路無法正常工作。
類似的設計亦為另三件美國專利公告第5,410,583、5,434,899及5,517,542號所分別揭示，正如圖4所示的移位寄存器(n)所需的控制訊號皆是由下兩級的移位寄存器(n+2)的柵極線輸出訊號(OUTn+2)提供，因此其同樣存在所述若液晶面板中的柵極線與數據線因為某些缺陷而短路在一起時，則會而導致該級(n)及接下來其他幾級移位寄存器電路無法正常工作的問題。
因是，對液晶面板設計而言，如何解決所述現有驅動電路中每一級移位寄存器以其他鄰近寄存器的輸出訊號作為控制訊號而易受牽連導致電路失效的問題，將是一極為重要的課題。

發明內容
為解決上述現有技術的問題，本發明的主要目的在於提供一種訊號驅動系統，其每一級移位寄存單元皆能避免受制於其他各級移位寄存單元輸出的柵極脈衝訊號的影響，故能維持其電路的正常獨立運作。
依據本發明的上述目的，本發明提供一種訊號驅動系統，用於產生液晶顯示器(LCD)的柵極訊號，其包含多級串聯的移位寄存單元，其中每一移位寄存單元包含一移位寄存器電路及一進位緩衝單元。該移位寄存器電路進一步包括一輸入端、一輸出端、一第一上拉開關單元、一第一下拉開關單元、一第二下拉開關單元及一驅動單元。當該第一上拉開關單元受到該驅動單元的訊號觸發而開啟時，基於一第一時鐘訊號或一第二時鐘訊號，在該輸出端輸出一柵極脈衝訊號至面板。該驅動單元依據一輸入脈衝訊號(如一初始的掃描訊號或來自上一級移位寄存單元產生的輸入訊號)、第一時鐘訊號或第二時鐘訊號，產生一驅動脈衝訊號且該訊號經過一節點，以驅動第一上拉開關單元的開啟或關閉，以及該進位緩衝單元的開啟或關閉。當該第一下拉開關單元受到該第一時鐘訊號或第二時鐘訊號的觸發而開啟導通時，連接該輸出端至一低階電壓源，以將該輸出端的電壓電平下拉至一低電位。當該第二下拉開關單元接收到一來自下一級移位寄存單元的控制脈衝訊號而開啟時，連接該低階電壓源至所述節點，以使該節點的電壓電平下拉至一低電位。當該進位緩衝單元受到該驅動單元的驅發脈衝訊號的觸發，基於第一時鐘訊號或第二時鐘訊號，產生一控制脈衝訊號至該上一級移位寄存單元的第二下拉開關單元，以控制其開啟或關閉。因此，每一移位寄存單元僅依該第一時鐘訊號或第二時鐘訊號，以及其下一級移位寄存單元的進位緩衝單元的輸出訊號脈衝的控制，即可穩定的依照周期延遲輸出各級移位寄存單元的柵極脈衝訊號。
本發明進一步提供一種移位寄存單元，用於接收一輸入訊號脈衝、一第一時鐘訊號及一第二時鐘訊號，以及經由一輸出端輸出一柵極脈衝訊號。該移位寄存單元包含一第一上拉開關單元、一第一下拉開關單元、一第二下拉開關單元、一進位緩衝單元以及一驅動單元。當該第一上拉開關單元受到該驅動單元的驅動脈衝訊號觸發而開啟時，基於該第一時鐘訊號或一第二時鐘訊號，於該輸出端輸出該柵極脈衝訊號至面板。該驅動單元依據該輸入脈衝訊號(如來自於一初始脈衝訊號或自上一級移位寄存單元的進位緩衝單元)、第一時鐘訊號或第二時鐘訊號，產生一驅動脈衝訊號且該訊號經過一節點，以控制第一上拉開關單元的開啟或關閉，以及該進位緩衝單元的開啟或關閉。當該第一下拉開關單元受到該驅動單元內的一訊號觸發而開啟時，連接該輸出端至一低階電壓源，以將該輸出端的電壓電平下拉至一低電位。當該第二下拉開關單元受到一來自下一級移位寄存單元的控制脈衝訊號而開啟時，連接該低階電壓源至所述節點，使該節點的電壓電平下拉至一低電位。該進位緩衝單元具有一進位開關單元，其受到該驅動單元的驅動脈衝訊號觸發時，基於第一時鐘訊號或第二時鐘訊號，產生一控制脈衝訊號，以控制至上一級移位寄存單元的第二下拉開關單元的開啟或關閉。藉此，每一移位寄存單元是依據該第一時鐘訊號或第二時鐘訊號，以及下一級移位寄存單元的進位緩衝單元的輸出訊號脈衝的控制，輸出該級移位寄存單元的柵極脈衝訊號。


圖1是現有技術的液晶顯示器的功能方塊圖。
圖2是現有的整合電路的電路方塊圖。
圖3是美國專利公告第6,845,140號的移位寄存器的方塊圖。
圖4是美國專利公告第5,517,542號的移位寄存器的方塊圖。
圖5是本發明的移位寄存器的功能方塊圖。
圖6是圖5的寄存單元的電路圖。
圖7是圖6位於各節點的訊號時序圖。
圖8A至圖8C，是現有技術中以下一級寄存器的輸出作為此級寄存器的控制訊號的電路模擬結果，其分別針對節點OUT(n+1)在正常操作、固定在Vgh與Vgl時所做的模擬分析圖。
圖9A至圖9C，本發明的電路模擬結果，其分別針對節點OUT(n+1)在正常操作、固定在Vgh與Vgl時所做的模擬分析圖。
附圖符號說明10 液晶顯示器 12 液晶顯示面板14 柵極驅動器 16 源極驅動器20 像素單元 22 電晶體30 移位寄存器 31 移位寄存單元32 輸入訊號 33 輸出訊號
34 控制訊號 38 時鐘產生器50 移位寄存器OUT(n) 輸出端56 時鐘產生器6 進位緩衝單元M1 第一驅動開關單元 M2 第一上拉開關單元M3 進位開關單元 M5 第一下拉開關單元M6 第二驅動開關單元 M7 第三驅動開關單元M8 第四驅動開關單元 M9 第五驅動開關單元M10 第二下拉開關單元 SRU1-SRUn+1移位寄存單元CK 第一時鐘訊號 DRUn-DRUn+1驅動單元XCK 第二時鐘訊號 SRC1-SRCn移位寄存器電路VST 掃描脈衝訊號 N1 節點具體實施方式
請參閱圖5，其為一種依據本發明較佳實施例的訊號驅動系統50的功能方塊圖。該訊號驅動系統50包含多級串聯的移位寄存單元SRU1-SRUn，其中每一級移位寄存單元SRU1～n包含一移位寄存電路SRC1～n及一進位緩衝單元(Carry Buffer)CB1～n，且每一級移位寄存單元SRU1～n依序輸出其柵極脈衝訊號的時機是遵循一時鐘產生器56提供的具有特定進位時鐘周期(ClockCycle)的一第一時鐘訊號CK或一第二時鐘訊號XCK，其中該第一時鐘訊號CK與第二時鐘訊號XCK互為反相。
初始時，當該第一級移位寄存單元SRU1在接收到一初始掃描脈衝訊號VST的輸入後，該第一級移位寄存單元SRU1會依據該第一時鐘訊號CK的周期，經由一柵極線輸出一柵極脈衝訊號(Gate1)至液晶面板開始進行掃描(其運作的詳細內容待後詳述)。
接下來的每一級移位寄存單元(如SRU2)受到其上一級移位寄存單元(如SRU1)的一輸入訊號的觸發，依據第一時鐘訊號CK或第二時鐘訊號XCK、及其下一級移位寄存單元(如SRU3)的進位緩衝單元(如CB3)輸出的一控制脈衝訊號(待後詳述)，藉此可使各級移位寄存單元SRU1～n分別以每隔一標準時鐘周期的時間間隔，依序延遲輸出其柵極脈衝訊號(Gate1-n)。請進一步參閱圖6所示，為依據圖5的移位寄存單元的電路圖。每一級移位寄存單元SRUn包含一輸入端IN(n-1)、一輸出端OUT(n)、一驅動電路DRUn、一第一上拉開關單元M2、一第一下拉開關單元M5、一第二下拉開關單元M10以及一具有進位開關單元M3的進位緩衝單元6，其中於本實施例中各開關單元能皆以電晶體具體實現。
該驅動電路DRUn包括一第一驅動開關單元M1、一第二驅動開關單元M6、一第三驅動開關單元M7、一第四驅動開關單元M8以及一第五驅動開關單元M9。該驅動電路DRUn的第一驅動開關單元M1的柵極和源極電連接於上一級的移位寄存單元SRUn-1的進位緩衝單元的訊號輸出(即為該級移位寄存單元SRUn的輸入端IN(n-1))，而第一驅動開關單元M1的漏極則經由一節點N1電連接於該第一上拉開關單元M2的柵極，以及該進位緩衝單元6的開關單元M3的柵極。藉此，該第一驅動開關單元M1根據該輸入端IN(n-1)(如自上一級移位寄存單元SRUn-1的進位開關單元M3的輸出)的輸入脈衝訊號電平的高低，開啟或關閉該輸入訊號IN(n-1)的導通，以產生一驅動脈衝訊號且該訊號經過一節點N1，藉以控制該第一上拉開關單元M2及該進位緩衝單元6的進位開關單元M3的開啟或關閉。該第二驅動開關單元M6的柵極及源極分別連接該第一時鐘訊號CK的輸入，根據第一時鐘訊號CK的訊號電平高低，開啟或關閉該第一時鐘訊號CK的導通。該第三驅動開關單元M7的柵極連接第二時鐘訊號XCK的輸入，其漏極連接至一低電平電壓源VSS，以及其源極分別連接至該第二驅動開關單元M6的漏極、第五驅動開關單元M9的柵極、第四驅動開關單元M8的源極以及第一下拉開關單元M5的柵極，藉此根據第二時鐘訊號XCK的高電平訊號，以使第五驅動開關單元M9的柵極以及第一下拉開關單元M5的柵極分別電連接低該電平電壓源VSS，以關閉第五驅動開關單元M9以及第一下拉開關單元M5。該第四驅動開關單元M8的柵極連接至該移位寄存單元SRUn的進位緩衝單元6的進位開關單元M3的訊號輸出IN(n)，其漏極連接至該低電平電壓源VSS，以及其源極分別連接至該第二驅動開關單元M6的漏極、第三驅動開關單元M7的源極、第五驅動開關單元M9的柵極以及第一下拉開關單元M5的柵極，根據該訊號輸出IN(n)的高電平訊號，關閉第五驅動開關單元M9以及第一下拉開關單元M5，並下拉第一時鐘訊號CK的電平。該第五驅動開關單元M9，其柵極分別連接所述第三與第四驅動開關單元M7、M8的源極、第一下拉開關單元M5的柵極、以及第二驅動開關單元M6的漏極，其源極分別連接節點N1與第一驅動開關單元M1的漏極、該進位開關單元M3的柵極以及第一上拉開關單元M2的柵極，其漏極連接至該低電平電壓源VSS；藉此，當該第二驅動開關單元M6基於第一時鐘訊號CK為高電平而產生一觸發訊號開啟該第五驅動開關單元M9時，使節點N1連接至該低電平電壓源VSS，將該節點N1上的電位下拉至一低電平，藉以關閉該第一上拉開關單元M2與該進位開關單元M3的導通。
每一移位寄存單元SRUn的進位驅動單元6包括一進位開關單元M3，該進位開關單元M3的柵極與所述第一上拉開關單元M2的柵極共同連接，因此可同時受觸發開啟而各自導通。該進位開關單元M3的源極連接於第一時鐘訊號CK。該進位開關單元M3的漏極分別連接至其上一級寄存單元SRUn-1的第二下拉開關單元M10的柵極，以及連接至其下一級移位寄存單元SRUn+1的輸入端IN(n)，因此該進位開關單元M3的漏極的輸出的脈衝訊號可作為上一級寄存單元SRUn-1的一控制脈衝訊號，同時也作為下一級寄存單元SRUn+1的輸入脈衝訊號，並觸發該第四驅動開關單元M8的柵極。
該第一上拉開關單元M2的源極連接第一時鐘訊號CK的輸入，其漏極分別連接至該輸出端OUT(n)與該第一下拉開關單元M5的源極。藉此，當該第一上拉開關單元M2的柵極受該驅動電路DRUn經由節點N1產生的高電平驅動脈衝訊號觸發而開啟時，可基於該第一時鐘訊號CK，使該輸出端OUT(n)輸出其高電平的柵極脈衝訊號。
該第二下拉開關單元M10的柵極連接下一級移位寄存單元SRUn+1的進位驅動單元6的進位開關單元M3的漏極，其源極連接節點N1，且其漏極連接至該低電平電壓源VSS。藉此，當該下一級移位寄存單元SRUn+1自其進位開關單元M3發出一控制脈衝訊號以觸發該級移位寄存單元SRUn的第二下拉開關單元M10柵極進行開啟時，使該節點N1連接至該低電平電壓源VSS，以確保該輸出端OUT(n)輸出柵極脈衝訊號之後，該節點N1的電平回復至低電位，進而使該第一上拉開關單元M2關閉該第一時鐘訊號CK傳送至該輸出端OUT(n)。該第一下拉開關單元M5的源極連接該輸出端OUT(n)，其漏極連接至該低電平電壓源VSS，以及其柵極與該第五驅動開關單元M9的柵極並聯。
如圖7所示，為依據圖6中各節點的訊號時序圖。當上一級移位寄存單元SRUn-1的進位緩衝單元輸出的脈衝訊號IN(n-1)(即該級移位寄存單元SRUn的輸入訊號)處於高電平時(時鐘周期T1-T2)，該級移位寄存單元SRUn的第一驅動開關單元M1會導通，經由該節點N1產生一高電平的柵極脈衝訊號，以觸發第二開關單元M2與該進位開關單元M3的兩柵極開啟。藉此，使得第二開關單元M2與該進位開關單元M3分別導通以傳送該第一時鐘訊號CK，但因第一時鐘訊號CK正處於低電壓電平，所以輸出端OUT(n)及下一級輸入端IN(n)處於低電平。因輸入訊號IN(n-1)同步於該第二時鐘訊號XCK的周期T1-T2，故在此周期T1-T2中，該第二時鐘訊號XCK亦為高電平，會開啟該級移位寄存單元SRUn的第三驅動開關單元M7，使該第一下拉開關單元M5的柵極及第五驅動開關單元M9的柵極分別連接至該低電平電壓源VSS，以確保該輸出端OUT(n)及節點N1在此周期T1-T2中，是分別與該低電平電壓源(Vss)斷開的。
當上一級移位寄存單元SRUn-1的進位緩衝單元輸出的脈衝訊號IN(n-1)處於低電壓電平時(時鐘周期T2-T3)，使得第一驅動開關單元M1不導通。此時因該第一時鐘訊號CK已處於高電平，節點N1的訊號會因為訊號耦合的因素而持續維持在高電壓電平，並導致第二開關單元M2與該進位開關單元M3仍維持開啟並導通的狀態，故使輸出端OUT(n)輸出一高電平的柵極脈衝訊號。且該進位開關單元M3亦同時輸出一高電平脈衝訊號分別至上一級移位寄存單元SRUn-1的第二下拉開關單元M10的柵極、下一級移位寄存單元SRUn+1的輸入端IN(n)、及該第四驅動開關單元M8的柵極。此外，所述驅動電路DRUn的第二驅動開關單元M6依據第一時鐘訊號CK的高電平，進一步觸發該第一下拉開關單元M5開啟。因而接下來在時段T4-T5期間，由於第一下拉開關單元M5處於開啟狀態，故第一下拉開關單元M5會導通以電連接該低電平電壓源VSS。因為低電平電壓源VSS提供一直流低電壓電平，故此時輸出端Out(n)的輸出亦為低電平。在該進位開關單元M3輸出一高電平脈衝訊號時，亦會觸發第四驅動開關單元M8柵極的開啟，以在時鐘周期T2-T3中，斷開該輸出端OUT(n)及節點N1分別與該低電平電壓源(VSS)的連接，以產生一高電平的柵極脈衝訊號。
利用上述的機制，每一級移位寄存單元SRUn在時段T1-T2期間輸入一高電壓電平，而其輸出端OUT(n)於時段T2-T3期間輸出高電平並在時點T3之後又回復為低電壓電平，以達到延遲輸出的目的。
為了避免因為節點N1在時點T3之後一直維持在高電壓電平而使得開關單元M1、M2的臨界電壓發生偏移，所以有必要在輸出端OUT(n)輸出高電平之後，快速地將節點N1的電壓電平回復到低電壓電平。請參閱圖6及圖7所示，在移位寄存單元SRUn輸出高電壓電平之後的T3-T4時段，此時下一級寄存單元SRUn+1的節點N1同樣會因為訊號耦合的因素而持續維持在高電壓電平，而該下一級寄存單元SRUn+1的進位緩衝單元6的進位開關單元M3的柵極連接於該節點N1，因此該進位開關單元M3導通，而此時第二時鐘訊號XCK處於高電壓電平，因此該下一級寄存單元SRUn+1的進位開關單元M3輸出一高電平脈衝訊號至該級移位寄存單元SRUn的第二下拉開關單元M10的柵極，使該級移位寄存單元SRUn的節點N1電連接低電平電壓源VSS。因為電壓源VSS提供一直流低電壓電平，故此時該級寄存單元SRUn的節點N1輸出亦為低電平。如此一來，該級移位寄存單元SRUn在時段T2-T3之間，於輸出端OUT(n)輸出一高電平脈衝訊號之後，因為下一級移位寄存單元SRUn+1的進位開關單元M3的開啟，而使該移位寄存單元SRUn的第二下拉開關單元M10導通，進而導致節點N1由高電壓電平下拉至低電壓電平，所以第一上拉開關單元M2的柵極就可以避免因長時間處於高電壓電平所導致的偏壓效應而縮短其使用壽命。
在所述實施方式中，所述眾多開關單元M1-M10可以由電晶體來實現，其運作方式以為本領域的技術人員所熟知，在此不另贅述。
由於該進位緩衝單元6的進位開關單元M3是基於該第一時鐘或第二時鐘訊號而產生控制脈衝訊號，而非使用現有技術中的每一移位寄存器輸出的柵極脈衝訊號，即便液晶面板中的柵極線與數據線因為某些缺陷而短路在一起時，本發明的移位寄存器的電路仍可獨立正常工作。
請參閱圖8A至圖8C所示，其是現有技術中以下一級移位寄存器的柵極輸出作為上一級移位寄存器的控制訊號的電路模擬結果。圖8A顯示其中一級移位寄存器的柵極脈衝訊號OUT(n)、上一級輸入訊號IN(n-1)、及下一級移位寄存器的柵極脈衝訊號OUT(n+1)波形皆正常。圖8B顯示該上一級輸入訊號IN(n-1)正常，但該下一級移位寄存器的柵極脈衝訊號OUT(n)被設定固定處在一高電平電壓(Vgh)時，該級移位寄存器會因此受影響，無法輸出其柵極脈衝訊號OUT(n)，故代表電路失效。圖8C圖顯示該上一級輸入訊號IN(n-1)正常，但該下一級移位寄存器的柵極脈衝訊號OUT(n+1)被設定固定處於一低電平電壓(Vgl)時，該級移位寄存器亦會受影響，其柵極脈衝訊號OUT(n)出現失真的問題，代表電路失效。由此可知，當下一級移位寄存器的柵極脈衝訊號OUT(n+1)因液晶面板內畫素短路而造成電平無法改變時，連帶影響該級移位寄存器的柵極脈衝訊號OUT(n)波形的正確性，而導致接下來整串電路的失效。
相反的，請參閱圖9A至圖9C所示，其為依據本發明的電路模擬結果。圖9A顯示其中一級移位寄存器輸出的柵極脈衝訊號OUT(n)、上一級輸入訊號IN(n-1)、及下一級移位寄存器輸出的柵極脈衝訊號OUT(n+1)波形皆正常。圖9B顯示該上一級輸入訊號IN(n-1)正常，但該下一級移位寄存器輸出的柵極脈衝訊號OUT(n+1)被設定固定處在一高電平電壓(Vgh)時，該級移位寄存器不受影響，仍可正常輸出其柵極輸出訊號OUT(n)波形。又圖9C圖顯示該上一級輸入訊號IN(n-1)正常，但該下一級移位寄存器的柵極脈衝訊號OUT(n+1)被設定固定處於一低電平電壓(Vgl)時，該級移位寄存器亦正常輸出柵極脈衝訊號OUT(n)。故此可驗證本發明確實可避免面板內短路而造成的問題。
這是因為相較於現有技術，本發明的每一級移位寄存器SRUn的第二下拉開關單元M10的開啟與關閉，皆是利用其下一級移位寄存單元SRUn+1的進位緩衝單元6輸出的脈衝訊號來控制，因此能在該下一級移位寄存單元SRUn+1輸出柵極脈衝時，即確保該級移位寄存器SRUn的節點N1與輸出OUT(n)的電位下拉至低電平。藉此，不僅可以改善輸入延遲的狀況，而且可以維持開關單元M2的使用壽命，同時可以保證每一級移位寄存器SRUn輸出的柵極脈衝訊號不受其他級移位寄存器輸出的柵極訊號問題的牽連，使該級移位寄存器的電路仍可正常工作。
以上所述者僅為本發明的較佳實施方式，本領域的技術人員依本發明的精神所作的等效修飾或變化，皆涵蓋於本發明的權利要求的範圍內。
權利要求
1.一種訊號驅動系統，其包含多級串聯的移位寄存單元，其中每一級移位寄存單元包含一輸入端，用於接收一輸入脈衝訊號，以及一輸出端，用於輸出一柵極脈衝訊號；一驅動單元，依據一第一時鐘訊號、一第二時鐘訊號以及該輸入脈衝訊號，產生一驅動脈衝訊號且使該驅動脈衝訊號通過一節點；一第一上拉開關單元，受所述驅動脈衝訊號觸發時，利用該第一時鐘訊號或第二時鐘訊號，使該輸出端輸出該柵極脈衝訊號；一第一下拉開關單元，受該第一時鐘訊號或第二時鐘訊號觸發時，將該輸出端電連接至一低電平電壓源；一進位開關單元，受所述驅動脈衝訊號觸發時，根據第一時鐘訊號或第二時鐘訊號，產生一脈衝訊號至一下一級移位寄存單元的輸入端；以及一第二下拉開關單元，受該下一級移位寄存單元的進位開關單元產生的脈衝訊號觸發時，將所述節點電連接至該低電平電壓源。
2.如權利要求1所述的訊號驅動系統，其中該第一時鐘訊號與該第二時鐘訊號互為反相。
3.如權利要求1所述的訊號驅動系統，進一步具有一進位緩衝單元，且所述進位開關單元設於該進位緩衝單元中。
4.如權利要求3所述的訊號驅動系統，其中所述進位開關單元連接至上一級移位寄存單元的第二下拉開關單元，當該進位開關單元受所述驅動脈衝訊號觸發時，根據第一時鐘訊號或第二時鐘訊號，產生該脈衝訊號以觸發上一級移位寄存單元的第二下拉開關單元，使該上一級移位寄存單元的驅動脈衝訊號被下拉至一低電平。
5.如權利要求1所述的訊號驅動系統，其中該第一上拉開關單元、該第一下拉開關單元、該第二下拉開關單元、以及該進位開關單元為電晶體。
6.如權利要求1所述的訊號驅動系統，其中該驅動單元包含一第一驅動開關單元，接受該輸入脈衝訊號觸發，以產生所述驅動脈衝訊號且使該驅動脈衝訊號通過該節點，以控制第一上拉開關單元與該進位開關單元。
7.如權利要求6所述的訊號驅動系統，其中該第一驅動開關單元為一電晶體。
8.如權利要求6所述的訊號驅動系統，其中該驅動單元進一步包含一第二驅動開關單元，受第一時鐘訊號或第二時鐘訊號其中之一的觸發，並基於該第一時鐘訊號或第二時鐘訊號觸發該第一下拉開關單元；一第三驅動開關單元，受其中另一時鐘訊號的觸發，關閉該第一下拉開關單元；一第四驅動開關單元，根據該進位開關單元輸出的脈衝訊號進行開啟或關閉；以及一第五驅動開關單元，分別依據所述第二、第三與第四驅動開關單元產生的觸發訊號，藉以變化所述驅動脈衝訊號的電平。
9.如權利要求8所述的訊號驅動系統，其中該第二驅動開關單元、第三驅動開關單元、第四開關驅動單元及第五驅動開關單元為一電晶體。
10.一液晶顯示器，其包含如權利要求1所述的訊號驅動系統。
11.一種移位寄存單元，包括一輸入端，用於接收一輸入脈衝訊號，以及一輸出端，用於輸出一柵極脈衝訊號一驅動單元，依據一第一時鐘訊號或一第二時鐘訊號、該輸入脈衝訊號，產生一驅動脈衝訊號且使該驅動脈衝訊號經過一節點；一第一上拉開關單元，依據所述驅動脈衝訊號的觸發，基於該第一時鐘訊號或第二時鐘訊號，使該輸出端輸出該柵極脈衝訊號；一第一下拉開關單元，依據所述驅動單元內的脈衝訊號，電連接該輸出端至一低電平電壓源；一進位緩衝單元，依據所述驅動脈衝訊號，根據第一時鐘訊號或第二時鐘訊號產生一脈衝訊號；以及一第二下拉開關單元，接受一下一級移位寄存單元的進位緩衝單元產生的脈衝訊號觸發時，將所述節點電連接至該低電平電壓源。
12.如權利要求11所述的移位寄存單元，其中該第一時鐘訊號與該第二時鐘訊號互為反相。
13.如權利要求11所述的移位寄存單元，其中該進位緩衝單元包含一進位開關單元，受所述驅動脈衝訊號的觸發，基於該第一時鐘訊號或第二時鐘訊號產生該脈衝訊號。
14.如權利要求13所述的移位寄存單元，其中該進位緩衝單元輸出的脈衝訊號提供為該下一級移位寄存單元的輸入訊號。
15.如權利要求14所述的移位寄存單元，其中該進位緩衝單元輸出的脈衝訊號用於控制一上一級移位寄存單元的第二下拉開關單元。
16.如權利要求13所述的移位寄存單元，其中該第一上拉開關單元、該第一下拉開關單元、該第二下拉開關單元、該進位開關單元為電晶體。
17.如權利要求11所述的移位寄存單元，其中該驅動單元進一步包含一第一驅動開關單元，其根據該輸入脈衝訊號的觸發，以產生該驅動脈衝訊號並使該驅動脈衝訊號通過該節點，藉以控制第一上拉開關單元與該進位開關單元的開啟或關閉。
18.如權利要求17所述的移位寄存單元，其中該第一驅動開關單元為一電晶體。
19.如權利要求17所述的移位寄存單元，其中該驅動單元進一步包含一第二驅動開關單元，受第一時鐘訊號或第二時鐘訊號兩者其中之一的觸發，基於該第一時鐘訊號或第二時鐘訊號觸發該第一下拉開關單元；一第三驅動開關單元，受其中另一時鐘訊號的觸發，關閉該第一下拉開關單元；一第四驅動開關單元，根據該進位開關單元輸出的脈衝訊號進行開啟或關閉；以及一第五驅動開關單元，分別依據所述第二、第三與第四驅動開關單元產生的訊號，改變所述驅動脈衝訊號的電平。
20.如權利要求19所述的移位寄存單元，其中該第二驅動開關單元、第三驅動開關單元、第四開關驅動單元及第五驅動開關單元為一電晶體。
全文摘要
本發明關於一種訊號驅動系統，包含多級個串聯的移位寄存單元，其中每一移位寄存單元包含一第一上拉開關單元，其開啟時基於一第一時鐘訊號或一第二時鐘訊號，在輸出端輸出一柵極脈衝訊號。一驅動單元，經由一節點產生一驅動脈衝訊號以驅動該第一上拉開關單元。一第一下拉開關單元，其開啟時將該輸出端連接至一低電平電壓源。一第二下拉開關單元，其開啟時連接該節點至該低電平電壓源。一進位緩衝單元，根據第一時鐘訊號或第二時鐘訊號，產生一控制訊號以控制上一級移位寄存單元，藉以確保每一級移位寄存單元的運作不受其他各級移位寄存單元輸出的柵極脈衝訊號的影響。
文檔編號G02F1/133GK1928983SQ200610141219
公開日2007年3月14日 申請日期2006年9月28日 優先權日2006年9月28日
發明者郭育如, 賴明升, 鄭國興, 簡志遠 申請人:友達光電股份有限公司