用於與高速CMOS兼容的絕緣體上Ge光電探測器的結構及其製造方法

2023-11-09 20:28:17

專利名稱：用於與高速CMOS兼容的絕緣體上Ge光電探測器的結構及其製造方法
技術領域：
本發明涉及半導體和光電探測器，更具體地說涉及絕緣體上鍺光電探測器及其製造方法。
背景技術：
在半導體工業中，高速、高效光電探測器的製造中存在一個問題，即與常規Si互補金屬氧化物半導體(CMOS)技術的兼容問題。因此，人們在嘗試解決此問題上進行了許多研究和努力。
一種解決辦法是如M.Yang等人的IEEE Elect.Dev.Lett，vol.23，P.395(2002)和Crow等人的美國專利No.6,177,289的橫向溝槽探測器。此探測器使用Si中的深溝槽以收集在襯底深處吸收的光。儘管此器件容易與CMOS集成，但是由於其高電容引起的RC延遲，在高速的獲得上存在問題，這同樣限制了其收集在比溝槽深度更深的地方產生的載流子的能力。如使用掩埋pn結(Q.Ouyang等人的Device Research Conference，(2003))或掩埋絕緣層(M.Yang等人的IEDM Tech.Digest，P.547，2001)的新方法可以在一定程度上改善後一問題，但是因為叉指(finger)的深度(幾微米)，這些新方法不容易與標準的CMOS工藝集成。
另一個解決辦法是在通過從純Si到純Ge漸變SiGe中的Ge含量生長的弛豫Ge層上製造橫向或垂直p-i-n探測器。參見，例如J.Oh，IEEEJ.Quantum Electron.，vol.38，1238(2002)，和S.B.Samavedam等人的Appl.Phys.Lett.，vol.73，2125(1998)。此技術的優點是Ge具有比Si更高的吸收，特別是在850nm處，並且因此不再需要深溝槽，使得可以製造低電容探測器。Ge還具有比Si更高的電子和空穴遷移率，使得光生載流子的收集更快。漸變緩衝層還允許在最終的Ge層中獲得低缺陷密度。然而，此技術的問題是需要很厚的層(在大於1μm的量級)以減小位錯密度並還確保所有的光匯集在頂部Ge層中。這會導致帶寬減小，因為在襯底深處產生的載流子到達電極的距離更長。厚層還會引起集成問題，因為對於工藝，厚層通常產生非平面表面。
預期的另一種解決辦法是使用直接在Si襯底上生長的Ge製造垂直或橫向p-i-n探測器。參見，例如L.Colace等人的IEEE J.QuantumElectron.，vol.35，1843(1999)。此技術的優點是不需要厚的漸變層，因為Ge直接在體Si襯底上生長。從而，對長波長(λ＞1.1μm)，吸收層受限於Ge層，允許快載流子收集。然而，此技術的問題是對於短波長光(例如，850nm)，還會在下面的Si層中產生載流子，大大降低了探測器的速度。此外，直接在Si上生長Ge具有高的缺陷密度，並且需要選區生長或高溫退火以減少位錯密度。參見，例如，H.S.Luan等人的Appl.Phys.Lett.，vol.75，2909(1999)和Luan等人的美國專利No.6,635,110。退火是主要問題，因為它可以導致明顯的Si向Ge層中的擴散，這大大減小了吸收。對於薄Ge層相互擴散是獨特問題，因為Si可以擴散穿過整個Ge層。
仍有另一種解決辦法是製造如在J.D.Schaub等人的IEEE Phot.Tech.Lett.，vol.11，1647(1999)中描述的諧振腔探測器。此早先的探測器利用在吸收區域的頂部和底部上的鏡面以增加響應度而仍能得到高速。在此情況下，吸收材料仍舊可以是Si。然而，此技術存在的問題是它僅在諧振波長附近具有高吸收，這可以是一個明顯的窄峰。因此，需要精確調整入射波長和腔尺寸。而且，底部鏡面的製造和在此鏡面上製造Si所需的橫向過生長外延是複雜的。
上述問題可以利用Bassous等人的美國專利No.5,525,828中描述的發明的一方面解決，此專利作為Si和SiGe橫向p-i-n和MSM探測器的眾多發明的一部分。在『828專利中，描述了在掩埋絕緣層上利用由Ge構成的吸收區域的p-i-n或MSM探測器。這是用於製造高性能光電探測器的基本結構，因為Ge在850nm處具有極高的吸收(在相同波長下Si的～70x)，而掩埋絕緣層防止在Si襯底中產生的慢載流子在表面電極處的收集。然而，『828專利中沒有描述實際獲得高性能或CMOS兼容的具體結構，也沒有提供可以通過其製造這樣的結構的方法。

發明內容
本發明提供用於高性能光電探測器的結構，該結構包括在薄SOI襯底上的Ge吸收層，並且利用了交替n和p型表面電極。「高性能」指光電探測器表現出大於15GHz的-3dB帶寬以及大於15％的外部量子效率。
有利地，本發明的光電探測器(a)通過利用掩埋絕緣層以隔離在下面的襯底中產生的載流子獲得高帶寬，(b)通過利用Ge吸收層在寬譜上獲得高量子效率，(c)通過利用薄吸收層和窄電極間距獲得低電壓操作，以及(d)通過其平面結構和IV族吸收材料的使用獲得與CMOS器件的兼容。IV族吸收材料的實例包括C，Si，Ge，Sn，Pb及其組合。
本發明還提供用於製造高性能光電探測器的方法，該方法使用在薄SOI層上直接生長Ge，並且隨後熱退火以得到高質量吸收層。
有利地，本發明的方法限制了相互擴散的Si的量，從而允許退火Ge層而不會由下面的Si引起Ge層的顯著稀釋。


通過後面的描述、所附的權利要求和附圖將會更好地理解本發明的光電探測器和方法的其它特徵，方面和優點，其中圖1(a)是截面圖，圖1(b)是平面圖，示出了本發明的一個實施例，其是高速橫向p-i-n絕緣體上Ge光電探測器的結構。
圖1(c)-1(e)是截面圖圖1(c)是橫向p-i-n絕緣體上Ge光電探測器的一側；圖1(d)是對稱金屬-半導體-金屬(MSM)絕緣體上Ge光電探測器；圖1(e)是非對稱MSM絕緣體上Ge光電探測器。
圖2(a)示出了圖1(a)中的器件的截面圖，包括由退火和隨後的相互擴散在Si和Ge層之間形成的成分漸變Si1-xGex層。圖2(b)示出了與2(a)中的相同的器件，其中退火引起了充分的相互擴散，以便在掩埋絕緣層上的整個區域由成分漸變Si1-xGex層組成。
圖3(a)示出了帶寬與偏置數據曲線圖，圖3(b)示出了吸收與波長數據曲線圖，並且圖3(c)示出了類似於圖2(a)中描述的器件結構在λ＝822nm處的LIV特性。
圖4示出了圖1(a)中的器件結構，附帶包括抗反射覆層。
圖5示出了圖1(a)中的器件結構，附帶包括表面SiGe層。
圖6示出了本發明的另一個實施例的截面圖，其中Ge層直接位於掩埋絕緣體上。
圖7示出了與SOI CMOS結合的圖1(a)中的器件結構。
圖8示出了與使用選擇SOI的體CMOS結合的圖1(a)中的器件結構。
圖9(a)-9(g)示出了一種製造本發明的高速絕緣體上Ge光電探測器結構的方法。
具體實施例方式
在圖1(a)和圖1(b)中示出了本發明的一個實施例的截面和平面圖。如在圖1(a)中所示，本發明提供一種絕緣體上Ge光電探測器，該光電探測器包括單晶半導體襯底10(例如，Si，Ge，SiGe，GaAs，InAs，SiGeC或SiC)，絕緣層20(例如，氧化物，氮化物，氧氮化物或其任意組合)以及基本上矽的薄層(以下稱為Si層)30(例如SOI層，epi-Si，或非晶Si)。在本發明的優選實施例中，初始襯底為絕緣體上Si(SOI)晶片，因此層10是Si，層20是如SiO2的掩埋氧化物。在薄Si層30上是基本上Ge層(以下稱為Ge層)40，根據本發明Ge層遠厚於Si層30。在本發明的優選實施例中，層30和40未有意摻雜，並且應該具有儘可能低的摻雜濃度。光電探測器的剩餘部分包括隔離區域50，相互交叉的p型接觸區域60和n型接觸區域70，以及表面電極80。圖1(b)的平面圖示出了隔離區域50圍繞器件的整個有源區域。可選表面電極連在一起並在隔離區域50上遠離器件的有源區域。根據本發明，Si層和Ge層的結合平均Ge濃度大於80％。
本發明的光電探測器通過垂直於層40的上表面發射近紅外光工作。在Ge層40中產生的電子空穴對分別由n型和p型接觸60和70收集。在絕緣層20的下面即在襯底10中產生的電子空穴對，與接觸60和70隔離並且因此簡單複合。本發明的光電探測器器件獲得了約15GHz或更大量級的高速，因為光僅在絕緣層20上的層30和40中吸收，並且因此吸收區域即層30和40可以做的很薄。因為Ge中紅外線的短吸收長度(在λ＝850nm處～0.25μm，在λ＝1300nm處～1μm)，該器件還獲得了高響應度。在本發明的優選實施例中，Si層30和Ge層40的結合厚度d應該不大於約500nm。另外，為了吸收足夠的光以製造有用的探測器，Ge層40應該具有50nm的最小厚度。
薄Ge吸收層40允許接觸區域60和70相互接近，促使光生載流子的快速收集。在優選實施例中，p型接觸區域60和n型接觸區域70之間的間距S在d＜S＜2d範圍內，優選具有在0.1和1.0μm之間的值。通常，當S遠小於d時，電容的增加和更高的表面反射降低了性能，而當S遠大於2d時，長的載流子渡越時間減小了帶寬。太小的d還會導致暗電流過大。還期望在金屬外製造表面電極80，並且儘可能的厚以減小串聯電阻。
用於電極的候選材料包括，但不僅限於Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，銦錫氧化物(ITO)及其組合或合金。電極材料還可以包括上述金屬的矽化物和/或鍺化物。由於橫向結構的低電容，由於厚金屬電極和短渡越時間的低串聯電阻，以及Ge的高吸收係數一起，允許本發明的光電探測器同時獲得高速和高響應度。
在本發明的另一個實施例中，可以消除一個或兩個注入區域。具體地，經常方便消除p型注入，因為許多高功函數金屬對Ge的價帶具有低勢壘高度。「低勢壘高度」指分別對於正偏壓電極或負偏壓電極，電極費米能級和Ge的導帶或價帶之間的差別小於Eg/2，其中Eg是Ge吸收層的帶隙。在圖1(c)中示出了此情況，其中以前在p型注入上的電極82，現在直接與Ge層40接觸。在優選實施例中，為了減小暗電流，電極82對Ge層40的價帶具有低的勢壘高度。以相同的方式，可以利用p型注入，並且消除n型注入。在兩種注入都被消除的情況下，探測器本質上變為金屬-半導體-金屬(MSM)光電探測器，其中這兩組電極都直接與Ge吸收層接觸。雖然此結構傾向於具有比橫向p-i-n結構更高的暗電流，但是如果在足夠低的偏壓下操作，該MSM結構可以具有可接受的低暗電流。該MSM結構可以對電極利用相同的金屬(對稱結構)，如圖1(d)所示，或對正和負電極利用不同的材料(非對稱結構)，如圖1(e)所示。在對稱結構中，電極85直接與吸收層40接觸，並且優選包括費米能級接近Ge的隙中的材料，以減小暗電流。使用非對稱MSM光電探測器以減小暗電流的概念已經對於III-V由W.A.Wohlmuth等人的Appl.Phys.Lett，vol.69，p.3578(1996)和對於體Ge由C.O.Chui等人的IEEE Phot.Tech.Lett.，vol.15，p.1585(2003)提出。在此結構中，正偏壓電極90和負偏壓電極92分別對導帶和價帶的勢壘高度小於Eg/2並且優選儘可能的低。
還可以充分利用圖1(a)中示出的多層結構以利用絕緣層20的表面之間的光學幹涉。從這些界面反射的光強度的峰發生在滿足下面的關係時t2＝0.5(i+0.5)(λ/n2)其中i為整數，λ是入射光在真空中的波長，t2是絕緣層20的厚度，n2是絕緣層20的折射率。在掩埋氧化物的厚度在或接近峰反射條件的情況下，同樣可以調整Si層30的厚度t3和Ge層30的厚度t4以獲得峰吸收。在此情況下，峰吸收條件發生在t3n3+t4n4＝(i+1)(λ/2)，其中i為整數，λ是入射光在真空中的波長，n3和n4分別是Si層30和Ge層40的折射率。然而，因為Ge對紅外線的強吸收，即使在遠離諧振條件下仍能獲得足夠的響應，並且因此上面的條件提供一種最優化器件性能的方法，但並不是嚴格要求。在本發明的一個實施例中，絕緣層具有厚度t2和折射率n2，這樣遵從下面的關係0.5(i+0.4)(λ/n2)＜t2＜0.5(i+0.6)(λ/n2)，其中i為整數，λ是入射光在真空中的波長。在本發明的另一個實施例中Si層具有厚度t3和折射率n3，Ge具有厚度t4和折射率n4，這樣遵從下面的關係(i+0.9)(λ/2)＜t3n3+t4n4＜(i+1.1)(λ/2)，其中i為整數，λ是入射光在真空中的波長。
如果材料經受高溫退火，在層結構設計上要施加另外的限制。「高溫」指退火溫度大於約750℃。使用退火以減小生長材料的位錯密度，並且為了激活分別在形成接觸區域60和70中使用的n型和p型注入，這是製造工藝的必要部分。在此情況下，由圖2(a)描述器件結構，該器件結構包括單晶半導體襯底10，絕緣層120，矽層130，相互擴散Si1-xGex層140，和Ge層150。相互擴散Si1-xGex層140具有Ge的濃度為x，x在相鄰Si層130處的0和相鄰Ge層150處的1之間連續變化。圖2(a)中示出的結構還包括交替接觸區域60和70，電極80以及隔離區域50。
在極高溫度退火的限制情況下，如在Ge層的初始生長之後可以使用(參見，例如Luan等人的美國專利No.6,635,110)，發生足夠的相互擴散以便在絕緣層120上的整個區域由成分漸變Si1-xGex層160組成，如圖2(b)中所示，Ge的濃度x具有相鄰絕緣層120的最小值和在Si1-xGex層160的上表面的最大值。圖2(b)中示出的結構還包括交替接觸區域60和70，電極80以及隔離區域50。在此條件下，本發明的優點相當多，如掩埋絕緣體限制了Si向最初的Si層的相互擴散。從而，對圖2(b)中示出的實施例，最初的Si和Ge層厚度應該這樣，在掩埋絕緣體120上的整個層結構的平均Ge濃度大於約0.8並且儘可能的接近1。為了遵從此方針，最初的Ge層應該是最初的Si層的最初厚度的至少5倍。例如，如果最初的Si層是50nm，那麼Ge層應該不小於250nm。
製造了類似於圖2(a)中描述的光電探測器並且在圖3(a)-3(c)中描述了其結果。最初的Si層約45nm厚並且Ge層生長到總厚度為400nm。在生長後，多層結構進行類似於在H.S.Luan等人的Appl.Phys.Lett.，vol.75，2909(1999)中給出的描述的熱循環退火，其中溫度在780℃和900℃之間傾斜往返十次並且在每個溫度處保持約6分鐘。n型和p型接觸區域的寬度為0.3μm，而在接觸區域之間的間距在0.3到1.3μm的範圍內。接觸金屬是30nm的Ti，具有150nm的Al以獲得低電阻，並且接觸包含在每側具有0.05μm間隙的接觸邊界內。
圖3(a)中示出了對具有10×10μm2有源區域的器件，對於不同的電極間距偏壓與-3dB帶寬的依賴關係。從使用鎖模Ti藍寶石雷射器在850nm波長處進行的脈衝響應測量提取帶寬。帶寬在1-2V的極低偏壓下飽和，這依賴於電極間距。即使在零偏壓下，帶寬也有20GHz高。對0.4μm的接觸間距獲得了25GHz的最高帶寬值。
圖3(b)示出了對具有1.3μm的叉指間距的30×30μm2器件的計算和測量量子效率對波長的曲線圖，其中計算中沒有考慮電極的遮蔽(shadowing)因子(約0.8)。在850nm和900nm的波長下分別獲得了38％和52％的量子效率。這些結果表明了本發明的優點，儘管需要很高溫度退火，對於純Ge可以獲得與理論預測值非常接近的量子效率，除了在很長的波長下，此情況下即使很少的相互擴散也能減小吸收。該器件依賴於響應表現出適中的擺動，但是因為強吸收，特別是在短波長，相對於J.D.Schaub等人的IEEE Phot.Tech.Lett.，vol.11，1647(1999)中描述的Si諧振腔探測器，不完全需要精確的調整以獲得可接受的響應度。
圖3(c)示出了對如上述具有S＝0.4μm和0.6μm的探測器的暗電流和光電流。該圖表示出了在正常照明條件下，可以獲得大於103的光與暗電流的比率。S＝0.4μm結構在高偏壓下獲得更高暗電流不是問題，因為在這些器件中，在＜1V或者甚至零偏壓下可以獲得高速操作，如圖3(a)中所示。
如在圖4中所示，通過另外包括抗反射覆層可以進一步提高器件響應度。沒有抗反射覆層時，入射到Ge表面上的光的約1/3在最終進入器件的吸收區域前被反射。通過利用位於Ge表面220的頂部上的透明介質層210，可以將反射減小到接近於0％。在電極之間的區域中介質層210僅起抗反射層的作用，但是為了工藝的方便，可以在整個器件區域上沉積，如在附圖中所示。理想的介質層210應該具有nar的折射率，其約等於Ge層的介電常數n4的平方根。不過，具有1到n4之間的介電常數的任何層都能提供一定的益處。用於抗反射覆層的候選材料包括，但不僅限於SiO，SiON，SiN，類金剛石碳(DLC)，SiLK(由Dow Chemical Co.提供的熱固聚亞芳基聚合物)和SiOH(還指碳摻雜氧化物)及其組合。圖4示出的結構還包括襯底10，絕緣層20，Si層30，Ge層40，交替接觸區域60和70，電極80和隔離區域50。
圖5中示出了本發明的另一個實施例，其中利用薄表面Si1-zGez層以改善暗電流。通常Ge具有差的表面鈍化特性，並且主暗電流源通常可以沿接觸之間的表面層洩漏。通過利用在Ge層320頂上的薄Si1-zGez表面層310，可以獲得更多可控表面。可以在高溫退火之前或之後沉積Si1-zGez表面層310以減小Ge層中的缺陷。因為Si1-zGez表面層310在拉伸應變下，所以其比形成缺陷的臨界厚度薄很重要，因為缺陷接近表面電極對器件性能有害。依賴於Ge的含量z，厚度範圍可以從對z＝0.8的約20nm到對純Si的僅幾個單原子層。圖5示出的結構還包括襯底10，絕緣層20，Si層30，交替接觸區域60和70，電極80和隔離區域50。
通過在絕緣體上SiGe(SGOI)襯底上製造光電二極體可以在上述實施例中獲得另外的益處。此襯底對CMOS應用是有用的，因為弛豫SiGe作為模板用於應變Si的生長，其可以提高CMOS的性能。在這些實施例中，用SiGe層替代掩埋氧化物頂上的初始Si層。本發明的此實施例通過更進一步減少相互擴散的初始Si的量，有助於光電探測器的性能。SiGe層還有助於減少Ge層中的位錯密度，因為其晶格常數相比於純Si更接近於Ge。減少的位錯密度可以通過減小電子空穴對的產生率改善暗電流。
應該指出，對圖4示出的實施例，高溫退火會引起相互擴散並且更改層結構分布，如圖2(a)或圖2(b)中所示。另外，應該明白，圖5中描述的實施例的高溫退火會導致層310和320之間的另外的相互擴散區域。
如前所述，期望在掩埋絕緣體上保持儘可能薄的初始Si層以限制相互擴散的Si。然而，在上面示出的實施例中，不能將Si厚度減小到零，因為單晶Ge在不使用如橫向過渡生長的外來技術時不能在SiO2上成核。然而，本發明還提供通過利用直接在掩埋絕緣層上的Ge解決此問題的光電探測器結構，如圖6所示。
獲得直接在掩埋絕緣體上的Ge層的一種途徑是利用在結晶絕緣體上的Ge層(參見，例如S.Guha等人的Appl.Phys.Lett.vol.80，766(2002))，如圖6所示。在此實施例中，多層結構包括Si襯底410，隨後是單晶絕緣層420，以及Ge層430。圖6中示出的結構還包括交替接觸區域60和70，電極80和隔離區域50。
因為絕緣層420是結晶的，外延Ge可以直接在其頂上生長而不需要介入Si層。當然，Ge對於結晶絕緣層420仍是晶格失配的，並且因此厚Ge層仍可能通過在Ge層430和絕緣層420之間的界面處形成失配位錯弛豫。然而，在鈣鈦礦氧化物中，鈣鈦礦的(110)晶面對應Si的(100)晶面，這樣氧化物具有旋轉結晶結構，具有比Si大約2％的晶格常數。這有助於適應在Si和Ge之間晶格失配的4％部分，從而導致具有缺陷密度減少的高質量Ge層。結晶氧化物僅需要足夠厚以抑制吸收區域和下面的襯底之間的隧穿，並且因此要求厚度大於約5nm。用作結晶氧化物的候選材料包括但不僅限於(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2及其組合。
實現具有直接在掩埋絕緣層上的Ge層的光電探測器結構的另一種方法是利用接合絕緣體上Ge襯底(參見，例如，A.Reznicek等人的SpringMRS Meeting，San Francisco，2004)。在此實施例中，多層結構包括Si襯底410，隨後是絕緣層420，以及Ge層430。在優選實施例中，絕緣層是SiO2，並且通過晶片接合體Ge晶片或通過成分漸變在Si襯底上生長的Ge層，並且隨後通過晶片剝離或選擇蝕刻移除剩餘襯底，將初始Ge層轉移到SiO2層上。在任一情況中，此實施例具有消除在Ge和掩埋氧化物之間對Si下層的需要的優點，並且還提高了Ge吸收層的質量。
本發明的一個關鍵優點是它可以直接與Si CMOS集成。特別地，圖7示出了圖1(a)-1(b)中描述的實施例是如何與SOI CMOS結合的。在此實施例中，CMOS和光電探測器利用公共襯底510和掩埋絕緣層520。在掩埋絕緣層上的薄Si層530用作CMOS器件540的有源區域，並且用作光電探測器560的Ge層550之下的下層。在完全耗盡SOI的情況下，相同的Si厚度可用於CMOS和光電探測器。可選地，如果CMOS是部分耗盡SOI，那麼較厚的Si可用於CMOS器件，或者通過在CMOS器件區域中再生長額外的Si，或者通過在光電探測器區域中回蝕刻過剩的Si。因為，在優選實施例中，光電探測器吸收區域在50nm到500nm範圍內，該探測器可以與CMOS器件保持合理的平整性，其在掩埋氧化物上典型地具有從200nm到250nm的高度。圖7中示出的結構在光電探測器區域560中還包括交替接觸區域60和70，電極80和隔離區域50。
光電探測器還可以與體Si CMOS結合，如圖8中所示。在此實施例中，兩個器件共享公共襯底610，但是光電探測器利用選擇掩埋絕緣體620，其位於光電探測器630下面的區域中，但是不在CMOS器件640下面。製造選擇掩埋絕緣體的一種可能方法是稱作注氧隔離(SIMOX)的工藝，其中氧離子首先注入到Si襯底中以形成至少一個損傷區域，接著進行退火工藝。在此情況下，通過注入氧離子和隨後在很高溫度下退火製造掩埋SiO2層。可選地，光電探測器可以利用結晶絕緣體，如在圖6的實施例中描述的。在此情況下，可以消除在掩埋絕緣體上的薄Si層650，以便光電探測器的有源區域僅由Ge組成。圖8中示出的結構在光電探測器區域630中還包括交替接觸區域60和70，電極80和隔離區域50。
在圖7和圖8中示出的兩個實施例，對於Ge期望選擇性而不是在整個晶片上沉積。這可以很容易地完成，如如何向SiO或SiN選擇性地沉積Ge在技術上已經較為公知。當關於CMOS器件製造光電探測器時，Ge的選擇沉積提供好的適應性。選擇沉積還具有在小區域結構中更容易獲得缺陷減少的優點，並且因此可以減小或完全避免為減少位錯密度的高溫退火。利用結晶氧化物結構的光電探測器在此方面具有獨特的優點。
圖9(a)-9(g)示出了一種製造本發明的高速絕緣體上Ge光電探測器結構的方法。在此實施例中，初始材料是薄SOI襯底700，如圖9(a)所示；襯底700包括Si襯底701，掩埋絕緣體702，和SOI層703。下一步，直接在SOI層703的頂上外延生長Ge層704，如圖9(b)所示。可選地，為了提高Ge層的質量，在Ge層704之前生長薄Si籽晶層(5-30nm)。為了避免三維生長，保持很低的初始Ge生長的溫度(約300℃-350℃)。然後，在生長初始Ge層後，可以將溫度升高以生長層的剩餘部分。通常，在生長後，Ge層高度弛豫，但是具有約109cm-2的高螺旋位錯密度。為了減少位錯密度，將材料退火以提供圖9(c)示出的結構。可以在均勻溫度下實行退火，或使用循環退火，如在美國專利No.6,635,110中描述的，在此通過參考引入其內容。在圖9(c)中，標號705指由相互擴散引起的Si1-xGex層，並且標號706指在相互擴散後剩餘的頂部Ge層。
退火的溫度和次數依賴於Ge層的厚度，無論該層是否均勻生長或構圖過，並且無論下面的絕緣體是否是非晶或結晶絕緣體。採用退火以減小在最終的多層結構中的螺旋位錯。典型的退火溫度為從約750℃到約900℃。然而，退火主要有利於減小位錯密度並且提高材料的質量，並且因此必須使用掩埋絕緣層以限制相互擴散的Si。退火後，通過向下蝕刻到掩埋氧化物層並且隨後用絕緣材料回填形成隔離區域707，如圖9(d)所示。在圖中，所示的絕緣隔離區域707在與Ge有源區域相同的高度上，但是通常，隔離區域不必與Ge有源區域高度相同。然而，隔離區域707應該足夠厚以覆蓋在Si/Ge界面附近的高缺陷區域。這確保表面電極經過隔離區域邊緣時不與高缺陷區域接觸，其可能引起額外的器件洩漏。
下一步，分別形成交替p型和n型接觸709和708，如圖9(e)和9(f)所示。示出首先形成p型注入，接著形成n型注入，然而注入的次序可以相反。在優選實施例中，通過使用抗蝕劑或介質掩膜的離子注入形成接觸。在每種核素注入後，將接觸退火以激活注入元素。可選地，可以注入這兩組接觸然後同時退火。對n型接觸，優選摻雜劑核素為As，P或Sb，而對p型接觸，優選摻雜劑核素為B。應該保持注入深度足夠淺，以便摻雜劑核素保持與Ge層的底部附近的缺陷層較遠。因此，在優選實施例中，對n型和p型接觸，注入摻雜劑濃度的峰與表面的距離僅約5-30nm。
隨後形成導電電極710，如圖9(g)中所示。可以通過多種方法製造該電極，包括但不僅限於蒸發，濺射或化學氣相沉積。同樣可以通過多種技術進行電極構圖，例如脫膜(lift-off)，沉積和蝕刻或化學機械拋光。電極電阻應該足夠低，以便器件的性能不受RC延遲限制。並且因此叉指的最理想厚度和寬度是器件區域(其影響電容)和叉指材料的電阻率的函數。例如，對10×10μm2的有源區域，電容典型地為50fF。因此，為了獲得30GHz的帶寬，電極電阻應該小於約100Ω。對具有200nm寬的Al叉指，其對應的厚度範圍約150到300nm。對方形器件結構，因為電容受器件區域限制，當電極電阻保持恆定時，期望保持器件區域儘可能的小，而不影響有效收集入射光的性能。器件區域還不應該大於將光耦合到器件的有源區域所需的區域，以使光與暗電流的比率最大。給定這些條件，優選在100μm2到1000μm2範圍內的器件區域。
電極材料的另一個要求是，它應該與n型或p型Ge有較好的歐姆接觸。然而，給定Ge的窄帶隙，這一般不是問題，並且可以與幾乎任何金屬形成足夠的歐姆接觸。用於電極的候選金屬包括但不僅限於Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，ITO及其組合。這裡還預期前述金屬的矽化物和鍺化物。
在圖9(a)-9(g)中示出的工藝還包括抗反射覆層的沉積。可以在電極形成後沉積抗反射覆層，如圖4中所示，或在工藝的更早階段。在圖5中描述的表面SiGe層還可以在生長Ge層後立即生長或優選在完成循環退火後生長。後一情況可以防止樣品表面附近位錯的形成，其對應器件性能具有更大的負面影響。表面SiGe層還可以在隔離層形成後選擇沉積，其具有可以覆蓋任何剩餘暴露側壁的優點，從而減少側壁引起洩漏的機會。有利地，在隔離區域形成後可以生長整個Ge層。此實施例具有僅在小區域生長Ge層的優點，並且因此有利於減少在生長和隨後的退火期間的缺陷。然而，在此實施例中必須小心，以確保下部的側壁在生長後沒有暴露以防止從接觸此高缺陷區域的電極的洩漏。
雖然參考附圖及其優選實施例具體示出和描述了本發明，但是本領域的技術人員應該明白，只要不脫離本發明的精神和範圍，可以在形式和細節上進行前述和其它改變。因此，本發明僅受附加權利要求的範圍的限制。
權利要求
1.一種半導體光電探測器，包括第一層，單晶半導體襯底；第二層，絕緣材料，位於所述第一層上；第三層，包括基本上Si，位於所述第二層上；第四層，包括基本上Ge，位於所述第三層上，所述第四層具有表面層；隔離區域，圍繞所述第三層和所述第四層，並具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個相互交叉部件，其中所述第四層的與一個電極緊接相鄰的整個部分摻雜為n型，並且所述第四層的與最近鄰電極緊接相鄰的整個部分摻雜為p型。
2.根據權利要求1的半導體光電探測器，其中所述單晶半導體襯底是Si並且所述第二層是氧化矽。
3.根據權利要求1的半導體光電探測器，其中所述第四層具有大於50nm的厚度，並且所述第三層和所述第四層的結合厚度小於500nm。
4.根據權利要求3的半導體光電探測器，其中所述第三層和所述第四層的結合平均Ge濃度大於80％。
5.根據權利要求1的半導體光電探測器，其中所述第二層具有厚度t2和折射率n2，從而遵循如下關係0.5(i+0.4)(λ/n2)＜t2＜0.5(i+0.6)(λ/n2)，其中i為整數，λ是入射光在真空中的波長。
6.根據權利要求1的半導體光電探測器，其中所述第三層具有厚度t3和折射率n3，並且所述第四層具有厚度t4和折射率n4，從而遵循如下關係(i+0.9)(λ/2)＜t3n3+t4n4＜(i+1.1)(λ/2)，其中i為整數，λ是入射光在真空中的波長。
7.根據權利要求1的半導體光電探測器，其中相鄰的n型和p型摻雜區域分開的距離在0.1μm到1.0μm的範圍內。
8.根據權利要求1的半導體光電探測器，其中所述電極包括Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，ITO以及它們各自的矽化物和/或鍺化物或其組合。
9.根據權利要求1的半導體光電探測器，還包括透明介質層，在所述表面層的不與所述電極直接接觸的部分上，並且具有在1和所述第四層的折射率之間的折射率以便作為抗反射覆層。
10.根據權利要求1的半導體光電探測器，還包括Si1-xGex的第五層，在所述第三層和所述第四層之間，並且由所述第三層中的Si和所述第四層中的Ge之間的相互擴散形成。
11.根據權利要求10的半導體光電探測器，其中所述第三層和所述第四層以及所述第五層的結合厚度小於500nm，並且所述第四層的剩餘部分具有大於50nm的厚度。
12.根據權利要求11的半導體光電探測器，其中所述第三層和所述第四層以及所述第五層的結合平均Ge濃度大於80％。
13.一種半導體光電探測器，包括第一層，單晶半導體襯底；第二層，絕緣材料，位於所述第一層上；第三層，包括基本上Si，位於所述第二層上；第四層，包括基本上Ge，位於所述第三層上，所述第四層具有表面層；隔離區域，圍繞所述第三層和所述第四層，並具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個相互交叉部件，其中交替電極包括第一組電極，以及在所述第一組電極的任一側的最近鄰電極包括第二組電極，並且其中所述第四層的與所述第一組電極緊接相鄰的整個部分摻雜為一種導電類型，以及所述第四層的與所述第二組電極緊接相鄰的整個部分與所述第四層的剩餘部分的摻雜相同。
14.根據權利要求13的半導體光電探測器，其中所述第四層的與所述第一電極緊接相鄰的整個部分摻雜為n型，並且所述第二電極的費米能和所述第四層的價帶邊緣之間的差別小於Eg/2，其中Eg是所述第四層的帶隙。
15.根據權利要求13的半導體光電探測器，其中所述第四層的與所述第一電極緊接相鄰的整個部分摻雜為p型，並且所述第四層的導帶邊緣和所述第二電極的費米能之間的差別小於Eg/2，其中Eg是所述第四層的帶隙。
16.一種半導體光電探測器，包括第一層，單晶半導體襯底；第二層，絕緣材料，位於所述第一層上；第三層，包括基本上Si，位於所述第二層上；第四層，包括基本上Ge，位於所述第三層上，所述第四層具有表面層；隔離區域，圍繞所述第三層和所述第四層，並具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個相互交叉部件，其中交替電極包括第一組電極，以及在所述第一組電極的任一側的最近鄰電極包括第二組電極，並且所述第四層的與所述第一和第二組電極緊接相鄰的整個部分與所述第四層的剩餘部分的摻雜相同。
17.根據權利要求16的半導體光電探測器，其中所述第一電極的費米能和所述第四層的價帶邊緣之間的差別小於Eg/2，並且所述第四層的導帶邊緣和所述第二電極的費米能之間的差別小於Eg/2，其中Eg是所述第四層的帶隙。
18.一種半導體光電探測器，包括第一層，單晶半導體襯底；第二層，絕緣材料，位於所述第一層上；第三層，包括基本上Si1-xGex，在所述第二層上，所述第三層具有表面層，其中所述Ge濃度x從與所述第二層相鄰的最小值連續變化到在所述表面層處的最大值；隔離區域，圍繞所述第三層，並具有與所述第三層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個相互交叉部件，其中所述第三層的與一個電極緊接相鄰的整個部分摻雜為n型，並且所述第三層的與最近鄰電極緊接相鄰的整個部分摻雜為p型。
19.根據權利要求18的半導體光電探測器，其中所述第三層的厚度在50nm到500nm之間的範圍內。
20.根據權利要求19的半導體光電探測器，其中所述第三層的平均Ge濃度大於80％。
21.一種半導體光電探測器，包括第一層，單晶半導體襯底；第二層，絕緣材料，在所述第一層上；第三層，包括基本上Si，造所述第二層上；第四層，包括基本上Ge，在所述第三層上；第五層，包括基本上Si1-zGez，並具有表面層，在所述第四層上；隔離區域，圍繞所述第三層和所述第四層以及所述第五層，並具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個相互交叉部件，其中所述第五層的與一個電極緊接相鄰的整個部分摻雜為n型，並且所述第五層的與最近鄰電極緊接相鄰的整個部分摻雜為p型。
22.根據權利要求21的半導體光電探測器，其中所述第五層的厚度和Ge濃度是這樣，以使所述第五層不超過熱力學穩定的厚度限制。
23.根據權利要求21的半導體光電探測器，其中所述第四層具有大於50nm的厚度，並且所述第三層和所述第四層以及所述第五層的結合厚度小於500nm。
24.一種半導體光電探測器，包括第一層，單晶半導體襯底；第二層，絕緣材料，在所述第一層上；第三層，包括基本上Ge，並具有表面層，在所述第二層上；隔離區域，圍繞所述第三層，並具有與所述第三層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個相互交叉部件，其中所述第三層的與一個電極緊接相鄰的整個部分摻雜為n型，並且所述第三層的與最近鄰電極緊接相鄰的整個部分摻雜為p型。
25.根據權利要求24的半導體光電探測器，其中所述第二層是結晶氧化物。
26.根據權利要求25的半導體光電探測器，其中所述第二層包括(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2或其組合。
27.根據權利要求24的半導體光電探測器，其中所述第三層的厚度在50nm到500nm之間的範圍內。
28.一種半導體集成電路，包括根據權利要求1的光電探測器和多個SOI MOSFET器件，其中所述MOSFET器件和所述光電探測器之間共享所述單晶半導體襯底和所述絕緣材料的第二層。
29.根據權利要求28的半導體集成電路，其中所述單晶半導體襯底是Si並且所述第二層是氧化矽。
30.根據權利要求28的半導體集成電路，其中所述多個SOI MOSFET器件連入CMOS電路中。
31.一種半導體集成電路，包括根據權利要求13的光電探測器和多個SOI MOSFET器件，其中所述MOSFET器件和所述光電探測器之間共享所述單晶半導體襯底和所述絕緣材料的第二層。
32.根據權利要求31的半導體集成電路，其中所述單晶半導體襯底是Si並且所述第二層是氧化矽。
33.根據權利要求31的半導體集成電路，其中所述多個SOI MOSFET器件連入CMOS電路中。
34.一種半導體集成電路，包括根據權利要求16的光電探測器和多個SOI MOSFET器件，其中所述MOSFET器件和所述光電探測器之間共享所述單晶半導體襯底和所述絕緣材料的第二層。
35.根據權利要求34的半導體集成電路，其中所述單晶半導體襯底是Si並且所述第二層是氧化矽。
36.根據權利要求34的半導體集成電路，其中所述多個SOI MOSFET器件連入CMOS電路中。
37.一種半導體集成電路，包括根據權利要求18的光電探測器和多個SOI MOSFET器件，其中所述MOSFET器件和所述光電探測器之間共享所述單晶半導體襯底和所述絕緣材料的第二層。
38.根據權利要求37的半導體集成電路，其中所述單晶半導體襯底是Si並且所述第二層是氧化矽。
39.根據權利要求37的半導體集成電路，其中所述多個SOI MOSFET器件連入CMOS電路中。
40.一種半導體集成電路，包括根據權利要求21的光電探測器和多個SOI MOSFET器件，其中所述MOSFET器件和所述光電探測器之間共享所述單晶半導體襯底和所述絕緣材料的第二層。
41.根據權利要求40的半導體集成電路，其中所述單晶半導體襯底是Si並且所述第二層是氧化矽。
42.根據權利要求40的半導體集成電路，其中所述多個SOI MOSFET器件連入CMOS電路中。
43.一種半導體集成電路，包括根據權利要求24的光電探測器和多個SOI MOSFET器件，其中所述MOSFET器件和所述光電探測器之間共享所述單晶半導體襯底和所述絕緣材料的第二層。
44.根據權利要求43的半導體集成電路，其中所述單晶半導體襯底是Si並且所述第二層是氧化矽。
45.根據權利要求43的半導體集成電路，其中所述多個SOI MOSFET器件連入CMOS電路中。
46.一種半導體集成電路，包括根據權利要求1的光電探測器，並且還包括多個體MOSFET器件，其中所述MOSFET器件和所述光電探測器之間共享所述單晶半導體襯底，並且所述絕緣材料的第二層僅位於所述半導體光電探測器下面的區域中。
47.一種半導體集成電路，包括根據權利要求24的光電探測器，並且還包括多個體MOSFET器件，其中所述MOSFET器件和所述光電探測器之間共享所述單晶半導體襯底，並且所述絕緣材料的第二層僅位於所述半導體光電探測器下面的區域中。
48.根據權利要求47的半導體光電探測器，其中所述第二層是結晶氧化物。
49.一種製造半導體光電探測器的方法，所述方法包括如下步驟形成半導體結構，所述半導體結構包括單晶半導體襯底，絕緣材料的第二層，和包括基本上Si的第三層；外延生長基本上Ge的第四層，所述第四層具有表面層；退火以減少螺旋位錯密度；形成隔離區域，所述隔離區域圍繞所述第三層和所述第四層，並具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；形成與所述表面層相鄰的p型和n型摻雜材料的交替帶，以便在所述交替帶之間保留非有意摻雜材料的區域；在所述表面層上形成一組電極，所述一組電極包括多個相互交叉部件，其中所述電極的與所述表面層接觸的整個部分還與所述p型和n型摻雜材料帶接觸。
50.根據權利要求49的方法，其中所述第四層具有大於50nm的厚度，並且所述第三層和所述第四層的結合厚度小於500nm。
51.根據權利要求49的方法，其中所述第三層和所述第四層的結合平均Ge濃度大於80％。
52.根據權利要求49的方法，還包括在生長所述Ge的第四層之前形成Si籽晶層。
53.根據權利要求49的方法，其中通過離子注入和隨後退火形成所述p型和n型摻雜材料帶。
54.根據權利要求49的方法，還包括在所述表面層的不與所述電極直接接觸的部分上沉積透明介質材料，所述透明介質材料具有在1和所述第四層的折射率之間的折射率以便作為抗反射覆層。
55.根據權利要求49的方法，其中在750℃和900℃之間的溫度範圍內進行所述退火。
56.根據權利要求49的方法，其中所述退火在所述Si的第三層和所述Ge的第四層之間形成Si1-xGex附加層，作為相互擴散的結果。
57.根據權利要求49的方法，其中所述Si的第三層和所述Ge的第四層在退火期間相互擴散以形成Ge濃度為x的Si1-xGex層，x從與所述第二層相鄰的最小值連續變化到在所述表面層處的最大值。
58.一種製造半導體光電探測器的方法，所述方法包括如下步驟形成半導體結構，所述半導體結構包括單晶半導體襯底，絕緣材料的第二層，和包括基本上Si的第三層；外延生長基本上Ge的第四層；外延生長基本上Si1-zGez的第五層，所述第五層具有表面層；退火以減少螺旋位錯密度；形成隔離區域，所述隔離區域圍繞所述第三層和所述第四層以及所述第五層，並具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；形成與所述表面層相鄰的p型和n型摻雜材料的交替帶，以便在所述交替帶之間保留非有意摻雜材料的區域；以及在所述表面層上形成一組電極，所述一組電極包括多個相互交叉部件，其中所述電極的與所述表面層接觸的整個部分還與所述n型或所述p型摻雜材料接觸。
59.根據權利要求58的方法，其中在所述退火之後但是在所述隔離區域形成之前生長所述基本上Si1-zGez的第五層。
60.根據權利要求58的方法，其中在所述隔離區域形成步驟之後但是在所述p型和n型摻雜材料的交替帶形成之前生長所述基本上Si1-zGez的第五層。
61.一種製造半導體光電探測器的方法，所述方法包括如下步驟形成包括單晶半導體的半導體結構；外延生長結晶絕緣材料的第二層；外延生長基本上Ge的第三層，所述第三層具有表面層；退火以減少螺旋位錯密度；形成隔離區域，所述隔離區域圍繞所述第三層，並具有與所述第三層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；形成與所述表面層相鄰的p型和n型摻雜材料的交替帶，以便在所述交替帶之間保留非有意摻雜材料的區域；以及在所述表面層上形成一組電極，所述一組電極包括多個相互交叉部件，其中所述電極的與所述表面層接觸的整個部分還與所述n型或所述p型摻雜材料接觸。
62.根據權利要求61的方法，其中所述第二層包括(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2或其組合。
全文摘要
本發明專注於與Si CMOS技術兼容的高速、高效率光電探測器的製造問題。該結構包括薄SOI襯底上的Ge吸收層，並利用了隔離區域，交替n型和p型接觸，以及低電阻表面電極。該器件通過利用掩埋絕緣層以隔離在下面的襯底中產生的載流子獲得高帶寬，通過利用Ge吸收層在寬譜上獲得高量子效率，通過利用薄吸收層和窄電極間距獲得低電壓操作，並且通過其平面結構和IV族吸收材料的使用與CMOS器件兼容。用於製造光電探測器的方法使用在薄SOI或外延氧化物上直接生長Ge，並且隨後熱退火以獲得高質量吸收層。此方法限制了相互擴散的Si的量，從而允許退火Ge層而不會由下面的Si引起Ge層的顯著稀釋。
文檔編號H01L31/101GK1918713SQ200580005006
公開日2007年2月21日 申請日期2005年2月22日 優先權日2004年2月24日
發明者J·O·初, G·K·德林格爾, A·格裡爾, S·J·克斯特, 歐陽齊慶, J·D·紹布 申請人:國際商業機器公司