具有平面功函數材料層的替代柵電極的製作方法

2023-11-09 22:46:17 1

具有平面功函數材料層的替代柵電極的製作方法
【專利摘要】在替代柵方案中，在柵極腔中的底面和側壁表面上沉積連續材料層。去除所述連續材料層的垂直部分，以形成其垂直部分不延伸到所述柵極腔的頂部的柵極部件。所述柵極部件可以用作柵極電介質或功函數材料部分以形成增強替代柵場效應電晶體的性能的柵極結構。
【專利說明】具有平面功函數材料層的替代柵電極
【技術領域】
[0001]本發明涉及半導體結構，特別地，涉及金屬氧化物半導體場效應電晶體(MOSFET)及其製造方法，所述MOSFET具有被配置為提供減小的寄生電容和/或低電阻的高性能替代柵電極(replacement gate electrode)。
【背景技術】
[0002]替代柵金屬氧化物半導體場效應電晶體(MOSFET)可以容納高介電常數(高k)柵極電介質材料，所述高k柵極電介質材料由於分解或者其它結構性劣化機制而導致在高溫下易於劣化。通過在沉積柵極電介質和柵電極之前形成激活的源極區和漏極區以及可選地形成金屬半導體合金，形成替代柵M0SFET。替代柵MOSFET採用通常被稱為「柵極腔」的凹陷區域，該凹陷區域隨後被柵極電介質和柵電極填充。通常通過去除一次性(disposable)柵極結構形成所述凹陷區域。由於通過填充所述柵極腔，柵極電介質和柵電極「替代」所述一次性柵極結構，通常為高k柵極電介質材料的柵極電介質材料跟隨所述凹陷區域的輪廓。
[0003]採用替代柵方案來製造高性能器件的一個挑戰是使用具有高電導率的導電材料填充柵極腔。由於用作功函數材料層的材料的相對較高的電導率，替代柵極導體結構的總體電導率受到限制。儘管最佳功函數材料層可以分別為P型場效應電晶體和η型場效應電晶體提供適當的功函數水平，但是這種功函數材料層不提供像填充柵極腔的剩餘部分的導電填充材料那麼高的電導率。此外，在柵極腔的側壁上功函數材料層的存在減小了柵極腔的寬度，從而導電填充材料能夠佔據的體積減小。另外，與在柵極腔的側壁上功函數材料層的存在相結合的、伴隨著按比例縮小的寬度減小可引起在用導電填充材料填充柵極腔期間形成空隙(void)。上述因素的組合隨著器件持續按比例縮小而促進了替代柵結構中柵極導體的電阻率的顯著增加，並且限制了先進替代柵場效應電晶體的性能。

【發明內容】

[0004]提供了替代柵功函數材料疊層(stack)，所述疊層提供了大約為矽的導帶的能級的功函數。在去除了一次性柵極疊層之後，在柵極腔中形成柵極電介質層。直接在柵極電介質層上沉積包括金屬和非金屬元素的金屬性層。沉積並且平面化至少一個阻擋層以及金屬層以填充柵極腔。金屬性層包括功函數為約4.0eV,具體地，小於4.4eV的材料，並且可以包括選自碳化鉭和鉿-矽合金的材料。由此，金屬性層可以提供增強採用矽溝道的η型場效應電晶體的性能的功函數。
[0005]根據本公開的一個方面，提供了一種形成半導體結構的方法。所述方法包括:在半導體襯底上形成被平面化電介質層側向(laterally)包圍的柵極腔，其中所述半導體襯底的頂面在所述柵極腔的底部被暴露；在所述柵極腔中形成柵極電介質層；在所述柵極腔中的所述柵極電介質層上形成至少一個平面功函數材料部分，所述至少一個平面功函數材料部分具有從所述平面化電介質層的最頂面凹陷的最頂面；以及使用與所述至少一個平面功函數材料部分接觸的金屬層填充所述柵極腔。[0006]根據本公開的另一方面，提供了一種半導體結構，其包括:平面化電介質層，其具有平面的最頂面並且位於半導體襯底上；u形柵極電介質,其位於所述半導體襯底上並且嵌入在所述平面化電介質層中；至少一個平面功函數材料部分，其位於所述U形柵極電介質內並且具有從所述平面化電介質層的最頂面凹陷的最頂面；以及金屬部分，其具有與所述平面化電介質層的所述頂面共面的頂面。
【專利附圖】

【附圖說明】
[0007]圖1是根據本公開的實施例、在形成一次性柵極層級(level)層之後的示例性半導體結構的垂直橫截面視圖。
[0008]圖2是根據本公開的實施例、在對一次性柵極結構構圖以及形成源極/漏極擴展(extension)區之後的所述示例性半導體結構的垂直橫截面視圖。
[0009]圖3是根據本公開的實施例、在形成源極/漏極溝槽之後的所述示例性半導體結構的垂直橫截面視圖。
[0010]圖4是根據本公開的實施例、在形成嵌入式應力生成源極/漏極區之後的所述示例性半導體結構的垂直橫截面視圖。
[0011]圖5是根據本公開的實施例、在平面化電介質層的沉積和平面化之後的所述示例性半導體結構的垂直橫截面視圖。
[0012]圖6是根據本公開的實施例、在去除所述一次性柵極結構之後的所述示例性半導體結構的垂直橫截面視圖。
[0013]圖7是根據本公開的實施例、在形成柵極電介質層之後的所述示例性半導體結構的垂直橫截面視圖。
[0014]圖8是根據本公開的實施例、在形成第一功函數材料層之後的所述示例性半導體結構的垂直橫截面視圖。
[0015]圖9是根據本公開的實施例、在第一回蝕(etch back)處理之後的示例性半導體結構的垂直橫截面視圖。
[0016]圖10是根據本公開的實施例、在從第二類型場效應電晶體區域去除所述第一功函數材料層的剩餘部分之後的所述示例性半導體結構的垂直橫截面視圖。
[0017]圖11是根據本公開的實施例、在形成第二功函數材料層之後的所述示例性半導體結構的垂直橫截面視圖。
[0018]圖12是根據本公開的實施例、在第二回蝕處理之後的所述示例性半導體結構的垂直橫截面視圖。
[0019]圖13是根據本公開的實施例、在沉積導電填充層之後的所述示例性半導體結構的垂直橫截面視圖。
[0020]圖14是在平面化之後的所述示例性半導體結構的垂直橫截面視圖。
[0021]圖15是在形成接觸層級電介質層和接觸過孔結構之後的所述示例性半導體結構的垂直橫截面視圖。
【具體實施方式】
[0022]如上所述，本公開涉及具有雙功函數材料柵極和高k柵極電介質的半導體結構及其製造方法，現在將結合附圖詳細描述該半導體結構和方法。在本申請中提及的、且在圖中示例的相似和對應的元件用相似的附圖標記表示。附圖不一定按比例繪製。
[0023]參考圖1，根據本公開實施例的示例性半導體結構包括半導體襯底8，隨後在所述半導體襯底8上形成場效應電晶體的各種部件。半導體襯底8可以是全部包含體半導體材料的體襯底，或者絕緣體上半導體(SOI)襯底(未示出)，所述SOI襯底包含頂部半導體層、位於頂部半導體層下方的掩埋絕緣體層以及位於掩埋絕緣體層下方的底部半導體層。
[0024]半導體襯底8中的半導體材料的各部分可以以不同的摻雜劑濃度水平用η型或P型電摻雜劑摻雜。例如，半導體襯底8可以包括下伏的(underlying)半導體層10、形成在第一器件區域(圖1中左側區域)中的第二導電類型阱12A、以及形成在第二器件區域(圖1中右側區域)中的第一導電類型阱12B。第一導電類型阱12B被摻雜有第一導電類型的摻雜劑，所述第一導電類型可以是η型或P型。第二導電類型阱12Α可以被摻雜有第二導電類型的摻雜劑，該第二導電類型與第一導電類型相反。如果第一導電類型是P型，則第二導電類型是η型，反之亦然。
[0025]淺溝槽隔離結構20被形成為使第一導電類型阱12Β和第二導電類型阱12Α中的每一者被側向分隔。典型地，第一導電類型阱12Β和第二導電類型阱12Α中的每一者被淺溝槽隔離結構20的鄰接(contiguous)部分側向包圍。如果半導體襯底8是絕緣體上半導體襯底，則第一導電類型阱12B和第二導電類型阱12A的底面可以與掩埋絕緣體層(未示出)接觸，該掩埋絕緣體層與淺溝槽隔離結構20相結合將第一導電類型阱12B和第二導電類型阱12A中的每一者與半導體襯底8的其它半導體部分電隔離。在一個實施例中，淺溝槽隔離結構的最頂面可以與第一導電類型阱12B和第二導電類型阱12A的最頂面基本共面。
[0026]一次性柵極層級層被沉積在半導體襯底8上作為毯式層(blanket layer),即，作為未構圖的連續層。一次性柵極層級層可以包括例如一次性柵極電介質層23L、一次性柵極材料層27L和一次性柵極帽蓋(cap)電介質層29L的垂直疊層。一次性柵極電介質層23L可以是例如氧化矽層、氮化矽層或氧氮化矽的層。一次性柵極電介質層23L的厚度可以為Inm-1Onm,但也可以採用更小和更大的厚度。一次性柵極材料層27L包括隨後能夠相對於隨後要形成的平面化電介質層的電介質材料被選擇性去除的材料。例如，一次性柵極材料層27L可以包括諸如多晶半導體材料或非晶半導體材料的半導體材料。一次性柵極材料層27L的厚度可以為30nm-300nm，但也可以採用更小和更大的厚度。一次性柵極帽蓋電介質層29L可以包括諸如氧化矽、氮化矽或氧氮化矽的電介質材料。一次性柵極帽蓋電介質層29L的厚度可以為3nm-30nm，但也可以採用更小和更大的厚度。儘管用包括一次性柵極電介質層23L、一次性柵極材料層27L和一次性柵極帽蓋電介質層29L的垂直疊層的一次性柵極層級層來示例本公開，但是也可以採用任何其它一次性柵極層級層，只要該一次性柵極層級層中的(一種或多種)材料能夠相對於隨後要形成的平面化電介質層被選擇性地去除。
[0027]參考圖2，對一次性柵極層級層(29L、27L、23L)進行光刻構圖以形成一次性柵極結構。具體地，在一次性柵極層級層(29L、27L、23L)的最頂面之上施加光致抗蝕劑(未示出)並且通過光刻曝光和顯影對所述光致抗蝕劑進行光刻構圖。通過蝕刻將光致抗蝕劑中的圖形轉移到一次性柵極層級層(29L、27L、23L)中，所述蝕刻可以是諸如反應離子蝕刻的各向異性蝕刻。圖形轉移之後的一次性柵極層級層(29L、27L、23L)的剩餘部分構成一次性柵極結構。[0028]一次性柵極疊層可以包括，例如，形成在第一器件區域中的第二導電類型阱12A
之上的第--次性柵極結構、以及形成在第二器件區域中的第一導電類型阱12B之上的第
二一次性柵極結構。第一一次性柵極結構是第一一次性柵極電介質部分23A、第一一次性柵極材料部分27A和第一一次性柵極帽蓋部分29A的疊層，並且第二一次性柵極結構是第二一次性柵極電介質部分23B、第二一次性柵極材料部分27B和第二一次性柵極帽蓋部分29B的疊層。第一一次性柵極帽蓋部分29A和第二一次性柵極帽蓋部分29B是一次性柵極帽蓋電介質層29L的剩餘部分。第一一次性柵極材料部分27A和第二一次性柵極材料部分27B是一次性柵極材料層27L的剩餘部分。第一一次性柵極電介質部分23A和第二一次性柵極電介質部分23B是一次性柵極電介質層23L的剩餘部分。
[0029]可以採用掩蔽離子注入來形成各種源極/漏極擴展區。例如，可以將第一導電類
型的摻雜劑注入到第二導電類型阱12A的未被第--次性柵極結構(23A、27A、29A)覆蓋的
部分中，以形成具有第一導電類型的摻雜的第一源極/漏極擴展區14A。在該注入期間可以通過構圖的光致抗蝕劑(未示出)來掩蔽第一導電類型阱12B，以防止在其中注入另外的第一導電類型的摻雜劑。此處使用的「源極/漏極擴展區」共同地表示源極擴展區和漏極擴展區。類似地，可以將第二導電類型的摻雜劑注入到第一導電類型阱12B的未被第二一次性柵極結構(23B、27B、29B)覆蓋的部分中，以形成第二源極/漏極擴展區14B。在該注入期間可以通過另一構圖的光致抗蝕劑(未示出)來掩蔽第二導電類型阱12A，以防止在其中注入第二導電類型的摻雜劑。
[0030]參考圖3，例如，通過保形的(conformal)電介質材料層的沉積和各向異性蝕刻，在每一個一次性柵極結構的側壁上形成柵極間隔物(spacer)。所述柵極間隔物可以包括形
成在第--次性柵極結構(23A、27A、29A)周圍的第一柵極間隔物52A和形成在第二一次性`柵極結構(23B、27B、29B)周圍的第二柵極間隔物52B。
[0031]在一個實施例中，可以從半導體襯底的未被一次性柵極結構、柵極間隔物(52A、52B)或淺溝槽隔離結構20覆蓋的部分去除半導體材料，以在半導體襯底8中形成腔。例如，可以通過去除第二導電類型阱12A和第一導電類型阱12B的半導體材料的各向異性蝕亥IJ，在第一器件區域中形成第一源極/漏極腔13A，並且在第二器件區域中形成第二源極/漏極腔13B。第一和第二源極/漏極腔(13A、13B)的深度不超過第二導電類型阱12A和第一導電類型阱12B的深度，並優選不超過淺溝槽隔離結構20的深度。第一和第二源極/漏極腔(13A、13B)可以具有與柵極間隔物(52A、52B)的外側壁的底部垂直一致的基本垂直的側壁。
[0032]參考圖4，可以沉積並且光刻構圖第一電介質襯裡(liner)(未示出)以覆蓋第二器件區域，同時暴露第一源極/漏極腔13A上的半導體表面。通過相對於第二導電類型阱12A的半導體材料晶格失配的半導體材料的選擇性外延，形成第一嵌入式應力生成源極/漏極區 16A。
[0033]例如，如果第二導電類型阱12A包括P摻雜的單晶矽並且要在第二器件區域中形成η型場效應電晶體，則第一嵌入式應力生成源極/漏極區16A可以包括η摻雜的單晶矽碳合金材料，在該單晶矽碳合金材料中，以原子濃度計碳濃度為0%到2.5%，該濃度是碳在矽中的溶度極限。在這種情況下，第一嵌入式應力生成源極/漏極區16Α沿著連接兩個第一嵌入式應力生成源極/漏極區16Α的方向在η型場效應電晶體的溝道中施加縱向張應力。沿著η型場效應電晶體的溝道的方向的縱向張應力增加了溝道區中少數載流子(電子)的遷移率，並因此增加了 η型場效應電晶體的導通電流。
[0034]或者，如果第二導電類型阱12Α包括η摻雜的單晶矽並且要在第一器件區域中形成P型場效應電晶體，則第一嵌入式應力生成源極/漏極區16Α可以包括P摻雜的單晶矽鍺合金材料，在該單晶矽鍺合金材料中，以原子濃度計鍺濃度可以為0%到30%。在這種情況下，第一嵌入式應力生成源極/漏極區16Α沿著連接兩個第一嵌入式應力生成源極/漏極區16Α的方向在P型場效應電晶體的溝道中施加縱向壓應力。沿著P型場效應電晶體的溝道的方向的縱向壓應力增加了溝道區中少數載流子(空穴)的遷移率，並因此增加了 P型場效應電晶體的導通電流。
[0035]可以沉積並且光刻構圖第二電介質襯裡(未示出)以覆蓋第一器件區域，同時暴露第一源極/漏極腔13Α上的半導體表面。從第二源極/漏極腔13Β的側壁和底面去除第一電介質襯裡的任何剩餘部分，使得第一導電類型阱12Β的半導體表面在第二源極/漏極腔13Β的側壁和底面處被暴露。通過相對於第一導電類型阱12Α的半導體材料晶格失配的半導體材料的選擇性外延，形成第二嵌入式應力生成源極/漏極區16Β。
[0036]第二嵌入式應力生成源極/漏極區16Β的材料可以提供與第一嵌入式應力生成源極/漏極區16Α所產生的應力類型相反類型的應力。因此，如果第一嵌入式應力生成源極/漏極區16Α產生縱向張應力，則第二嵌入式應力生成源極/漏極區16Β產生縱向壓應力。例如，第一導電類型阱12Β可以包括η摻雜的單晶矽，並且第二嵌入式應力生成源極/漏極區16Β可以包括P摻雜的單晶矽鍺合金材料，在該單晶矽鍺合金材料中，以原子濃度計鍺濃度可以為0%到30%。
[0037]或者，如果第一嵌入式應力生成源極/漏極區16Α產生縱向壓應力，則第二嵌入式應力生成源極/漏極區16Β產生縱向張應力。例如，第一導電類型阱12Β可以包括P摻雜的單晶矽，並且第二嵌入式應力生成源極/漏極區16Β可以包括η摻雜的單晶矽碳合金材料，在該單晶矽碳合金材料中，以原子濃度計碳濃度可以為0%到2.5%。
[0038]第一和第二嵌入式應力生成源極/漏極區16Α的最頂面可以相對於第一和第二一次性柵極電介質部分(23Α、23Β)的底面的平面向上抬高、共面或向下凹陷，這取決於選擇性地沉積在第一和第二源極/漏極腔(13Α、13Β)中的外延材料的量。
[0039]第一嵌入式應力生成源極區(16Α中的一個)和第一嵌入式應力生成漏極區(16Α中的另一個)中的每一者與隨後用作第一場效應電晶體的體的第二導電類型阱12Α的單晶半導體材料外延對準。第二嵌入式應力生成源極區(16Β中的一個)和第二嵌入式應力生成漏極區(16Β中的另一個)中的每一者與隨後用作第二場效應電晶體的體的第一導電類型阱12Β的單晶半導體材料外延對準。
[0040]儘管用其中採用嵌入式應力生成源極/漏極區(16Α、16Β)的實施例示例本公開，但是也可以實踐這樣的實施例:其中，用通過摻雜劑的離子注入形成的(一個或多個)源極/漏極區代替所述嵌入式應力生成源極/漏極區(16Α、16Β)中的一個或多個。在這種實施例中，可以將第一導電類型的摻雜劑注入到第二導電類型阱12Α的未被第一一次性柵極結構(23Α、27Α、29Α)和第一柵極間隔物52Α覆蓋的部分中，以形成具有第一導電類型的摻雜的第一源極和漏極區。在第一導電類型摻雜劑的注入期間可以通過光致抗蝕劑(未示出)來掩蔽第一導電類型阱12Β，以防止在其中注入第一導電類型的摻雜劑。類似地，可以將第二導電類型的摻雜劑注入到第一導電類型阱12B的未被第二一次性柵極結構(23B、27B、29B)和第二柵極間隔物52B覆蓋的部分中，以形成具有第二導電類型的摻雜的第二源極和漏極區。在第二導電類型摻雜劑的注入期間可以通過光致抗蝕劑(未示出)來掩蔽第二導電類型阱12A，以防止在其中注入第二導電類型的摻雜劑。
[0041]參考圖5，例如，可以通過沉積金屬層(未示出)並且退火，在半導體襯底8的頂面上的暴露的半導體材料上形成第一金屬半導體合金部分46A和第二金屬半導體合金部分46B。相對於金屬層的反應部分選擇性地去除金屬層的未反應部分。金屬層的反應部分構成金屬半導體合金部分(46A、46B),如果第一和第二嵌入式應力生成源極和漏極區(16A、16B)包含娃,則所述金屬半導體合金部分(46A、46B)可以包括金屬娃化物部分。
[0042]各種金屬半導體合金部分(46A、46B)包括:形成在第一嵌入式應力生成源極區(16A中的一個)上的第一源極側金屬半導體合金部分(46A中的一個)、形成在第一嵌入式應力生成源極區(16A中的另一個)上的第一漏極側金屬半導體合金部分(16A中的另一個)、形成在第二嵌入式應力生成源極區(16B中的一個)上的第二源極側金屬半導體合金部分(46B中的一個)、以及形成在第二嵌入式應力生成源極區(16B中的另一個)上的第二漏極側金屬半導體合金部分(16B中的另一個)。
[0043]可選地，可以在金屬半導體合金部分(46A、46B)、第一和第二一次性柵極結構(23A、27A、29A、23B、27B、29B)以及第一和的第二柵極間隔物(52A、52B)之上沉積電介質襯裡(未示出)。可選地，可以在第一一次性柵極結構(23A、27A、29A)和第二一次性柵極結構(23B、27B、29B)之上分別形成第一應力生成襯裡(未示出)和第二應力生成襯裡(未示出)。第一應力生成襯裡和第二應力生成襯裡可以包括向下伏的結構產生壓應力或張應力的電介質材料，並且可以是通過在各種等離子體條件下的等離子體增強化學氣相沉積而沉積的氮化娃層。
[0044]平面化電介質層60可以沉積在第一應力生成襯裡和/或第二應力生成襯裡(如果存在)之上，或者沉積在金屬半導體合金部分(46A、46B)、第一和第二一次性柵極結構(23A、27A、29A、23B、27B、29B)以及第一和第二柵極間隔物(52A、52B)之上(如果不存在(一個或多個)應力生成襯裡)。優選地，平面化電介質層60是可以被容易地平面化的電介質材料。例如，平面化電介質層60可以是摻雜的矽酸鹽玻璃或未摻雜的矽酸鹽玻璃(氧化矽)。
[0045]平面化電介質層60和任何另外的電介質材料層(其包括第一應力生成襯裡、第二應力生成襯裡以及存在的電介質襯裡中的任何一者或多者)在第一和第二一次性柵極結構(23A、27A、29A、23B、27B、29B)的最頂面上方，即，在第一和第二一次性柵極帽蓋部分(29A、29B)的最頂面上方被平面化。可以例如通過化學機械平面化(CMP)進行所述平面化。平面化電介質層60的平面最頂面此處被稱為平面電介質表面63。在平面化之後，一次性柵極帽蓋部分(29A、29B)的最頂面與平面電介質表面63共面。
[0046]第一源極和漏極擴展區14A、第一嵌入式應力生成源極和漏極區16A、以及第二導電類型阱12A的組合可以被用來隨後形成第一場效應電晶體。第二源極和漏極擴展區14B、第二嵌入式應力生成源極和漏極區16B、以及第一導電類型阱12B的組合可以被用來隨後形成第二類型場效應電晶體。
[0047]參考圖6，通過至少一次蝕刻去除第一一次性柵極結構(23A、27A、29A)和第二一次性柵極結構(23B、27B、29B)。例如，可以通過可以包括各向異性蝕刻、各向同性蝕刻或其組合在內的至少一次蝕刻去除第一和第二一次性柵極結構(23A、27A、29A、23B、27B、29B)。所述至少一次蝕刻可以包括幹法蝕刻和/或溼法蝕刻。用來去除第一和第二一次性柵極結構(23A、27A、29A、23B、27B、29B)的所述至少一次蝕刻優選相對於平面化電介質層60的電介質材料和存在於半導體襯底8上方的任何其它電介質材料層有選擇性。
[0048]在從其中去除了第一一次性柵極結構(23A、27A、29A)的體積中形成了第一柵極腔25A，並且在從其中去除了第二一次性柵極結構(23B、27B、29B)的體積中形成了第二柵極腔25B。在第一柵極腔25A的底部，半導體襯底8的半導體表面，即，第二導電類型阱12A的頂面暴露。在第二柵極腔25B的底部，半導體襯底8的另一半導體表面，即，第一導電類型阱12B的頂面暴露。第一和第二柵極腔(25A、25B)中的每一個被平面化電介質層60側向包圍。第一柵極間隔物52A側向包圍第一柵極腔25A，並且第二柵極間隔物52B側向包圍第二柵極腔25B。第一柵極間隔物52A的內側壁可以是基本垂直的，並且從第二導電類型阱12A的頂面延伸到平面電介質表面63，S卩，平面化電介質層60的最頂面。此外，第二柵極間隔物52B的內側壁可以是基本垂直的，並且從第一導電類型阱12B的頂面延伸到平面化電介質層60的平面電介質表面63。
[0049]參考圖7，可以將半導體襯底8的半導體表面的暴露部分轉化為電介質材料層。例如，可以通過將暴露的半導體材料轉化成電介質材料而在第二導電類型阱12A的暴露表面上形成包含半導體元件的第一電介質層31A，並且可以通過將暴露的半導體材料轉化成電介質材料而在第一導電類型講12B的暴露表面上形成包含半導體兀件的第二電介質層31B。可以通過熱轉化或者等離子體處理來實現包含半導體元件的電介質層(31A、31B)的形成。如果第二導電類型阱12A和第一導電類型阱12B的半導體材料包含矽，則包含半導體元件的電介質層(31A、31B)可以包含氧化矽或氮化矽。包含半導體元件的電介質層(31A、31B)是與下面的半導體表面以及隨後要沉積在其上的柵極電介質接觸的界面電介質層。所述包含半導體元件的電介質層(31A、31B)的厚度可以為0.3nm-l.2nm，但也可以採用更小和更大的厚度。
[0050]在柵極腔(25A、25B)的底面和側壁上以及平面化電介質層60的最頂面上沉積柵極電介質層32L。柵極電介質層32L可以是介電常數大於8.0的高介電常數(高k)材料層。柵極電介質層32L可以包括電介質金屬氧化物，該電介質金屬氧化物是包含金屬和氧的高k材料並且在本領域中已知作為高k柵極電介質材料。可以通過本領域中公知的方法沉積電介質金屬氧化物，所述方法包括例如:化學氣相沉積(CVD)、物理氣相沉積(PVD)、分子束沉積(MBD)、脈衝雷射沉積(PLD)、液態源霧化化學沉積(LSMCD)、原子層沉積(ALD)等。示例性高 k 電介質材料包括 Hf02、Zr02、La203、A1203、TiO2, SrTiO3, LaAlO3, Y2O3、HfOxNy、ZrOxNy、La20xNy、Al20xNy、Ti0xNy、SrTi0xNy、LaA10xNy、Y20xNy、其矽酸鹽及其合金。x 的每個值獨立地為
0.5-3，且y的每個值獨立地為0-2。在水平部分處測量的柵極電介質層32L的厚度可以為
0.9nm到6nm,並且優選為1.0nm到3nm。柵極電介質層32L可以具有Inm量級或更小的有效氧化物厚度。在一個實施例中，柵極電介質層32L是氧化鉿(HfO2)層。
[0051]參考圖8，採用各向異性沉積方法沉積第一功函數材料層34L。第一功函數材料層34L包括具有第一功函數的第一金屬性材料。
[0052]例如，如果第二導電類型阱12A包括P摻雜的單晶半導體材料並且第二器件區域包括η型場效應電晶體，則與該半導體材料的價帶能級相比，第一金屬性材料的功函數可以更靠近該半導體材料的導帶能級。如果第二導電類型阱12A包括P摻雜的單晶矽並且第二器件區域包括η型場效應電晶體，則第一金屬性材料可以具有在矽的導帶能級與中間帶隙能級之間的功函數，所述中間帶隙能級即為位於矽的價帶邊緣與導帶邊緣之間的中間處的能級。在這種情況下，第一金屬性材料可以包括Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。
[0053]如果第二導電類型阱12A包括η摻雜的單晶半導體材料並且第二器件區域包括P型場效應電晶體，則與該半導體材料的導帶能級相比，第一金屬性材料的功函數可以更靠近該半導體材料的價帶能級。如果第二導電類型阱12Α包括η摻雜的單晶矽並且第二器件區域包括P型場效應電晶體，則第一金屬性材料的功函數可以在矽的價帶能級與矽的中間帶隙能級之間。在這種情況下，第一金屬性材料可以包括Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。
[0054]用於沉積第一功函數材料層34L的各向異性沉積方法可以是提供定向沉積的任何方法，以便與垂直表面相比，更多的第一金屬性材料沉積在水平表面上。例如，所述各向異性沉積方法可以是準直的物理氣相沉積(PVD)方法，其中第一金屬性材料在與示例性半導體結構的垂直方向基本平行的方向上向下定向。或者，各向異性沉積方法可以採用射頻物理氣相沉積(RFCVD)濺射和/或具有恆定電壓襯底偏置，即，施加到襯底的恆定電壓偏置。
[0055]在一個實施例中，朝向示例性半導體結構濺射的第一金屬性材料的顆粒的方向與垂直方向(即，與平面化電介質層30的最頂面垂直的方向)的角展度(angular spread)小於30度,優選與垂直方向的角展度小於15度,更優選與垂直方向的角展度小於7.5度。
[0056]該沉積方法固有的各向異性使得第一功函數材料層34L的垂直部分具有比該第一功函數材料層34L的水平部分小的厚度。在第一和第二柵極腔(25A、25B)的底部的第一功函數材料層34L的水平部分的厚度與在第一和第二柵極腔(25A、25B)的側壁上的第一功函數材料層34L的垂直部分的厚度的比率可以大於3.0:1，優選大於4.0:1。因此，第一功函數材料層34L的水平部分具有的厚度是該功函數材料層34L的第一垂直部分的厚度的至少三倍。為了本公開的目的而進行的實驗性準直PVD方法證明了在4:1到5:1的範圍內變化的比率。
[0057]位於第一和第二柵極腔(25A、25B)的底部的第一功函數材料層34L的水平部分的厚度可以為3nm到15nm,但也可以採用更小和更大的厚度。
[0058]參考圖9，進行第一回蝕處理以去除第一功函數材料層34L的垂直部分。第一回蝕處理可以是各向同性蝕刻。例如，第一回蝕處理可以是以相同的蝕刻速率蝕刻第一功函數材料層34L的所有暴露表面部分的溼法蝕刻。或者，第一回蝕處理可以是氣相蝕刻。通過各向同性蝕刻去除第一功函數材料層34L的垂直部分以及第一功函數材料層34L的水平部分的上部。
[0059]第一回蝕處理的持續時間被設定為使得第一功函數材料層34L的所有垂直部分被去除，而第一功函數材料層34L的水平部分未被完全去除。在第一腔25A內的第一功函數材料層34L的剩餘水平部分在此處被稱為第一平面功函數材料部分34，並且在第二腔25B內的第一功函數材料層的剩餘水平部分在此處被稱為一次性功函數材料部分34B，該部分34B在隨後的處理步驟中被去除。在平面化電介質層60上方的第一功函數材料層34L的剩餘水平部分在此處被稱為第一平面功函數金屬層34L』，其全部具有均勻的厚度。
[0060]第一平面功函數材料部分34具有從平面化電介質層60的最頂面凹陷的最頂面。第一平面功函數材料部分34形成在第一柵極腔25A中並且直接位於柵極電介質層32L的內側壁表面的頂面上以及底部上。第一平面功函數材料部分34在第一柵極腔25A中在柵極電介質層32L的一個垂直內側壁與柵極電介質層32L的另一個垂直內側壁之間可以具有均勻的厚度。柵極電介質層32L的內側壁在第一柵極腔25A內的第一平面功函數材料部分34以及第二柵極腔25B內的一次性功函數材料部分34B上方暴露。
[0061]在第一柵極腔25A的底部的第一平面功函數材料部分34的厚度與一次性功函數材料部分34B的厚度相同，並且可以為2.5nm到IOnm,但也可以採用更小和更大的厚度。
[0062]參考圖10，施加並且光刻構圖光致抗蝕劑39，使得光致抗蝕劑39覆蓋第二導電類型阱12A之上的區域，而第一平面功函數金屬層34L』的一部分以及一次性功函數材料部分34B在第一導電類型阱12B之上被暴露。通過可以是溼法蝕刻或幹法蝕刻的蝕刻，去除第一平面功函數金屬層34L』的暴露部分以及一次性功函數材料部分34B。例如通過灰化或溼法蝕刻，去除光致抗蝕劑39。
[0063]參考圖11，採用各向異性沉積方法沉積第二功函數材料層36L。第二功函數材料層36L包括具有第二功函數的第二金屬性材料。
[0064]例如，如果第一導電類型阱12B包括η摻雜的單晶半導體材料並且第一器件區域包括P型場效應電晶體，則與該半導體材料的導帶能級相比，第二金屬性材料的功函數更靠近該半導體材料的價帶能級。如果第一導電類型阱12Β包括η摻雜的單晶矽並且第一器件區域包括P型場效應電晶體，則第二金屬性材料的功函數可以在矽的價帶能級與矽的中間帶隙能級之間。在這種情況下，第二金屬性材料可以包括Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。
[0065]如果第一導電類型阱12B包括P摻雜的單晶半導體材料並且第二器件區域包括η型場效應電晶體，則與該半導體材料的價帶能級相比，第二金屬性材料的功函數更靠近該半導體材料的導帶能級。如果第一導電類型阱12Β包括P摻雜的單晶矽並且第二器件區域包括η型場效應電晶體，則第二金屬性材料的功函數可以在矽的導帶能級與矽的中間帶隙能級之間。在這種情況下，第二金屬性材料可以包括Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。
[0066]用於沉積第二功函數材料層36L的各向異性沉積方法可以是提供定向沉積的任何方法，以便與垂直表面相比，更多的第二金屬性材料沉積在水平表面上。例如，所述各向異性沉積方法可以是準直的物理氣相沉積(PVD)方法，其中，第二金屬性材料在與示例性半導體結構的垂直方向基本平行的方向上向下定向。
[0067]在一個實施例中，朝向示例性半導體結構濺射的第二金屬性材料的顆粒的方向與垂直方向(即，與平面化電介質層30的最頂面垂直的方向)的角展度小於30度，優選與垂直方向的角展度小於15度更優選與垂直方向的角展度小於7.5度。
[0068]該沉積方法固有的各向異性使得第二功函數材料層36L的垂直部分具有比該第二功函數材料層36L的水平部分小的厚度。在第一和第二柵極腔(25A、25B)的底部的第二功函數材料層36L的水平部分的厚度與在第一和第二柵極腔(25A、25B)的側壁上的第二功函數材料層36L的垂直部分的厚度的比率可以大於3.0:1，優選大於4.0:1。因此，第二功函數材料層36L的水平部分具有的厚度是第二功函數材料層36L的垂直部分的厚度的至少三倍。
[0069]位於第一和第二柵極腔(25A、25B)底部的第二功函數材料層36L的水平部分的厚度可以為3nm到15nm,但也可以採用更小和更大的厚度。
[0070]參考圖12，進行第二回蝕處理以去除第二功函數材料層36L的垂直部分。第二回蝕處理可以是各向同性蝕刻。例如，第二回蝕處理可以是以相同的蝕刻速率蝕刻第二功函數材料層36L的所有暴露表面部分的溼法蝕刻。通過各向同性蝕刻去除第二功函數材料層36L的水平部分的上部以及第二功函數材料層36L的垂直部分。
[0071]第二回蝕處理的持續時間被設定為使得第二功函數材料層36L的所有垂直部分被去除，而第二功函數材料層36L的水平部分未被完全去除。在第一腔25A內的第二功函數材料層36L的剩餘水平部分在此處被稱為第二平面功函數材料部分36A，並且在第二腔25B內的第二功函數材料層的剩餘水平部分在此處被稱為平面功函數材料部分36B。在第二器件區域中第二功函數材料層36L的第一剩餘水平部分接觸柵極電介質層32L，並且第二功函數材料層36L的第二剩餘水平部分接觸第一平面功函數金屬層34L』的頂面。第二功函數材料層36L的第一剩餘水平部分在此處被稱為下部第二平面功函數金屬層36L』，並且第二功函數材料層36L的第二剩餘水平部分在此處被稱為上部第二平面功函數金屬層36L〃。下部第二平面功函數金屬層36L』和上部第二平面功函數金屬層36L〃全部具有均勻的厚度。下部第二平面功函數金屬層36L』可以與上部第二平面功函數金屬層36L〃鄰接或者不鄰接，這取決於第二回蝕處理的持續時間。
[0072]第二平面功函數材料部分36A具有從平面化電介質層60的最頂面凹陷的最頂面。第二平面功函數材料部分36A形成在第一柵極腔25A中並且直接位於第一平面功函數材料部分34的頂面上。此外，第二平面功函數材料部分36A接觸第一柵極腔25A中的柵極電介質層32L的內側壁表面的一部分。第二平面功函數材料部分36A在第一柵極腔25A中在柵極電介質層32L的一個垂直內側壁與柵極電介質層32L的另一個垂直內側壁之間可以具有均勻的厚度。柵極電介質層32L的內側壁在第一柵極腔25A內的第二平面功函數材料部分36A上方暴露。
[0073]平面功函數材料部分36B具有從平面化電介質層60的最頂面凹陷的最頂面。平面功函數材料部分36B形成在第二柵極腔25B中並且直接位於第二柵極腔25B中的柵極電介質層32L的頂面上。此外，平面功函數材料部分36B接觸第二柵極腔25B中的柵極電介質層32L的內側壁表面的底部。第二平面功函數材料部分36B在第二柵極腔25B中在柵極電介質層32L的一個垂直內側壁與柵極電介質層32L的另一個垂直內側壁之間可以具有均勻的厚度。柵極電介質層32L的內側壁在第二柵極腔25B內的平面功函數材料部分36B上方暴露。
[0074]由此，在第一和第二柵極腔(25A、25B)中每一者內的柵極電介質層32L上形成具有從平面化電介質層60的最頂面凹陷的最頂面的至少一個平面功函數材料部分，即，平面功函數材料部分36B、或者第一平面功函數材料部分34和第二平面功函數材料部分36A的組合。所述至少一個平面功函數材料部分中的每一個在柵極電介質層32L的一個垂直內側壁與柵極電介質層32L的另一個垂直內側壁之間可以具有均勻的厚度。
[0075]在第一柵極腔25A的底部的第二平面功函數材料部分36A的厚度與在第二柵極腔25B的底部的平面功函數材料部分36A的厚度可以相同，並且可以為2.5nm到10nm，但也可以採用更小和更大的厚度。
[0076]參考圖13，可以在下部第二平面功函數金屬層36L』、上部第二平面功函數金屬層36L"、第二平面功函數材料部分34A、平面功函數材料部分34B、以及第一和第二柵極腔(25A、25B)內的柵極電介質32L的側壁的暴露表面上沉積可選的阻擋金屬層38L。在非限制性示例實例中，該可選的阻擋金屬層38L可以包括氮化鉭層、氮化鈦層、鈦鋁合金或其組合。該可選的阻擋金屬層38L的厚度可以為0.5nm-20nm,但也可以採用更小和更大的厚度。在一些實施例中可以省略該可選的阻擋金屬層38L。在一個實施例中，可選的阻擋金屬層38L包括金屬性氮化物。例如，可選的阻擋金屬層38L可以包括氮化鈦。
[0077]用金屬層40L填充柵極腔(25A、25B)。在其中採用了阻擋金屬層40L的實施例中，金屬層40L可以直接沉積在可選的阻擋金屬層38L上。在其中未採用阻擋金屬層的實施例中，金屬層40L可以直接沉積在下部第二平面功函數金屬層36L』、上部第二平面功函數金屬層36L"、第二平面功函數材料部分34A、平面功函數材料部分34B以及第一和第二柵極腔(25A、25B)內的柵極電介質32L的側壁的暴露表面上。
[0078]金屬層40L可以包括通過物理氣相沉積或化學氣相沉積而沉積的金屬。例如，金屬層40L可以是鋁層或通過物理氣相沉積而沉積的鋁合金層。在平面化電介質層60的頂面上方的金屬層40L的平面區域中測量的金屬層40L的厚度可以為IOOnm到500nm，但也可以採用更小和更大的厚度。在一個實施例中，金屬層40L基本由諸如Al、Au、Ag、Cu或W的單元素金屬構成。例如，金屬層40L可以基本由鋁構成。
[0079]參考圖14，例如通過化學機械平面化來平面化金屬層40L、可選的阻擋金屬層38L、下部第二平面功函數金屬層36L』、上部第二平面功函數金屬層36L〃、以及柵極電介質32L。具體地，在平面化步驟結束時，從平面化電介質層60的平面化電介質表面63上方去除金屬層40L、可選的阻擋金屬層38L、下部第二平面功函數金屬層36L』、上部第二平面功函數金屬層36L"、以及柵極電介質32L的部分。第一器件區域中的柵極電介質層32L的剩餘部分形成第一柵極電介質32A，並且第二器件區域中的柵極電介質層32L的剩餘部分形成第二柵極電介質32B。第一器件區域中的可選的阻擋金屬層35L的剩餘部分形成第一可選的阻擋金屬部分38A，並且第二器件區域中的可選的阻擋層的剩餘部分形成第二可選的阻擋金屬部分38B。第一器件區域中的金屬層40L的剩餘部分構成第一金屬部分40A，並且第二器件區域中的金屬層40L的剩餘部分構成第二金屬部分40B。第一和第二柵極電介質(32A、32B)、第一和第二可選的阻擋金屬部分(38A、38B)以及第一和第二金屬部分(40A、40B)的最頂面與平面化電介質層60L的最頂面共面。
[0080]由此，在先前在圖6的步驟中被第一和第二柵極腔(25A、25B)佔據的體積中形成替代柵疊層。所述替代柵疊層包括位於第一器件區域中的第一替代柵疊層230A和位於第二器件區域中的第二替代柵疊層230B。每個替代柵疊層(230A、230B)覆蓋在場效應電晶體的溝道區上面。第一替代柵疊層230A和第二替代柵疊層230B同時形成。
[0081]第一場效應電晶體形成在第一器件區域中。第一場效應電晶體包括第二導電類型阱12A、第一源極/漏極擴展區14A、第一嵌入式應力生成源極/漏極區16A、第一金屬半導體合金部分46A、第一替代柵疊層230A和第一柵極間隔物52A。第一替代柵疊層230A包括可選的包含半導體元件的第一電介質層31A、第一柵極電介質32A、第一平面功函數材料部分34、第二平面功函數材料部分36A、第一可選的阻擋金屬部分38A和第一金屬部分40A。
[0082]第二場效應電晶體形成在第二器件區域中。第二場效應電晶體包括第一導電類型阱12B、第二源極/漏極擴展區14B、第二嵌入式應力生成源極/漏極區16B、第二金屬半導體合金部分46B、第二替代柵疊層230B和第二柵極間隔物52B。第二替代柵疊層230B包括可選的包含半導體元件的第二電介質層31B、第二柵極電介質32B、功函數材料部分36B、第二可選的阻擋金屬部分38B和第二金屬部分40B。第一替代柵疊層230A中的第二平面功函數材料部分36A和第二替代柵疊層230B中的功函數材料部分36B具有相同的材料成分和相同的厚度。
[0083]第一和第二柵極電介質(32A、32B)中的每一者是U形柵極電介質，該U形柵極電介質包括水平柵極電介質部分和從水平柵極電介質部分的外圍區域向上延伸的垂直柵極電介質部分。在第一場效應電晶體中，第一功函數材料部分34和第二功函數材料部分接觸第一柵極電介質32A的垂直柵極電介質部分的內側壁。在第二場效應電晶體中，功函數材料部分36B接觸第二柵極電介質32B的垂直柵極電介質部分的內側壁。每個U形柵極電介質都位於半導體襯底8上並且嵌入在平面化電介質層60中。至少一個平面功函數材料部分位於每個U形柵極電介質中。所述至少一個平面功函數材料部分可以是位於第二柵極電介質32B中的平面功函數材料部分36B，或者可以是第一平面功函數材料部分34和第二平面功函數材料部分36A的垂直疊層。
[0084]所述至少一個平面功函數材料部分中的每一個具有從平面化電介質層60的最頂面凹陷的最頂面。所述至少一個平面功函數材料部分的最頂面可以是從U形柵極電介質的一個內側壁延伸到U形柵極電介質的另一個內側壁的水平表面。所述至少一個平面功函數材料部分中的每一個，即，第一平面功函數材料部分34、第二平面功函數材料部分36A、以及平面功函數材料部分36B中的每一者，在U形柵極電介質的一個垂直內側壁與U形柵極電介質的另一個垂直內側壁之間可以具有均勻的厚度。
[0085]每個柵極電介質(32A、32B)，作為U形柵極電介質，包括水平柵極電介質部分和垂直柵極電介質部分。垂直柵極電介質部分從水平柵極電介質部分連續地延伸到平面化電介質層60的最頂面。如果存在第一和第二阻擋金屬部分(38A、38B)，則每個U形柵極電介質(32A、32B)的整個內側壁接觸所述至少一個平面功函數材料部分以及第一和第二阻擋金屬部分(38A、38B)的側壁。如果不存在第一和第二阻擋金屬部分，則每個U形柵極電介質(32A、32B)的整個內側壁接觸所述至少一個平面功函數材料部分以及這樣的金屬部分的側壁:該金屬部分為第一金屬部分40A或者第二金屬部分40B。柵極間隔物(52A、52B)的內側壁接觸每個柵極電介質的外側壁。
[0086]所述至少一個平面功函數材料部分(34、36A、36B)中的每一個可以包括選自下述材料中的金屬性材料:Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。在第一平面功函數材料部分34和第二平面功函數材料部分36A的疊層中，第一平面功函數材料部分34包括第一金屬性材料並且第二平面功函數材料部分36A包括第二材料。在一個實施例中，第一材料可以選自:Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合，並且第二金屬性材料可以選自:Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。在另一個實施例中，第一材料可以選自:Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合，並且第二金屬性材料可以選自:Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。
[0087]參考圖15，在平面化電介質層60之上沉積接觸層級電介質層70。例如可以通過光刻構圖和各向異性蝕刻的組合而形成接觸過孔腔，然後進行導電材料沉積和從接觸層級電介質層70上方去除導電材料的過量部分的平面化，來形成各種接觸過孔結構。各種接觸過孔結構可以包括例如第一源極/漏極接觸過孔結構(即，至少一個第一源極接觸過孔結構和至少一個第一漏極接觸過孔結構)66A、第二源極/漏極接觸過孔結構(即，至少一個第二源極接觸過孔結構和至少一個第二漏極接觸過孔結構)66B、第一柵接觸過孔結構68A和第二柵接觸過孔結構68B。每一個源極接觸過孔結構(66A、66B)和每一個漏極接觸過孔結構(66A、66B)被嵌入在平面化電介質層60和接觸層級電介質材料層70中。每一個源極接觸過孔結構(66A和66B中的一個)接觸源極側金屬半導體合金部分(46A和46B中的一個)，且每一個漏極接觸過孔結構(66A和66B中的另一個)接觸漏極側金屬半導體合金部分(46A和46B中的另一個)。
[0088]儘管關於具體實施例描述了本公開，但考慮到上述描述很明顯的是，對於本領域技術人員來說，多種替代、修改和變化將是顯然的。因此，本公開旨在包含落在本公開和以下權利要求的範圍和精神內的所有這樣的替代、修改和變化。
【權利要求】
1.一種形成半導體結構的方法，包括: 在半導體襯底上形成被平面化電介質層側向包圍的柵極腔，其中所述半導體襯底的頂面在所述柵極腔的底部被暴露； 在所述柵極腔中形成柵極電介質層； 在所述柵極腔中的所述柵極電介質層上形成至少一個平面功函數材料部分，所述至少一個平面功函數材料部分具有從所述平面化電介質層的最頂面凹陷的最頂面；以及 使用與所述至少一個平面功函數材料部分接觸的金屬層填充所述柵極腔。
2.根據權利要求1所述的方法，其中，所述至少一個平面功函數中的每一個在所述柵極電介質層的一個垂直內側壁與所述柵極電介質層的另一個垂直內側壁之間具有均勻的厚度。
3.根據權利要求1所述的方法，其中，所述至少一個平面功函數材料部分中的每一個通過各向異性地沉積功函數材料層並且去除所述功函數材料層的垂直部分而形成。
4.根據權利要求3所述的方法，其中，所沉積的所述功函數材料層的所述垂直部分的厚度小於所述功函數材料層的水平部分的厚度。
5.根據權利要求4所述的方法，其中，所述功函數材料層的所述水平部分的厚度是所述功函數材料層的所述垂直部分的厚度的至少三倍。
6.根據權利要求3所述的方法，其中，通過準直物理氣相沉積(PVD)、射頻物理氣相沉積(RFPVD )、濺射或恆定電壓襯底偏置來沉積所述功函數材料層。
7.根據權利要求3所述的方法，其中，通過各向同性蝕刻去除所述功函數材料層的水平部分的上部以及所述功函數材料層的所述垂直部分。
8.根據權利要求7所述的方法，其中，所述各向同性蝕刻是溼法蝕刻或氣相蝕刻。
9.根據權利要求1所述的方法，其中，所述至少一個平面功函數材料部分中的每一個可以包括選自下述中的金屬性材料:Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。
10.根據權利要求1所述的方法，還包括: 在形成所述平面化電介質層之前在所述半導體襯底上形成一次性柵極結構；以及 對所述平面化電介質層進行平面化，其中在所述平面化之後所述一次性柵極電介質的最頂面與所述平面化電介質層的所述最頂面共面，並且通過去除所述一次性柵極結構而形成所述柵極腔。
11.根據權利要求1所述的方法，還包括:對所述柵極電介質層和所述金屬層進行平面化，其中所述柵極電介質層的剩餘部分形成柵極電介質並且所述金屬層的剩餘部分形成金屬部分，並且所述柵極電介質和所述金屬部分的最頂面與所述平面化電介質層的所述最頂面共面。
12.根據權利要求11所述的方法，其中，所述柵極電介質被形成為U形柵極電介質，該U形柵極電介質包括水平柵極電介質部分和垂直柵極電介質部分，其中所述垂直柵極電介質部分從所述水平柵極電介質部分連續地延伸到所述平面化電介質層的所述最頂面。
13.根據權利要求11所述的方法，其中，所述至少一個平面功函數材料部分的所述最頂面是從所述柵極電介質層的一個內側壁延伸到所述柵極電介質層的另一個內側壁的水平表面。
14.根據權利要求11所述的方法，其中，所述至少一個平面功函數材料部分包括平面功函數材料部分和另一平面功函數材料部分的疊層，所述平面功函數材料部分包括選自Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合的金屬性材料，並且所述另一平面功函數材料部分包括選自Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合的另一金屬性材料。
15.根據權利要求11所述的方法，其中，所述至少一個平面功函數材料部分包括第一平面功函數材料部分和第二平面功函數材料部分的疊層，所述第一平面功函數材料部分的側壁接觸所述柵極電介質，並且所述第二平面功函數材料部分的側壁接觸所述柵極電介質。
16.—種半導體結構,包括: 平面化電介質層，其具有平面的最頂面並且位於半導體襯底上； U形柵極電介質，其位於所述半導體襯底上並且嵌入在所述平面化電介質層中； 至少一個平面功函數材料部分，其位於所述U形柵極電介質內並且具有從所述平面化電介質層的最頂面凹陷的最頂面；以及 金屬部分，其具有與所述平面化電介質層的所述頂面共面的頂面。
17.根據權利要求16所述的半導體結構，其中，所述至少一個平面功函數材料部分中的每一個在所述U形柵極電介質的一個垂直內側壁與所述U形柵極電介質的另一個垂直內側壁之間具有均勻的厚度。
18.根據權利要求16所述的半導體結構，其中，所述至少一個平面功函數材料部分中的每一個包括選自下述中的金屬性材料:Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合。
19.根據權利要求16所述的半導體結構，其中，所述U形柵極電介質包括水平柵極電介質部分和垂直柵極電介質部分，其中所述垂直柵極電介質部分從所述水平柵極電介質部分連續地延伸到所述平面化電介質層的所述最頂面。
20.根據權利要求16所述的半導體結構，其中，所述至少一個平面功函數材料部分的所述最頂面是從所述U形柵極電介質的一個內側壁延伸到所述U形柵極電介質的另一個內側壁的水平表面。
21.根據權利要求16所述的半導體結構，其中，所述U形柵極電介質的整個內側壁接觸所述金屬部分和所述至少一個平面功函數材料部分的側壁。
22.根據權利要求16所述的半導體結構，其中，所述U形柵極電介質包括介電常數大於8.0的電介質金屬氧化物，並且所述半導體結構還包括柵極間隔物，所述柵極間隔物具有與所述U形柵極電介質的外側壁接觸的內側壁。
23.根據權利要求16所述的半導體結構，其中，所述至少一個平面功函數材料部分包括平面功函數材料部分和另一平面功函數材料部分的疊層，所述平面功函數材料部分包括選自Pt、Rh、Ir、Ru、Cu、Os、Be、Co、Pd、Te、Cr、N1、TiN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合的金屬性材料，並且所述另一平面功函數材料部分包括選自Hf、T1、Zr、Cd、La、Tl、Yb、Al、Ce、Eu、L1、Pb、Tb、B1、In、Lu、Nb、Sm、V、Zr、Ga、Mg、Gd、Y、TiAl、TaN、其疊層、其導電氧化物、其導電氮化物、其合金及其組合的另一金屬性材料。
24.根據權利要求16所述的半導體結構，其中，所述至少一個平面功函數材料部分包括第一平面功函數材料部分和第二平面功函數材料部分的疊層，所述第一平面功函數材料部分的側壁接觸所述柵極電介質，並且所述第二平面功函數材料部分的側壁接觸所述柵極電介質。
25.根據權利要求16所述的半導體結構，還包括: 嵌入式應力生成源極區和嵌入式應力生成漏極區，其與場效應電晶體的體的單晶半導體材料外延對準； 源極側金屬半導體合金部分和漏極側金屬半導體合金部分，其分別位於所述嵌入式應力生成源極區和所述嵌入式應力生成漏極區上； 接觸層級電介質材料層，其位於所述平面化電介質層上方；以及 源極接觸過孔結構和漏極接觸過孔結構，其嵌入所述平面化電介質層和所述接觸層級電介質材料層中並且分別接觸所述源極側金屬半導體合金部分和所述漏極側金屬半導體合金部分。
【文檔編號】H01L27/00GK103688356SQ201280035052
【公開日】2014年3月26日 申請日期:2012年3月6日 優先權日:2011年7月20日
【發明者】郭德超, 漢述仁, 黃洸漢, 袁駿 申請人:國際商業機器公司