一種空氣為側牆的圍柵矽納米線電晶體的製備方法
2023-11-04 09:09:12 3
專利名稱：一種空氣為側牆的圍柵矽納米線電晶體的製備方法
技術領域：
本發明屬於CMOS超大規模集成電路(ULSI)製造技術領域，具體涉及一種空氣側牆的圍柵矽納米線電晶體的製備方法。
背景技術：
隨著器件尺寸縮小到深亞微米，傳統平面電晶體的柵控能力減弱，短溝道效應越來越明顯，導致一系列問題，如閾值電壓漂移、亞閾值斜率增加、亞閾區洩漏電流增加、漏致勢壘降低效應等等。為了抑制日益惡化的短溝道效應，可以採用多柵結構，增加柵對溝道的控制能力。多柵結構的極致為圍柵矽納米線結構，由於圍柵結構優秀的柵控能力和一維準彈道輸運潛力，圍柵矽納米線電晶體能夠獲得非常好的亞閾值特性、提高電流開關比、增強電流驅動能力。另外，還具有良好的CMOS工藝兼容能力，因此圍柵矽納米線電晶體被認為是一種未來有希望取代平面電晶體的器件。但是由於其圍柵、納米級溝道的結構特點，柵和源漏之間的邊緣(fringing)寄生電容不可忽略，如圖1所示，從而嚴重影響器件的瞬態響應特性。為了減小寄生電容，可以採用較低介電常數的材料作為側牆，能夠減小柵和源漏之間的電容耦合效應，從而減小邊緣寄生電容。空氣具有極低的介電常數，以空氣為側牆的圍柵矽納米線電晶體沿著溝道方向的剖面圖如圖2所示。由於納米線獨特的三維結構，如何形成空氣側牆需要特殊的工藝流程設計，這方面的研究目前未見報導。
發明內容
本發明的目的是提供一種以空氣為側牆的圍柵矽納米線電晶體的製備方法。該電晶體在SOI (Silicon-On-Insulator,絕緣襯底上的矽)襯底上製備。本發明提供的技術方案如下一種空氣為側牆的圍柵矽納米線電晶體的製備方法，其特徵在於，在SOI襯底上製備，包括如下步驟1)隔離工藝；2)澱積 SiO2、澱積 SiN;3)光刻定義溝道區和大源漏區；4)通過刻蝕將光刻膠上的圖形轉移到SiN和SiO2硬掩膜上；5)澱積與Si有高刻蝕選擇比的材料A (如SiO2、SiN等)；6)光刻定義Fin (鰭狀細線條)條；7)通過刻蝕將光刻膠上的圖形轉移到材料A上，形成Fin和大源漏的硬掩膜；8)以材料A和SiN為硬掩膜，刻蝕Si，形成Si Fin條和大源漏；9)澱積 SiN;10)刻蝕SiN，形成SiN側牆；
11)氧化，形成納 米線；12)溼法去除氧化層，形成懸空納米線；13)形成柵氧化層；14)澱積多晶矽；15)光刻定義柵線條；16)通過刻蝕將光刻膠上的圖形轉移到多晶矽上；17)注入多晶矽和源漏；18)溼法腐蝕 SiN ；19)澱積SiO2,形成空氣側牆；20)退火激活雜質；21)採用常規CMOS後端工藝完成後續流程，完成器件製備。所述步驟1)採用矽島隔離或者矽的局部氧化隔離(LOCOS)。所述步驟2)、5)、9)、14)、19)採用的是化學氣相澱積方法。所述步驟4)、7)、8)、16)採用的是各向異性幹法刻蝕。所述步驟10)採用的是各項異性幹法刻蝕，要保證源漏上方仍然有SiN保留而不是全部被刻蝕掉。所述步驟11)採用的是幹氧氧化或氫氧合成氧化。所述步驟12)採用的是氫氟酸去掉氧化層。所述步驟13)採用的是幹氧氧化形成SiO2介質層，也可以採用其他高介電常數的介質層。所述步驟18)採用的是170°C濃磷酸去除SiN。本發明的有益效果本發明提供的以空氣為側牆的矽納米線電晶體的製備方法， 與CMOS工藝流程相兼容，空氣側牆的引入能有效減小器件的寄生電容，提高器件瞬態響應特性，適用於高性能邏輯電路應用。
圖1圍柵矽納米線器件邊緣電容示意2Si02和空氣側牆的圍柵矽納米線器件沿著溝道方向的截面3到圖13是實施實例的工藝流程圖，圖中各層材料的說明如下I-Si 2-埋氧化層3-SiN 4-多晶矽5-Si02 6-空氣
具體實施例方式下面結合附圖和具體實施例對本發明作進一步闡述。實施例1 空氣側牆的圍柵矽納米線器件的工藝流程如下從SOI襯底(埋氧化層上的Si厚度為2500 A )出發1.採用矽島隔離方法2.低壓化學氣相澱積(LPCVD) Si02300 A
3.低壓化學氣相澱積(LPCVD) SiN1500 A，如圖3所示 4.光刻定義溝道區和大源漏區5.採用反應離子刻蝕技術(RIE)刻蝕Sim500 A、Si02300 A，形成大源漏區的硬掩膜，並去膠清洗，如圖4所示6.澱積SiN300 A，如圖5所示7.光刻定義Fin條的硬掩模8.採用反應離子刻蝕技術(RIE)刻蝕SiN300 A，將光刻膠上的圖形轉移到SiN上， 形成SiN的Fin硬掩模，並去膠清洗，如圖6所示9.以SiN為硬掩模，感應耦合等離子(ICP)刻蝕Si2500 A，形成Si Fin條和大源漏，如圖7所示10.低壓化學氣相澱積(LPCVD) SiN1500 A11.採用反應離子刻蝕技術(RIE)刻蝕SiN2500 A，形成SiN側牆，如圖8所示12.幹氧氧化，形成矽納米線13.採用緩衝氫氟酸(BHF)將幹氧氧化的SiO2腐蝕掉，形成懸空納米線，如圖9所示14.柵氧氧化，形成5納米柵氧化層15.低壓化學氣相澱積(LPCVD)多晶矽2000 A，如圖10所示16.光刻定義柵線條17.感應耦合等離子(ICP)刻蝕多晶矽2000 A，形成多晶矽柵，並去膠清洗，如圖 11所示18. As 注入，能量 50Kev，劑量 4X 1015cnT2，如圖 12 所示19. 170°C濃磷酸選擇腐蝕SiN，將源漏上方的SiN和SiN側牆去除乾淨20.低壓化學氣相澱積(LPCVD) Si023000 A，形成空氣側牆，如圖13所示21.氮氣中1050°C快速熱退火(RTP) 5秒鐘，激活雜質22.光刻金屬接觸孔23.採用反應離子刻蝕技術(RIE)刻蝕Si023000 A，採用緩衝氫氟酸(BHF)將孔內剩餘的氧化矽腐蝕乾淨，去膠清洗24.濺射 Ti/Al，700 A/lum25.光刻金屬引線26. RIE 刻蝕 Al/Ti 1 μ m/700 A，去膠清洗27. N2+H2中430°C下退火30分鐘，合金化，器件製備完成實施例2 如實施實例1，不同之處在於1.採用LOCOS隔離方法6.澱積 Si02300 A8.採用反應離子刻蝕技術(RIE)刻蝕Si02300 A，將光刻膠上的圖形轉移到SiO2 上，形成SiO2的Fin硬掩模，並去膠清洗9.以SiO2和SiN為硬掩模，感應耦合等離子(ICP)刻蝕Si2500 A，形成Si Fin條和大源漏12.氫氧合成氧化，形成矽納米線
13.採用緩衝氫氟酸(BHF)將氫氧合成氧化的SiO2腐蝕 掉，形成懸空納米線。
權利要求
1.一種以空氣為側牆的圍柵矽納米線電晶體的製備方法，其特徵在於，在SOI襯底上製備，包括如下步驟1)隔離工藝；2)澱積SiO2、澱積SiN；3)光刻定義溝道區和大源漏區；4)通過刻蝕將光刻膠上的圖形轉移到SiN和SiO2硬掩膜上；5)澱積與Si有高刻蝕選擇比的材料A；6)光刻定義Fin條；7)通過刻蝕將光刻膠上的圖形轉移到材料A上，形成Fin和大源漏的硬掩膜；8)以材料A和SiN為硬掩膜，刻蝕Si，形成SiFin條和大源漏；9)澱積SiN；10)刻蝕SiN,形成SiN側牆；11)氧化，形成納米線；12)溼法去除氧化層，形成懸空納米線；13)形成柵氧化層；14)澱積多晶矽；15)光刻定義柵線條；16)通過刻蝕將光刻膠上的圖形轉移到多晶矽上；17)注入多晶矽和源漏；18)溼法腐蝕SiN；19)澱積SiO2，形成空氣側牆；20)退火激活雜質；21)採用常規CMOS後端工藝完成後續流程，完成器件製備。
2.如權利要求1所述的製備方法，其特徵在於，所述步驟1)採用矽島隔離或者矽的局部氧化隔離。
3.如權利要求1所述的製備方法，其特徵在於，所述步驟2)、5)、9)、14)、19)採用的是化學氣相澱積方法。
4.如權利要求1所述的製備方法，其特徵在於，所述步驟4)、7)、8)、16)採用的是各向異性幹法刻蝕。
5.如權利要求1所述的製備方法，其特徵在於，所述步驟10)採用的是各項異性幹法刻蝕，要保證源漏上方仍然有SiN保留而不是全部被刻蝕掉。
6.如權利要求1所述的製備方法，其特徵在於，所述步驟11)採用的是幹氧氧化或氫氧合成氧化。
7.如權利要求1所述的製備方法，其特徵在於，所述步驟12)採用的是氫氟酸去掉氧化層。
8.如權利要求1所述的製備方法，其特徵在於，所述步驟13)採用的是幹氧氧化形成 SiO2介質層。
9.如權利要求1所述的製備方法，其特徵在於，所述步驟18)採用的是170°C濃磷酸去除 SiN0
全文摘要
本發明提供了一種空氣為側牆的圍柵矽納米線電晶體的製備方法，包括隔離並澱積SiN；澱積SiO2；定義溝道區和大源漏區；將光刻膠上的圖形轉移到SiN和SiO2硬掩膜上；澱積與Si有高刻蝕選擇比的材料；定義Fin條；形成Fin和大源漏的硬掩膜；形成Si Fin條和大源漏；澱積SiN；刻蝕SiN，形成SiN側牆；氧化，形成納米線；去除氧化層，形成懸空納米線；形成柵氧化層；澱積多晶矽；定義柵線條；將光刻膠上的圖形轉移到多晶矽上；多晶矽和源漏注入；溼法腐蝕SiN；澱積SiO2，形成空氣側牆；退火激活雜質；完成器件製備。本發明的方法，與CMOS工藝流程相兼容，空氣側牆的引入能有效減小器件的寄生電容，提高器件瞬態響應特性，適用於高性能邏輯電路應用。
文檔編號H01L21/762GK102214595SQ201110139058
公開日2011年10月12日 申請日期2011年5月26日 優先權日2011年5月26日
發明者樊捷聞, 王潤聲, 艾玉傑, 諸葛菁, 黃如, 黃欣 申請人:北京大學