用於互連的包含金屬和矽的蓋層的製作方法

2023-11-09 01:45:47 3

用於互連的包含金屬和矽的蓋層的製作方法
【專利摘要】公開的方法用與矽結合的金屬層或含金屬化合物層覆蓋銅線的暴露表面。在一些情況下，金屬或含金屬化合物形成原子層。在一些實施例中，方法涉及將銅表面首先暴露於含金屬前體以形成吸收前體或金屬原子的原子層，這可通過例如釘扎處理被任選地轉變成氧化物、氮化物、碳化物等。隨後的暴露於含矽前體可通過或不通過金屬原子轉變來進行。
【專利說明】用於互連的包含金屬和矽的蓋層
相關申請的交叉引用
[0001]本申請要求遞交於2011年6月3日的申請號為N0.61/492,951的美國臨時專利申請的權益，該申請的全部內容因所有目的通過引用合併於此。
【背景技術】
[0002]鑲嵌處理(Damascene processing)是一種用於在集成電路上形成金屬線的方法。鑲嵌處理涉及在介電層(層間介電體或ILD)中所形成的溝槽和通孔中形成嵌入金屬線。鑲嵌處理尤其適合於不易於通過等離子體蝕刻而形成圖案的諸如銅之類的金屬。
[0003]在典型的鑲嵌工藝流程中，銅或其它金屬被沉積在圖案化介電體上以填充介電層中所形成的通孔和溝槽。諸如碳化矽或氮化矽之類的介電擴散勢壘材料的薄層被沉積在相鄰的金屬化層之間以防止金屬擴散到大量的介電層中。在一些情況下，碳化矽或氮化矽介電擴散勢壘層還在層間介電層圖案化期間充當蝕刻止擋層。
[0004]在典型的集成電路(IC)中，多個金屬化層從下至上沉積從而形成層疊，其中金屬填充的通孔和溝槽充當IC傳導路徑。一個金屬化層的傳導路徑通過一系列鑲嵌互連與下伏或上覆層的傳導路徑連接。
[0005]這些互連的製造帶來了多方面的難題，隨著IC器件特徵的尺寸繼續縮小，這些難題變得越來越明顯。存在對能夠提供具有改進的壽命和可靠性的互連的互連製造方法的強烈需求。

【發明內容】

[0006]公開的方法用與矽結合的金屬層或含金屬化合物層覆蓋銅線的暴露表面。在一些情況下，金屬或含金屬化合物形成原子層。在一些實施例中，方法涉及將Cu表面首先暴露於含金屬前體以形成吸收前體的或金屬原子的原子層，吸收前體或金屬原子可任選地通過例如釘扎處理轉變成介電化合物(氧化物、氮化物、碳化物或其混合物)。隨後暴露於矽烷或其它含矽前體可通過或不通過轉變金屬原子來進行。金屬和矽結合過程提高了隨後沉積的勢魚層與銅的粘合性。
[0007]本公開的一個方面涉及在半導體器件的載流金屬線上形成蓋層的方法。在一些實施例中，該方法的特徵在於以下操作:(a)將含金屬前體輸送到反應腔室，所述反應腔室保持有具有金屬線的暴露表面的部分地製成的半導體器件；(b)將含矽前體輸送到反應腔室；以及(C)通過允許含矽前體的至少一部分與金屬線的暴露表面相互作用和/或與含金屬前體或第一金屬相互作用來在金屬線上形成蓋層。在一些實現中，操作(b)和(C)在時間上重疊。操作(a)可使含金屬前體附著或粘合到金屬線的暴露表面。含金屬前體包含第一金屬。典型地，但非必要地，含金屬前體的第一金屬不同於金屬線的金屬。作為示例，第一金屬可以為鋁、鈦、鎂或鈣。
[0008]在一些實施例中，該方法還包括:在執行操作(a)之前清潔金屬線的暴露表面的操作。在一些實施例中，該方法還包括:在執行操作(a)之前從金屬線的暴露表面去除氧化物的操作。
[0009]在一些實施例中，操作(a)包括化學氣相沉積反應。在一些情況下，操作(a)使第一金屬沉積在金屬線的暴露表面上。在其它情況下，含金屬前體或其改良變體附著到暴露的金屬表面或與暴露的金屬表面粘合。
[0010]在一些實施例中，含金屬前體為有機鋁化合物、有機鎂化合物、有機鈦化合物或有機鈣化合物。在一些實施例中，含矽前體為矽烷或取代矽烷。在各種實現中，含矽前體在含金屬前體不附著或粘合到金屬線的間隙區域中附接到金屬線的暴露表面。
[0011 ] 在一些實施例中，該方法包括將金屬線的暴露表面上的含金屬前體或第一金屬中的至少一些轉變成介電材料的操作。作為示例，介電材料包含第一金屬以及氧、碳或氮。典型地，但非必要地，將第一金屬層中的至少一些轉變成介電材料的操作在操作(C)之前執行。在替代實施例中，在執行操作(C)之前含金屬前體不轉變成介電材料。在一些實現中，在存在等離子體的情況下執行操作(C)。
[0012]金屬線可以為互連線金屬線。金屬線可以為以與45納米技術節點或22納米技術節點或更先進的技術節點相關聯的尺寸製造的器件的部分。上述方法可另外包括將擴散勢壘形成在蓋層上的操作。在一些情況下，擴散勢壘為碳化矽。
[0013]本公開的另一方面涉及用於將蓋層形成在半導體器件的載流金屬線上的裝置。在一些實施例中，所述裝置包括以下元件:反應腔室，其包含用於在處理期間保持晶片的晶片保持元件；通往所述反應腔室的一個或多個入口，其用於輸送含金屬前體和含矽前體；以及控制器，其包含用於執行諸如與本文公開的方法相關聯的操作之類的操作的指令。在一些情況下，控制器被設計或配置成使所述裝置執行以下操作:(i )在含金屬前體附著或粘合晶片上的金屬線的暴露表面的條件下將含金屬前體輸送到反應腔室；(ii)將含矽前體輸送到反應腔室；以及(iii)通過允許含矽前體的至少一部分與經含金屬前體改良的暴露表面相互作用而在金屬線上形成蓋層。
[0014]在一些實施例中，裝置另外包括等離子體發生器。在一些這樣的實施例中，控制器包括用於在形成蓋層的同時在反應腔室中產生等離子體的指令。在一些實施例中，控制器包括用於在操作(i)之前預清潔晶片的指令。
[0015]在一些實施例中，反應腔室包括多個臺。在此情況下，控制器可以包括用於如下操作的附加指令:在操作(i)期間將晶片保持在第一臺，將晶片移動至第二臺，以及在操作
[11]期間將晶片保持在第二臺。
[0016]在一些實現中，控制器包括用於將金屬線的暴露表面上的含金屬前體中的或由其衍生的金屬中的至少一些轉變成介電材料的附加指令。
[0017]下面將參照相關附圖對這些特徵以及其它特徵進行更詳細的說明。
【專利附圖】

【附圖說明】
[0018]圖1是表示本公開的一些實施例的流程圖。
[0019]圖2示出了兩種覆蓋順序機理，一種機理是吸收金屬前體轉變成介電化合物，而另一種機理是吸收金屬前體未轉變成介電化合物。
[0020]圖3圖示了特別是使用了下述工藝的結果:採用首先暴露於金屬前體隨後暴露於矽烷的工藝、僅採用矽烷的工藝以及首先採用矽烷隨後採用金屬前體的工藝。【具體實施方式】
[0021]引言和背景
[0022]在IC製造過程中遇到的一個有挑戰性的問題是電遷移故障。當互連經受的高電流密度導致金屬原子隨電流遷移以及因此導致在互連內形成空隙時，電遷移發生。最終，這些空隙的形成會導致器件故障。在發展中的IC器件的微型化的過程中，互連尺寸減小，並且互連經受更大的電流密度。因此，電遷移故障的可能性由於微型化而增大。儘管銅比鋁具有更大的電遷移電阻，但即使在銅互連中，在45nm技術節點、22nm技術節點以及超過這些技術節點處電遷移故障變成明顯的可靠性問題。
[0023]電遷移故障已歸因於以下原因。首先，銅表面在暴露於空氣或痕量氧氣時會容易氧化而形成氧化銅。不幸的是，氧化銅具有相對弱的鍵能(300kJ/mol)。此外，界面鍵能差，並且因此介電銅擴散勢壘層(例如，SiN、SiC或SiCN)和載流線中的銅之間的粘合度差。差的粘合度歸因於存在表面氧化銅和/或與銅-金屬相互作用比介電擴散勢壘材料(例如，SiN, SiC或SiCN)與銅之間的弱的內聚強度。
[0024]此處提供了能夠提高互連的電遷移性能的位於金屬(例如，銅)線和介電擴散勢壘層(或蝕刻止擋層)之間的界面處的粘附層。還描述了用於形成這些蓋的方法。有益的是，所描述的粘附層能夠形成為存在於金屬線的上部上的在該金屬線的上部與介電擴散勢壘層的界面處的極薄的層，而不顯著增大互連電阻。在一些實施例中，不會出現覆蓋材料大量擴散到金屬線中，並且粘附層在線的最頂處(例如，在線的頂部上或線的頂部內)被完全地隔離。
[0025]互連表面上形成粘附層可在銅雙鑲嵌處理和包括單鑲嵌處理的其它處理方法的背景下實現，並且能夠應用於除了銅之外的各種互連金屬。例如，這些方法能夠應用於含鋁、含金和含銀的互連。
[0026]用於保護銅互連的其它可用技術包括以下所述，其中每種技術可與本文公開的粘附層實施例結合使用。
[0027]1.摻雜劑擴散
[0028]由於摻雜劑和銅在晶格中的相互作用，銅中存在合金元素(外來金屬原子)能夠提高EM性能。在一些實施例中，該方法是利用用於Cu電鍍的Cu-Al合金籽晶層來實現的。在該方法中，在介電層中已經形成通孔和溝槽之後，以及在它們已經與部分導電的擴散勢壘材料(其可包括Ta、T1、W及其氮化物)保形對齊之後，通常通過PVD保形地沉積包含銅和鋁的籽晶層材料。然後，通常用銅通過電鍍填充通孔和溝槽，並且通常在熱退火之後允許鋁擴散到填充有銅的線中。在其它實施例中，在銅線已經填充有銅之後，鋁層沉積在銅表面上(例如，通過PVD或CVD)，並且進行熱退火以允許鋁擴散到銅中。
[0029]2.自對準勢壘(SAB)
[0030]銅表面上的覆蓋層也能夠提高銅電遷移電阻。在一些實施例中，該方法是利用金屬合金蓋沉積來實現的，例如，CoffP蓋沉積。在該方法中，CoffP層可選擇地無電鍍地沉積到銅表面上，而不沉積到相鄰介電體上。該蓋能夠顯著地提高銅互連的電遷移性能。然而，這種類型的金屬勢壘的可能的缺陷在於，在頂D介電錶面上其沉積選擇性通常較差。因此，沉積在銅線之間的金屬元素會導致洩漏電流並且導致差的TDDB (時間相關介電擊穿)。
[0031]在其它實施例中，使用PECVD自對準勢壘，其中利用PECVD將CuSiN勢壘層形成在銅線內。該方法減輕了上述CoWP覆蓋的可能的選擇性差的問題。在該方法中，銅表面被預先清潔以去除氧化銅，並且在不存在等離子體的情況下矽烷與襯底接觸以在互連線的上表面處選擇性地形成銅矽化物，而不與介電體反應。然後，通過施加NH3退火/等離子體以形成CuSiN勢壘來實現「氮釘扎(pinning)」。換言之，通過改良銅互連的表面，而不是通過沉積技術，來形成CuSiN勢壘。該技術在電遷移改進和導電線電阻增加之間具有權衡關係。在遞交於2007年3月20日的美國專利N0.7，704, 873以及遞交於2010年I月15日的美國專利申請N0.12/688，154中描述了 PECVD自對準勢壘的示例，上述專利和專利申請的全部內容通過引用合併於此。
[0032]工藝實施
[0033]所公開的方法用與矽結合的金屬或含金屬化合物層覆蓋銅線的暴露表面。在一些情況下，金屬或含金屬化合物形成原子層。另外，矽可形成表徵為CuSiHx的材料。在一些實施例中，方法涉及首先將Cu表面暴露於含金屬前體以形成吸收前體或金屬原子的原子層，吸收前體或金屬原子可任選地通過例如釘扎處理轉變成介電化合物(氧化物、氮化物、碳化物或其混合物)。隨後暴露於矽烷或其它含矽前體可通過或不通過轉變金屬原子來進行。與粘附僅通過施加金屬化合物或矽烷而實現的工藝相比，金屬和矽結合工藝可以提高隨後沉積的勢壘層與銅的粘附度。結合覆蓋順序還可以限制銅線中的電阻轉移(例如小於大約1%)。另外，可以顯著地提高電遷移電阻。
[0034]圖1提供了部分製造的半導體器件被處理以提高載流線的電遷移電阻的工藝流程101。在圖1的示例中，部分製造的器件具有暴露的銅鑲嵌線。參見塊103。
[0035]如圖1所示，典型的工藝首先涉及對包含暴露的銅線的部分地製成的襯底進行預處理，從而去除形成在暴露線上的全部或者幾乎全部氧化銅。參見塊105。在銅線上可能存在其它的汙染物或碎屑，在預處理步驟中，也可以去除這些汙染物或碎屑。可以採用各種預處理技術，包括暴露於還原等離子體和/或紫外線輻射。對於銅線的預處理以及所得到的表麵條件的另外的細節，參見遞交於2010年I月15日的美國專利申請N0.12/688，154 [律師檔案號N0VLP321](其全部內容通過引用合併於此)。
[0036]注意到在一些實施例中，在下文描述的金屬和含矽組分沉積之前將少量的殘留氧化銅留在銅線上是可取的。在一些實施例中，不進行氧化銅的去除。
[0037]在對銅線進行適當的預處理之後，襯底表面暴露於含金屬前體。參見圖1的塊107。這導致將前體化學和/或物理吸收到銅線的暴露表面上。在一種實現方案中，吸收的前體暴露於含矽前體，而不進一步進行化學轉變。在其它選擇上，含金屬前體首先被轉變。參見塊109。在先前通過引用合併於此的美國專利申請N0.12/688，154中描述了各種轉變工藝。這些轉變工藝中的任一種適合於與本文描述的方法一起使用。作為示例，前體可暴露於氨或其它含氮反應劑而在銅線表面上形成金屬氮化物或金屬氨合物。
[0038]在一些實施例中，前體通過在預處理之後殘留在表面上的氧原子而附接到暴露的銅表面(或者可選地，被故意引入以在暴露於金屬前體之前改良銅表面)。通過氧原子的鍵合描繪於圖2中(下文討論)。
[0039]在也是通過引用合併的美國專利申請N0.12/688，154中描述了範圍廣的適合的含金屬前體。另外，在也是通過引用合併的美國專利申請N0.12/688，154中描述了用於將金屬前體吸收或以其它方式附接到暴露的銅線表面的各種條件。該申請還包括適當的沉積裝置的描述，並且對於此類裝置的描述也通過引用併入。
[0040]在一些實施例中，進行金屬前體沉積的一個或多個附加循環。這些附加循環中的任一個或多個可與如上所述的化學轉變步驟耦合。在一些實施例中，進行I和大約10個之間(或I和大約6個之間)的金屬前體沉積的附加循環。這些循環中的任一個、兩個以上的循環與化學轉變耦合。在一些實施例中，全部的附加循環與轉變步驟耦合。這些附加循環通過操作111、107和109圖示於圖1中。
[0041]在金屬前體附接到暴露的銅表面以及任選地轉變成氮化物或其它含金屬材料之後，襯底暴露於矽烷或其它的含矽前體。參見圖1的塊113。已經發現，對於含矽前體的這種暴露顯著地提高了隨後沉積的勢壘或蝕刻止擋層與銅線的粘合度。描繪該情況的數據顯示在表I中(粘合能量)。
[0042]圖1所描述的工藝以在包含金屬和含矽粘合促進層的襯底表面上形成勢壘層結束。所得到的粘合促進層和勢壘層之間的界面耐受層離和電前體損壞。
[0043]在一些實施例中，期望矽烷或其它含矽前體在抑制矽擴散到銅的條件下被輸送到襯底，矽擴散到銅將導致對載流線的電阻產生不利影響。關於這點，已經發現結合氨輸送矽烷使得矽相對少地擴散到銅中。此外，吸收的金屬前體還可與矽反應以防止矽擴散到銅中。另一方面，連同氫氣一起輸送娃燒不具有該有益效果。因此，在一些實施例中，含娃前體是在不存在氫氣的情況下(或基本不存在氫氣的情況下)被輸送到襯底表面。在一些實施例中，在存在氨或其它含氮化合物的情況下輸送含矽前體。
[0044]在一個實施例中，在大約400°C或更低或者大約300°C或更低的襯底溫度下，矽烷或其它含矽前體被輸送到襯底。在具體的實施例中，該溫度為大約280°C。在另外實施例中，氨與矽烷的體積比為大約5:1至大約700:1。在一些情況下，該比率可在大約12:1和大約100:1之間。在一些示例中，以大約120sccm的速率輸送矽烷並且以大約7000sccm的速
率輸送氨。
[0045]用於輸送矽烷或其它含矽前體的進一步的示例和適合的選擇可見於遞交於2007年3月20日的美國專利申請N0.11/726, 363 (現為美國專利N0.7，704，873，公布於2010年4月27日)，該申請的全部內容通過引用合併於此。該申請還包括了適合的沉積裝置的描述。還參見發明人為Chattopadhyay等人的遞交於2007年2月20日、名稱為「Protective Self-aligned Buffer Layers for Damascene Interconnects，，的美國專利申請N0.11/709，293以及發明人為van Schravendi jk等人的遞交於2004年11月3日、名稱為 「Protection of Cu Damascene Interconnects by Formation of a Self-alignedBuffer Layer」的美國專利申請N0.10/980，076，所有這些申請的全部內容以及與本文公開的發明共有的公開的工藝操作和子結構通過引用合併於此。
[0046]已經發現，在一些實施例中，當處理襯底時，與已經轉變了含金屬前體的情況相t匕，在含金屬前體未轉變的情況下，需要多大約4倍至5倍的矽烷。例如，利用上述矽烷劑量條件，矽烷氨混合物可能需要暴露於帶有未轉變金屬的襯底大約14秒，而當含金屬前體先前已經轉變了時相同的混合物需要暴露於表面僅3秒。
[0047]所以相信暴露於金屬或含金屬前體提高了勢壘層與Cu的粘合度。但是，由於化合物的位阻(steric hindrance),與Cu表面鍵合的金屬原子的濃度受限制。換言之,暴露的銅表面上的各個位點不能用於附接金屬或金屬化合物。在間隙區域中，裸露的Cu表面不會被金屬原子「釘扎」。在採用隨後的SiH4暴露的所述實施例中，小的SiH4分子能夠到達間隙區域並且形成銅矽材料(例如，CuSiHx)以提供更多的表面錨固位點(以及因此更好的粘合度)。另外，如果吸收的金屬前體不首先經過釘扎處理，則SiH4可將金屬原子(M)轉變成金屬矽化物(在一些情況下為MSiHx)。形成含金屬化合物和MSiHx的協同效應提供了界面處的聞密度不穩定鍵合，從而進一步提聞了 Cu和勢魚層之間的粘合強度。
[0048]所公開的覆蓋順序還使得Cu的電阻轉移最小化(例如，小於大約1%)，因為金屬或導電的含金屬化合物可通過共價鍵鍵合到Cu表面，這防止了金屬或金屬矽化物擴散到Cu線中。金屬化合物層的存在還限制了矽接近Cu表面，從而使得由於CuSix的形成引起的有害的Rs轉移(shift)最小化。已經觀察到，逆向的矽摻雜順序(襯底首先暴露於矽烷，然後暴露於含金屬前體)會導致>10%的Cu Rs轉移，估計是由於金屬矽化物的形成以及其擴散到Cu中。
[0049]圖2示出了兩種覆蓋順序機理，一種機理是吸收的金屬化前體被轉變成介電化合物，另一種機理是吸收的金屬化前體不轉變成介電化合物。在圖中，「AP」是指粘合促進劑(或含金屬前體)。圖的上部示出了金屬前體在暴露於矽烷之前不進行轉變的工藝。下部示出了前體在暴露於矽烷之前進行轉變的工藝。在任一情況下，注意的是矽氫化合物一部分佔據了銅表面上之前未被金屬化合物佔據的位點。
[0050]應當理解的是，本文公開的方法和結構不限於圖2中所描繪的機理。例如，儘管圖中示出了金屬化合物經由氧原子與銅表面鍵合(link)，但是不一定是這種情況。此外，儘管圖中示出了作為含氨基的轉變的含金屬前體，但是不一定是這種情況。
[0051]所公開的協同覆蓋可在PECVD工具中實施。多臺式工具尤其有利，至少一個臺用於含金屬前體的配量並且不 同的臺用於矽烷或其它含矽前體的配量。可選地，所有這些操作可通過充分淨化組合在一個臺上以防止不同化學物質的共反應。
[0052]在金屬前體於矽烷處理之前被配量的各個實施例中，銅線的電阻保持為較低。參見圖3。當矽烷處理在金屬前體處理之前進行時，銅線的電阻不一定低。重要的是，圖3中採用首先暴露於金屬前體而後暴露於矽烷的兩種工藝表現出了比採用僅矽烷或首先矽烷而後是金屬前體的工藝更好的性能。
[0053]表1示出了用於各種工藝的Cu勢壘界面的粘合強度。採用四點彎曲探針來進行測量。在銅-NDC (氮摻雜碳化物(勢壘層))界面處的層離是不期望的。在NDC膠水界面處的層離是期望的，因為其表明Cu-NDC界面強烈地抵制層離。
[0054]表1粘合能量

Ge
__(J/m2)__
無處理10在NDC/Cu界面處的層離 —
S舊4一 13.5 —在NDC/Cu界面處的層離
AP+轉變— 22 _部分層離—
AP +轉變+S舊4>33在NDC/股水界面處的層離
[0055]應當注意的是，AP+轉變以及AP+轉變+矽烷能夠提供可比較的結果。然而，為了使非矽烷過程提供如矽烷過程那樣好的結果，轉變過程必須進行相當長的時間段。由於例如增大了介電體的介電常數，所需的持續時間會損壞器件。
[0056]具有暴露銅線的鑲嵌結構
[0057]銅導電路徑能夠通過包括PVD、電鍍、無電鍍沉積、CVD等多種技術嵌入到溝槽和通孔中。溝槽和通孔形成在金屬間介電體層中，金屬間介電體可以為二氧化矽，但是更典型地為低k介電材料。典型地，具有小於大約3.5的k值、優選地小於大約3.0以及經常低於大約2.8的材料被用作層間介電體。這些材料包括但不限於氟或碳摻雜二氧化矽、有機低k材料和基於多孔摻雜二氧化矽的材料、以及本領域技術人員公知的其它材料。能夠通過例如PECVD或者通過旋塗方法來沉積這些材料。
[0058]在一些實施例中，為了使得器件的電性能最大化，使用具有低介電常數(例如，具有小於大約2.8以及經常小於大約2.4的k的介電體)但是具有相對差的機械特性的ULK介電體。當機械特性弱時，使用多孔和有機的介電體，通常需要專門注意到在處理步驟中減少介電體損壞。在一些實施例中，為了保護暴露的ULK介電體，在覆蓋層形成時可以完全避免直接等離子體的使用。
[0059]如上所述，當在45nm技術節點處或在22nm技術節點處以及在超過這些技術節點的技術節點處加工用於器件的互連時，所公開的實施例尤其有用。
[0060]暴露的銅表面的預清潔
[0061]通常地，襯底可選地在操作203中被預清潔以從其表面去除汙染物。例如，襯底可以通過在等離子體中暴露於還原氣體(例如，在等離子體放電時選自由H2、N2, NH3及其混合物組成的組的氣體)而被預清潔，從而從銅表面去除一些或全部的氧化銅。在一些實施例中，通過H2等離子體的預清潔已經提供了具有特別改進的特性的器件。在預清潔期間的處理氣體還包括載氣，例如He、Ar等。在一個示例中,在大約200-400°C的溫度下、在大約
1.5-4託的壓強下以及在大約4，000-10, OOOsccm的H2流率下在PECVD腔室中執行預清潔。可包含高頻(HF)和低頻(LF)分量的等離子體被點燃並且在每一個300mm的晶片上維持200-1000W的總功率。在一些實施例中，優選的是在預清潔操作過程中使用0.1-1.5ff/cm2的HF功率以及大約0-0.8的LF功率。在另一示例中，使用NH3,而不是H2作為還原氣體，並且NH3以介於大約6，000至8，OOOsccm之間的範圍內的流率流入處理腔室中。N2載氣以大約2，000-4, OOOsccm的流率流入腔室中。預清潔處理能夠持續幾秒，例如，在大約6_20秒之間。
[0062]在一些實施例中，進行預清潔而不完全地去除氧化銅，而是在銅表面上留下大約單層的Cu-O鍵合物。該少量的氧化物可用於M2-0鍵合物的後續形成。優選地，在那些實
施例中不大於10 A的Cu-O層應當保留在表面上。能夠通過控制等離子體條件以及預清潔
的持續時間來實現受控氧化銅的去除。
[0063]在一些實施例中，優選的是利用比直接等離子體暴露較柔和的方法來進行預清潔。當銅線嵌入到因直接等離子體暴露而更易於破壞的脆弱ULK介電體中時，這些較柔和的方法尤其有益。
[0064]在一些實施例中，氧化銅的完全或部分去除是利用包括選自由H2、N2、NH3&其混合物組成的組中的氣體的遠程等離子體來進行的。在該實施方式中，這些氣體中的一種或多種(例如,H2和N2的混合物或者NH3和N2的混合物)用於在與保持晶片襯底的腔室物理分離的腔室中形成等離子體。所形成的等離子體隨後被引導通過輸送線路而到達離子過濾器，這樣耗盡離子的等離子體，而留下自由基。所得到的富自由基處理氣體被輸送通過入口(例如，噴頭)而到達容納襯底的腔室。富自由基處理氣體(在一些實施例中其包含極少或不包含離子種類)接觸襯底表面並且根據需要部分地或完全地去除氧化銅。因為直接等離子體中包含的高能離子已在介電體損壞時受到牽連，所以使用貧離子遠程等離子體提供了進行預清潔的柔和且有效的方式。適當的示例的遠程等離子體系統可見於由Novellus Systemsof San Jose, California 提供的 Gamma? 產品線。
[0065]在其它實施例中，氧化銅的完全或部分的去除是在存在諸如選自由112為、順3及其混合物組成的組中的氣體的情況下利用紫外線(UV)輻射處理來進行的。在該實施方式中，這些氣體中的一種或多種(例如，H2和N2的混合物或者NH3和N2的混合物)接觸襯底，同時用UV光輻射襯底。例如，諸如在發明人為B.Varadarajan等人、名稱為「UV and ReducingTreatment for K Recovery and surface Clean in Semiconductor Processing，，、遞交於2009年11月12日的共同所有的臨時專利申請序號N0.61/260, 789中所描述的裝置和工藝條件適合於在本文所描述的實施例中使用，該專利申請的全部內容基於提供了 UV處理的裝置和方法的細節的目的而通過引用合併於此。所描述的UV處理能夠用於氧化銅的可控去除，其中能夠通過UV曝光的持續時間、處理氣體組分、襯底溫度以及其它條件來控制氧化物的去除厚度。
[0066]在一些實施例中，預清潔是通過在無等離子體環境中進行熱處理來實現的。例如，晶片可在大約15至60秒內在包括H2、N2, NH3> N2或其混合物的氣氛中被加熱至至少大約200 0C的溫度。這種熱處理可用於部分氧化銅去除，並且尤其有益於處理包含脆弱ULK介電體的襯底。
[0067]在一些實施例中，不是可控地去除氧化銅至期望厚度，可以從銅表面更高效地完
全去除氧化銅並且然後在銅表面上可控地生長期望量的Cu-O鍵合物(例如，?ο A或更
少)。完全去除可通過在還原環境中直接等離子體處理、遠程等離子體處理、熱處理或UV處理來進行，如上所述，同時可調節條件以去除整個氧化物層。然後，通過在諸如溫度、壓力、時間等受控條件下將無氧銅表面暴露於諸如o2、h2o、co2、n2o或其混合物之類的含氧氣體的嚴格受控的劑量來實現Cu-O鍵合物的受控生長量。這種生長可在等離子體輔助或無等離子體輔助的情況下來實現。
[0068]在暴露的銅表面上形成金屬或金屬化合物層
[0069]能夠通過將具有暴露銅表面(在一些實施例中具有受控量的Cu-O鍵合物)的襯底與包含期望金屬元素的一個或多個前體接觸，從而將鍵合金屬原子(以束縛或無束縛形式)添加到銅互連結構上。在優選實施例中，在化學氣相沉積(CVD)裝置中不存在等離子體的情況下進行沉積。下面是能夠使用的一些示例性的前體。
[0070]通過使襯底與三烷基鋁前體(例如，三甲基鋁(TMA)、三乙基鋁(TEA)和三異丁基鋁(TIBA))接觸來沉積含鋁層。還能夠使用諸如氫化二甲基鋁(DMAH)之類的含氫化物有機金屬前體。
[0071]通過使襯底與諸如 (2，2，6，6-四甲基-3，5_庚二酮酸)鈣(Ca(TMHD)2)之類的有機金屬含鈣前體或其它合適的前體接觸，能夠形成含鈣層。
[0072]通過使襯底與諸如雙(環戊二烯基)鎂、雙(乙基環戊二烯基)鎂、雙(五甲基環戊二烯基)鎂、雙(η-丙基環戊二烯基)鎂之類的有機金屬含鎂前體或其它適合的前體接觸，能夠形成含鎂層。
[0073]通過使襯底與諸如雙(2，4- 二甲基戊二烯基)鈦、(甲基環戊二烯基)Ti (^e2) 3、(乙基環戊二烯基)Ti (We2) 3、(丙基環戊二烯基)Ti (We2) 3、(甲基環戊二烯基)Ti (NEt2) 3、(乙基環戊二烯基)Ti (NEt2) 3、(丙基環戊二烯基)Ti (NEt2) 3、(甲基環戊二烯基)Ti (NMeEt) 3、(乙基環戊二烯基)Ti (WeEt) 3、(丙基環戊二烯基)Ti (WeEt) 3、(三甲基)五甲基環戊二烯基鈦之類的有機金屬含鈦前體或其它適合的前體接觸，能夠形成含鈦層。
[0074]在一些實施例中，如吸收熱動力學所指明的，通過形成單層或飽和層，來謹慎地控制前體層的厚度。例如，在一些實施例中，前體層厚度不大於襯底所能夠吸收的前體的厚度。因此，在一些實施例中，該過程是吸收受控的，並且避免了不可控的大量材料的沉積。
[0075]在一些實施例中，對厚度的控制是通過控制銅表面上的氧化銅的厚度來實現的。在該情況下，將通過含金屬前體和可用的氧化銅之間的反應來限制粘合層的厚度。因此，如果允許受控的少量Cu-O鍵合物停留在表面上，則可通過Cu-O鍵合物的量來限制含M2-0層的厚度。
[0076]在其它實施例中，通過控制前體流速、襯底暴露時間、襯底溫度或沉積過程的其它參數，能夠控制前體層的厚度。
[0077]在一些實施例中，金屬前體層(可最初包含無束縛金屬)完全轉變成銅金屬線和圍繞MD介電材料上的穩定的氧化物、氮化物、胺或碳化物形式。然而，在一些實施例中，一些或全部的層以游離金屬(或至少臨時地前體)的形式至少保留在銅互連結構上方。
[0078]還可以使用上述控制方法的組合。
[0079]儘管本文所描述的方法可在多種類型的裝置中實施，但是在一些實施例中，等離子體增強型化學氣相沉積(PECVD)裝置是優選的。在一些實施例中，PECVD裝置能夠提供高頻(HF)和低頻(LF)等離子體 產生源。然而，應注意的是，含金屬前體層的沉積通常在不存在等離子體的情況下進行並且能夠在任何適合的CVD裝置中進行。儘管如此，在一些實施例中，一些預處理或後處理可能需要使用等離子體，並且PECVD裝置可用於執行本文所述的序列的部分或整個序列。
[0080]有益的是，含金屬前體材料不需要選擇性地沉積到金屬表面上，並且可沉積到介電體的表面上以及金屬上，但是在一些實施例中其選擇性地沉積到銅表面上。通過使部分製成的器件與前體(例如，與含金屬反應劑)在能使得含金屬前體層沉積的條件下接觸來沉積前體層。
[0081]在一個實施例中，含金屬前體層熱沉積，而不會有等離子體放電。例如，諸如揮發性氫化物、滷化物、羰基或有機金屬化合物之類的揮發性前體能夠在高溫下反應(例如，分解)以將含金屬材料層沉積到襯底表面上。在一些實施例中，前體與銅表面上和介電體上的表面氧反應以形成M2-0鍵。在其它實施例中，游離金屬的沉積以及M2-0鍵形成都會發生。溫度範圍、襯底暴露時間和其它沉積條件被調整以使每一特定前體實現期望的結果，如本領域技術人員將理解到的。例如，在一些實施例中，選擇用於將含Al層從TMA前體沉積到含氧化銅原子層的銅表面上的溫度範圍，使得基本上不沉積游離鋁，同時易於導致在銅表面上形成Al-O鍵合物。這種反應狀態於大約80-350°C之間的襯底溫度下發生。在其它實施例中，溫度狀態可調節，使得游離鋁金屬沉積得銅上，其中銅表面優選地完全為無氧的。該反應狀態可在至少大約400°C的襯底溫度下實現。[0082]在一個示例中，揮發性含金屬前體被引入腔室中。有機金屬化合物、金屬氫化物、金屬滷化物和金屬羰基化物可充當合適的前體。例如，可以使用烷基取代金屬衍生物和環戊二烯基取代金屬衍生物。前體在高溫下反應而在襯底上形成含金屬前體層。通常地，根據前體的性質，優化沉積條件以按期望質量沉積含金屬源層。例如，可優化溫度範圍以支持前體的特定分解機理，並且因此根據需要調整含金屬源層的組成。
[0083]如上所述，各種金屬能夠充當鍵合劑。例如，可以使用Al、T1、Ca和/或Mg及其組合。可以使用已知揮發性前體的滿足本文闡述標準的其它金屬。上文列出了前體的示例。在一些實施例中，含鋁前體選自由三甲基鋁、二甲基鋁氫化物、三乙基鋁、三異丁基鋁和三(二乙氨基)鋁組成的組。在一些實施例中能夠用於沉積含鈦源層的前體的示例包括但不限於四(二甲氨基)鈦(TDMAT)、四(二乙氨基)鈦(TDEAT)、四(乙基甲基胺基)鈦和雙(二乙基氨基)雙(二異丙基氨基)鈦。
[0084]如上所述,前體層不一定需要包含純基本金屬，但是可以包括具有例如H、C、N、O等其它元素的金屬化合物。
[0085]如上所述，前體層不必定要選擇性地唯一地沉積在銅線的上面，而是可以沉積到介電層的上面和銅的上面。然而，在許多實施例中，實現了銅和介電體之間的一定程度的選擇性，並且較厚的前體層可形成在銅線上方。應理解的是，根據特定的前體和沉積條件，可以實現各種選擇性，範圍從前體層完全可選擇地沉積到銅線上到前體層均等厚度地沉積到銅上和介電體上的完全非可選擇工藝。典型地，當三烴基鋁用作前體時，由於在與介電體的接觸部易於形成Al-O鍵合物，所以沉積是非可選擇的。
[0086]可允許前體層形成金屬或金屬化合物層。化合物可以為例如氧化物。這可自發地發生，例如，當有機金屬前體在襯底表面上分解而形成金屬層時或者當有機金屬化合物與Cu-O鍵合物反應時。在一些實施例中，反應迅速發生，但是對於一些前體或反應條件，讓吸收前體反應需要一定的時間段。
[0087]可選的改良或鈍化操作可起到以下作用。首先，如果游離金屬存在於前體層中，則通過將金屬轉變成固定形式，例如轉變成包含M2-0、M2-C、M2-N鍵或其組合的形式，其可幫助控制互連電阻。優選地，鈍化層包含不易於從鈍化材料擴散到銅線中的材料。例如，游離鋁可轉變成氧化鋁、氮化鋁等。儘管游離鋁能夠擴散到銅線中，但是當轉變成氮化物和氧化物時，這些材料被捕集在鈍化層內，並且不能夠進入銅線且增加其電阻率。因為金屬或金屬氧化物層在該後處理步驟中被改良，所以導入銅線中的金屬的量被限制或減少為零。
[0088]在金屬前體層包含沉積在銅和介電體上的導電材料的那些實施例中，後處理也是有益的。在這些實施例中，鈍化將導電材料(例如，金屬)轉變成具有極小電導率或不具有電導率的材料，從而防止相鄰銅線之間短路。例如，在介電體層上包含游離金屬M2的前體層可被轉變成包含M2-0、M2-N、M2-C鍵合物或其組合物的非導電材料。
[0089]在一些實施例中，為了從前體層去除殘留的有機基(例如烷基)，進行後處理。例如，用H2進行的處理可用於去除有機基並且形成M2-H鍵。用NH3、N2或其混合物進行的處理可用於形成M2-N鍵。當前體層包含較少游離金屬或不包含游離金屬但包含殘留有機鍵時，尤其需要這些處理。
[0090]通常地，用於前體層的各種後處理是可能的，這可根據前體層的性質(例如，存在或不存在游離金屬、殘留的烷基等)、所使用的金屬的性質、ILD層的化學性質以及介電擴散勢壘層的性質來選擇。
[0091]在一些實施例中，後處理涉及直接等離子體處理。例如，可以用形成在選自由H2、n2、nh3及其混合物組成的組的處理氣體中的等離子體來處理具有暴露的前體層的襯底。在一些實施例中，用等離子體中的H2來處理具有前體層的襯底。氫等離子體處理能夠用於從前體層去除殘留的有機基，以及形成最終的M2-H鍵合物。在其它示例中，用等離子體中的H2和N2的混合物或者用等離子體中的NH3對襯底進行後處理，這使得有機基去除以及形成M2-N鍵合物。在一些實施例中，可以使用諸如N2H4和胺等其它氮化劑。
[0092]如預處理的情況，有時期望使用比直接等離子體處理較柔和的處理方法。例如，在一些實施例中，可以利用在選自由H2、N2、NH3及其混合物組成的組中的氣體中形成的遠程等離子體來處理襯底。如之前所述，遠程等離子體產生於與容納襯底的腔室物理分離的腔室中，並且在被輸送到襯底之前耗盡離子種類，這使得介電體損壞的可能性較低。這是由於遠程等離子體中包含的自由基通常比高能離子具有較小的破壞性。M2-H以及M2-N鍵合物以及從層中去除有機基能夠通過遠程等離子體來實現。
[0093]此外，利用之前通過引用合併於此的序號為美國臨時申請N0.61/260，789中所描述的方法，通過在選自由H2、N2、NH3及其混合物組成的組中的處理氣體中進行UV輻射來進行柔和的後處理。該UV處理能夠用於形成M2-H和M2-N鍵合物，以及從前體層中去除有機取代基。
[0094]在一些實施例中，通過在無等離子體環境中進行熱處理來實現後處理。例如，晶片可在包括H2、N2, NH3或其混合物的氣氛中被加熱至至少大約300至350°C的溫度。這種熱處理尤其有益於處理包含脆弱ULK介電體的襯底。
[0095]當在ILD層中使用ULK介電體，尤其是使用易於損壞的多孔且有機的介電體時，遠程等離子體後處理、熱後處理和UV後處理特別地有益。
[0096]儘管在許多實施例中氮化後處理是優選的，但是在一些實施例中，可以使用其它類型的後處理。例如，通過使具有暴露的前體層的襯底與等離子體中的含氧氣體(諸如02、CO2、N2O等)接觸，可以實現形成M2-0鍵合物的氧化後處理。在其它實施例中，例如，通過用等離子體中的碳氫化合物來處理前體層，從而在後處理步驟中形成M2-C鍵合物。通過藉助或不藉助等離子體將襯底暴露於包含所需相應成分(例如，H2S, H2Se, H2Te, PH3)的反應劑，能夠在後處理步驟中形成M2-S、M2-Se、M2-Te和M2-P。直接等離子體和遠程等離子體都可以用於這些類型的後處理。
[0097]在一些實施例中，該工藝的金屬沉積部分在此處提供了極薄的粘合層(通常為1-3，優選地為大約鋁原子的I個原子單層)，其包含位於銅線上的Al-O束縛形式的固定鋁。此外，在一些實施例中，層與介電擴散勢壘層具有強的O-Al-N-Si鍵合。因為粘合層的薄的厚度以及由於束縛鋁的固定性，所以與這些粘合層的互連不會顯現出電阻的大的增加(例如，與大量的擴散摻雜劑或厚的覆蓋物的互連物相比)。
[0098]矽烷處理
[0099]無論含金屬前體是否被轉變，都通過矽烷或其它含矽前體來處理襯底。在一些實施例中，可採用除了含矽前體之外的反應劑。在先前通過引用合併的美國專利申請N0.11/726，363中，這些化合物有時被一般性地稱為「PSAB形成反應劑」。PSAB是保護自對準緩衝(或勢壘)。除了含矽前體之外，本文可使用的前體包括含鍺化合物、含硼化合物等。[0100]含矽反應劑的示例包括SiH4、Si2H6、Si3H8、取代矽烷(例如，RSiH3、R2SiH2、R3SiH，其中R為烷基、烯基或炔基，其可進一步由雜原子取代)等。通過暴露於這些化合物而形成的金屬矽化物提供了與擴散勢壘層的優良粘合度，如上所述。
[0101]通常，含矽反應劑能夠在範圍介於大約20°C至500°C之間的襯底溫度下以及在範圍介於大約10毫託至大約100託之間的壓強下被輸送。在具體的實施例中，矽烷在例如大約200-400°C的溫度範圍內被輸送。在該工藝中反應劑的流速能夠取介於大約0.0Olsccm至大約lOOOOsccm之間的範圍(按照容納四個300mm晶片的處理腔室)，並且反應劑接觸時間能夠取介於大約0.5秒至大約50000秒之間的範圍，例如，介於大約0.5秒至大約5000秒之間的範圍。
[0102]在一些實施例中，矽配量工藝可包括等離子體處理或等離子體增強反應。因此，在一些實施例中，優選的是使用PECVD工具,諸如可從Novellus Systems, Inc.(San Jose, CA)獲得的SEQUEL?和VECTOR? PECVD工具。經常地，該工具包含位於單個壓力控制腔室中的多個臺。在一些實施例中，該方法在諸如VECTOR ExcelT之類的具有多個集成單晶片腔室的群集工具中實施。此外，在一些實施例中，使用具有高頻(HF)和低頻(LF)射頻(RF)等離子體源的雙頻PECVD裝置。低頻RF功率是指具有介於IOOkHz和2MHz之間的頻率的RF功率。用於LF等離子體源的典型頻率範圍在大約IOOkHz至500kHz之間，例如可以使用400kHz的頻率。高頻功率是指具有大於2MHz頻率的RF功率。典型地，HF RF頻率位於大約2MHz-30MHz之間的範圍內。通常所使用的HF RF值包括13.56MHz和27MHz。在一些實施例中，在等離子體輔助操作中，例如在預清潔、釘扎和H2後處理期間，能夠使用範圍介於大約OW/cm2至1.0ff/cm2之間的LF功率以及範圍介於0.1-1.5ff/cm2之間的HF功率。在一些實施例中，在等離子體輔助操作中使用單頻處理。
[0103]在特定示例中，粘合層中的矽化物(或其它含矽材料)成分是通過使SiH4以大約100-1000sccm的流率流入處理腔室中來形成的。以大約4000-10000sccm流率的NH3或者以大約4000-10000sccm流速的H2能夠任選地與矽烷同時流入處理腔室中。SiH4處理在範圍從大約200-400°C的溫度以及範圍從大約1.5-4託的壓力下持續大約1_20秒。在一些實施例中，溫度保持在300°C以下，以限制非導電種類物擴散到金屬線中。
[0104]在矽併入之後形成的粘合層的厚度能夠取從大約丨0 \:個:丨0，000入的範圍。在
具體實施例中，層具有範圍在大約10-100Α的厚度，尤其是在大約10-60人的範圍內。
[0105]在粘合層上形成勢壘層
[0106]在金屬-娃組合粘合層形成時，沉積摻雜或未摻雜的碳化娃層。該碳化娃層充當蝕刻止擋層和/或介電擴散勢壘層並且通常沉積至大約丨00- 500Α的厚度。例如，通過CVD (優選地通過PECVD )，通過使襯底在等離子體放電中暴露於含矽和含碳前體，能夠沉積碳化矽層。例如，矽烷、烷基矽烷和碳氫化合物可用作前體。當沉積摻雜的碳化矽時，含摻雜劑前體被另外引入處理腔室中。例如，C02、O2或N2O可在含氧碳化矽沉積期間添加，B2H6可被添加以沉積硼摻雜碳化矽，NH3和N2可添加以沉積氮摻雜碳化矽，等等。在其它實施例中，摻雜或未摻雜的氮化矽或碳氮矽被沉積在含金屬粘合層之上以充當蝕刻止擋層或擴散勢壘層。氮化矽的沉積能夠利用含矽前體(例如，矽烷)和含氮前體(例如，氨)通過PECVD來進行。能夠利用包含碳、矽和氮的一種或多種前體，例如利用有機矽烷和氨的混合物，通過PECVD來沉積碳氮矽。
[0107]在擴散勢壘已經沉積之後，可利用常規的鑲嵌處理來形成互連。
[0108]應注意的是，在一些情況下，介電擴散勢壘或蝕刻止擋層的沉積是任選的，因為粘合層(通過或不通過後處理形成)可具有適合的特性以充當擴散勢壘或蝕刻止擋物。例如，包含一些金屬氧化物或氮化物的粘合層可充當擴散勢壘層，免除了對沉積單獨碳化矽層的需要。
[0109]裝置
[0110]—般地，粘合層的形成能夠在任何類型的裝置中進行，所述裝置允許引入揮發性前體，並且被構造成提供對反應條件(例如，腔室溫度、前體流速、暴露時間等)的控制。在一些實施例中，預清潔、前體處理、覆蓋層後處理(改良)、矽烷處理以及介電擴散勢壘沉積都是在不將襯底暴露於周圍環境的情況下進行的，從而防止襯底的不利的氧化和汙染。在一個實施例中，這些操作在一個模塊中按順序進行而不破壞真空。在一些實施例中，操作在一個腔室內在具有多個臺的或者具有多個腔室的一個CVD (優選地為PECVD)裝置中進行。可從Novellus Systems, Inc of San Jose, CA 獲得的 VECTOR? PECVD 裝置是合適的裝置的示例。
[0111]示例性的裝置將包括容納一個或多個晶片且適合於晶片處理的一個或多個腔室或「反應器」(有時包括多個臺)。每個腔室可容納用於處理的一個或多個晶片。一個或多個腔室將晶片保持在限定的一個或多個位置上(在該位置內運動或不運動，該運動例如，旋轉、振動或其它攪拌)。在一個實施例中，在工藝中經過金屬前體層和蝕刻止擋層沉積的晶片從反應器內的一個臺傳輸到另一個臺。同時在工藝中，每個晶片通過支架、晶片卡盤和/或其它保持裝置被保持在適當位置上。對於晶片要被加熱的一些操作，裝置可包括諸如加熱板之類的加熱器。在本發明的優選實施例中，可以使用PECVD系統。在甚至更優選的實施例中，PECVD系統包括LF RF電源。
[0112]在一個實施例中，多臺式裝置可用於形成覆蓋層和擴散勢壘。多臺式反應器允許在一個腔室環境中同時運行不同的處理，從而提高晶片處理的效率。
[0113]在一個實施例中，單個的臺能夠在不同工藝條件下運轉並且可以基本彼此隔離。例如，一個臺可在一個溫度範圍下運轉，而另一個臺可在不同溫度範圍下運轉。
[0114]在一個實施例中，預清潔操作、金屬前體層的沉積、前體轉變和矽烷處理在一個優選的溫度範圍內進行並且在多臺式裝置的一個臺上執行。在一些實施例中介電擴散勢壘的沉積可能要求不同的溫度範圍，並且可在不同的一個或多個臺上執行。在一些實施例中，包括預處理、前體層形成和矽烷處理的整個覆蓋過程在單臺或多臺式裝置的一個臺中進行。在一些實施例中，介電擴散勢壘層的沉積還可與覆蓋操作在相同的臺上進行。在其它實施例中，介電擴散勢壘可在不同的臺上或者甚至在完全不同的裝置上沉積。
[0115]能夠通過控制器單元來控制工藝條件和工藝流程本身，控制器單元包括用於監控、維護和/或調節諸如HF和LF功率、氣流速率和時間、溫度、壓力等一些工藝變量的程序指令。例如，可以包括規定用於前體層沉積和後處理的金屬前體和氨的流率的指令。根據上述方法，指令可以規定執行操作的全部參數。例如，指令可包括用於預清潔、前體層沉積、後處理粘合層形成以及用於介電擴散勢壘沉積的參數。控制器可以包括用於不同裝置臺的不同或相同的指令，從而允許裝置的臺獨立地或同時地運轉。[0116]上文所述的裝置/工藝可以結合例如光刻圖案化工具或工藝來使用，以用於製作或製造半導體器件、顯示器、LED、光伏電池板等。在一個示例中，鑲嵌溝槽和通孔是利用這種光刻圖案化工具或工藝而形成的。典型地，雖然不是必要地，這些工具/工藝將在共同的製作設施中一起使用或進行。薄膜的光刻圖案化通常包括以下步驟中的一些或全部，每個步驟是通過多種可能的工具來實施的:(I)利用旋塗或噴塗工具將光致抗蝕劑施加到工件(即，襯底)上；(2)利用熱板或爐或UV固化工具來進行光致抗蝕劑的固化；(3)通過諸如晶片步進式曝光機(stepper)之類的工具將光致抗蝕劑暴露於可見光或UV或x射線光；
(4)將抗蝕劑顯影從而選擇性地去除抗蝕劑以及因此利用諸如溼式臺架的工具將其圖案化；(5)利用乾式的或等離子體輔助的蝕刻工具將抗蝕劑圖案轉印到下層膜或工件中；以及(6)利用諸如RF或微波等離子體抗蝕劑剝離器之類的工具來去除抗蝕劑。
[0117]結論
[0118]上述實施例中的一個或多個可提供下列改進中的一項或多項。由於摻雜劑合併或擴散到Cu體膜(bulk film)中，因而Cu電阻增加很少或無增加。顯著地提高了介電銅勢壘和Cu之間的膜附著度和粘合強度。因為提高了膜附著度和粘合強度，所以提高了 Cu電遷移(EM)電阻。公開的一些實施例能夠使用用於TMA (三甲基鋁)處理的現有的TOL (脈衝沉積層)工具或改良的PDL部件。
[0119]儘管為清晰的原因已經省略了各種細節，但是可以實現各種設計替代。因此，本發明的示例應視為示例性的而不是限制性的，並且本發明不限於本文給出的細節。
【權利要求】
1.一種將蓋層形成在半導體器件的載流金屬線上的方法，所述方法包括: (a)將含金屬前體輸送到反應腔室，所述反應腔室保持有具有金屬線的暴露表面的部分地製成的半導體器件，其中所述含金屬前體附著或粘合到所述金屬線的所述暴露表面，其中所述含金屬前體包括第一金屬； (b)將含矽前體輸送到所述反應腔室；以及 (c)通過允許所述含矽前體的至少一部分與所述金屬線的所述暴露表面相互作用和/或與所述含金屬前體或第一金屬相互作用而在所述金屬線上形成所述蓋層。
2.如權利要求1所述的方法，其中所述含金屬前體的所述第一金屬不同於所述金屬線的金屬。
3.如權利要求1所述的方法，其中所述第一金屬選自由鋁、鈦、鎂和鈣組成的組。
4.如權利要求1所述的方法,其中操作(b)和(C)在時間上重疊。
5.如權利要求1所述的方法，還包括:在執行操作(a)之前清潔所述金屬線的所述暴露表面。
6.如權利要求1所述的方法，還包括:在執行操作(a)之前從所述金屬線的所述暴露表面去除氧化物。
7.如權利要求1所述的方法，其中操作(a)包括化學氣相沉積反應。
8.如權利要求1所述的方法，其中操作(a)使得將所述第一金屬沉積在所述金屬線的所述暴露表面上。
9.如權利要求1所述的方法，還包括:將所述金屬線的所述暴露表面上的所述含金屬前體中的或所述第一金屬中的至少一些轉變成介電材料。
10.如權利要求9所述的方法，其中所述介電材料包括所述第一金屬以及選自由氧、碳和氮組成的組中的元素。
11.如權利要求9所述的方法，其中在操作(C)之前執行將所述第一金屬的層的至少一些轉變成介電材料
12.如權利要求1所述的方法，其中在執行操作(c)之前，所述含金屬前體不轉變成介電材料。
13.如權利要求1所述的方法，其中所述含矽前體在所述含金屬前體不附著或粘合到所述金屬線的間隙區域中附接到所述金屬線的所述暴露表面。
14.如權利要求1所述的方法，其中所述金屬線包括銅。
15.如權利要求1所述的方法，其中所述金屬線包括在所述半導體器件中的互連。
16.如權利要求1所述的方法，其中所述含金屬前體選自由有機鋁化合物、有機鎂化合物、有機鈦化合物或有機鈣化合物組成的組。
17.如權利要求1所述的方法，其中所述含矽前體選自由矽烷和取代矽烷組成的組。
18.如權利要求1所述的方法，其中在存在等離子體的情況下執行操作(C)。
19.如權利要求1所述的方法，還包括將擴散勢壘形成在所述蓋層上。
20.如權利要求19所述的方法，其中所述擴散勢壘包括碳化矽。
21.如權利要求1所述的方法，還包括: (i)在(a)之前，將光致抗蝕劑施加到工件上； (ii)將所述光致抗蝕劑曝光；(iii)將所述抗蝕劑圖案化並且將圖案轉印到所述工件上，其中所述圖案限定所述金屬線的位置；以及 (iv)從所述工件選擇性地去除所述光致抗蝕劑。
22.一種將蓋層形成在半導體器件的載流金屬線上的裝置，所述裝置包括: 反應腔室，其包括用於在處理期間保持晶片的晶片保持元件； 通往所述反應腔室的一個或多個入口，其用於輸送含金屬前體和含矽前體；以及 控制器，其包含用於執行以下操作的指令: (i)在含金屬前體附著或粘合所述晶片上的所述金屬線的暴露表面的狀態下將所述含金屬前體輸送到所述反應腔室； (ii )將含矽前體輸送到所述反應腔室；以及 (iii)通過允許所述含矽前體的至少一部分與經所述含金屬前體改良的所述暴露表面相互作用來將所述蓋層形成在所述金屬線上。
23.如權利要求22所述的裝置，還包括等離子體發生器，其中所述控制器還包括用於在形成所述蓋層的同時在所述反應腔室中產生等離子體的指令。
24.如權利要求22所述的裝置，其中所述反應腔室包括多個臺，並且其中所述控制器還包括用於在操作(i)期間將所述晶片保持在第一臺、將所述晶片移動至第二臺以及在操作(ii)期間將所述晶片保持在所述第二臺的指令。
25.如權利要求22所述·的裝置，還包括等離子體發生器，其中所述控制器還包括用於在操作(i )之前預清潔所述晶片的指令。
26.如權利要求22所述的裝置，其中所述控制器還包括用於將所述金屬線的所述暴露表面上的所述含金屬前體或由其衍生的金屬中的至少一些轉變成介電材料的指令。
27.—種系統,包括: 如權利要求22所述的裝置；以及 步進式曝光機。
【文檔編號】H01L21/28GK103582932SQ201280027241
【公開日】2014年2月12日 申請日期:2012年6月1日 優先權日:2011年6月3日
【發明者】餘珍意, 江庚偉, 普拉莫德·蘇布拉莫尼姆, 羅伊·沙維夫, 吳暉榮, 納格拉傑·尚卡爾 申請人:諾發系統公司