半導體器件的製造方法
2023-12-01 17:16:31 2
專利名稱：半導體器件的製造方法
技術領域：
本發明涉及一種半導體器件的製造方法，具體而言，涉及一種用於高傳輸比鋁焊墊蝕刻的雙重構圖(double patterning)法，其能夠在進行高傳輸比鋁焊墊蝕刻時防止鋁表面的腐蝕缺陷並提高蝕刻的各向異性。
背景技術：
在超大規模數字集成電路中，所使用的電晶體一般是互補金屬氧化物半導體 (CMOS)場效應電晶體。簡化的CMOS工藝由14道工序組成(1)雙阱注入在矽片上形成η 阱和P阱；(2)淺槽隔離用於隔離亞微米技術節點以下的有源區；(3)通過生長柵氧化層、 澱積多晶矽和蝕刻得到柵結構；(4)輕摻雜漏區(LDD)注入形成源漏區的淺注入；(5)製作側壁，用於在隨後的源/漏注入工藝中保護溝道；(6)中等能量的源/漏區注入，形成的結深大於LDD的注入深度；(7)金屬接觸形成矽化物接觸，使金屬鎢與矽緊密結合在一起；(8) 通過局部互連(Li)形成電晶體和接觸點之間的第一層金屬布線；(9)澱積第一層層間介質 (ILD-I)，並製作連接局部互連金屬和第一層金屬的通孔；(10)澱積具有三層結構的第一層金屬疊層，並對其進行蝕刻；(11)澱積第二層層間介質(ILD-2)並製作通孔；(1 澱積第二層金屬疊層並對其進行蝕刻，然後澱積第三層層間介質(ILD-3)並製作通孔，如此重複地形成第三層金屬疊層和第四層層間介質(ILD-4)、第四層金屬疊層和第五層層間介質 (ILD-5) ； (13)形成厚度較之於前面四層金屬層要厚的頂層金屬層，並對其進行蝕刻，以形成用於後續封裝工藝中引出管腳的金屬焊墊；(14)在頂層金屬層上形成最後一層層間介質(ILD-6)，隨後形成鈍化層，用於保護器件不受溼氣、劃傷和玷汙的影響。至此，已完成半導體器件製造的全部14道工序，這些工藝總稱為前端工藝。然後，在完成對晶片的電學測試之後，需要對晶片進行封裝，這被稱為後端工藝。在封裝過程中，通過劃片工藝將晶片分成若干單獨的管芯(die)，並將管芯粘貼在金屬引線框架或管殼上，而金屬引線框架或管殼與管芯之間的電連接正是通過用導線連接管芯表面的金屬焊墊與引線框架或管殼內端來實現的。由此可見，最後一道金屬焊墊形成工藝是連接前端半導體器件製造工藝和後端半導體管芯封裝工藝的關鍵一環。鋁是半導體製造中最主要的導線材料，具有電阻低、易於沉積和蝕刻的優點，因而鋁互連工藝作為一種較為成熟的技術以其穩定的工藝、低廉的價格而廣泛應用於超大規模集成電路中。隨著集成電路的晶片集成度越來越高，半導體器件的設計規則從65nm縮小到 45nm,目前已向32nm甚至更小尺寸的工藝進行挑戰。器件尺寸的縮小導致鋁布線的寬度也隨之減小，伴隨而來的是尖峰現象和電致遷移。尖峰現象是由於矽原子與鋁原子的交互擴散造成的，可以通過在鋁中添加少量的矽以降低交互擴散的驅動力來解決。電致遷移是指由於鋁電子被大量電子流帶走產生空隙而最後造成斷線，可以通過在鋁中加入少量的銅來改善這種現象。因此，半導體製造中所使用的鋁布線通常都含有矽、銅等。圖1是示出了常規的用於鋁金屬層的構圖法的流程圖。在步驟101中，在待蝕刻的晶片上塗覆一光致抗蝕劑(PR)層，其中，在所述待蝕刻的晶片頂層已經形成有一疊層，該疊層包括第一阻擋層、金屬層和第二阻擋層。所述第一阻擋層和所述第二阻擋層例如由鈦(Ti)/氮化鈦(TiN)構成，用來抑制互連布線中的電致遷移。所述金屬層例如由摻雜有少量的銅和矽的鋁構成。另外，由於將要蝕刻的是金屬層，為了防止由於曝光時其表面反射的光損傷附近的I3R而導致顯影后檢查(ADI)關鍵尺寸(⑶)不佳，所以通常在疊層與ra層之間通過旋塗法塗覆一層抗反射塗層(ARC)。接著，在步驟102中，通過使用紫外光、深紫外光或極紫外光照射，對塗覆有I3R層的晶片進行曝光。然後，在步驟103中，對曝光後的晶片進行顯影，以在I3R層上形成將要轉印到疊層上的圖案。接著，在步驟104中，在比室溫稍高的溫度(如70°C )下對顯影后的晶片進行蝕刻，其中，蝕刻的源氣體例如為Cl2和BC13、 CCI4等的混合氣體。然後，在步驟105中，使用常規的ra剝離處理，例如使用A或O2/H2O作為灰化劑的等離子體增強灰化處理，剝離I3R掩膜。最後，在步驟106中，對灰化去膠後的晶片進行常規溼法清洗。在半導體蝕刻工藝中，為了防止橫向蝕刻，通常會有意在蝕刻圖案的側壁上形成聚合物作為保護膜，這些聚合物一般是在蝕刻過程中由I3R中的碳與蝕刻氣體(如C2F4)和蝕刻產物結合在一起形成的。由於聚合物能夠阻擋對側壁的橫向蝕刻，增強蝕刻的各向異性，並且保護側壁不被等離子體轟擊損傷，從而能夠實現對蝕刻後檢查(AEI)關鍵尺寸 (CD)的良好控制。因此，在鋁的蝕刻中ra是不可或缺的。一般而言，鋁互連工藝中通常將用於在後端半導體管芯封裝工藝中引出管腳的鋁焊墊作為頂層金屬層進行蝕刻。圖2示出了已經完成前道半導體晶片製造工藝而尚未封裝的半導體管芯200的一個示例。如圖2中所示，在管芯200的核心電路區201周圍布有一圈鋁焊墊202，並且這些鋁焊墊202通過鋁布線203連接到核心電路區201。這裡引入一個新的概念——蝕刻傳輸比，其是指材料層中的在蝕刻工藝中被蝕刻掉的部分佔整個材料層的面積比率。作為頂層金屬層，除了留下作為焊墊的鋁塊以及連接焊墊與核心電路區的鋁線以外的鋁都已被蝕刻掉，因而蝕刻傳輸比通常都高達80 90%。在具有如此高的蝕刻傳輸比的鋁焊墊蝕刻工藝中，由於需要蝕刻掉的面積較大而覆蓋PR的面積較少，因而鋁線側壁嚴重缺乏聚合物保護，導致橫向蝕刻嚴重，鋁布線變細或斷開。而且，由於傳統工藝中 I3R的厚度不能無限制地增加，且頂層金屬層較之於其他金屬層要厚，因而長時間的蝕刻也容易對鋁焊墊表面造成損傷。圖3A和:3B分別示出了現有的鋁焊墊蝕刻工藝中在鋁表面形成的微掩蔽現象和腐燭缺陷(micro masking)。由於在鋁中加入了少量的矽和銅，蝕刻時殘留的矽和銅顆粒將阻礙顆粒下面的鋁的蝕刻，進而形成柱狀的殘留物，如圖3A中所示。該柱狀殘留物通常會導致半導體器件中的電路短路，這就是所謂的微掩蔽現象。對於矽的蝕刻，可以在氯化物等離子體氣體中完成，生成的SiCl4容易揮發，所以不會殘留矽。然而，CuCl2較難揮發，所以必須以物理方式的離子轟擊來使Cu原子去除。另外，當鋁在氯氣等離子體中蝕刻之後，其表面和側壁仍有氯氣殘留，而蝕刻產物AlCl3也會與ra發生反應。一旦晶片離開真空設備後，這些成分將會與空氣中的水分反應形成HC1，HC1進一步侵蝕鋁而產生A1C13。只要所提供的水汽充足， 鋁的腐蝕將持續進行，如圖3B中所示。目前，為了解決上述問題，在現有的鋁焊墊蝕刻工藝中已採用例如高偏置電壓、非氟基等離子體蝕刻氣體(如CH4)和優化的溼法清洗等。然而，偏置電壓高會使等離子體對
4鋁表面的轟擊更加猛烈，從而導致鋁布線漸縮(taper)或鋁焊墊縮退(pullback)。在採用 CH4氣體作為主要蝕刻氣體的非氟基等離子體蝕刻中，大量聚合物殘留且在蝕刻完成之後也難以通過常規的溼法清洗來去除。而使用優化的溼法清洗，又存在與傳統半導體製造工藝不易兼容的問題，並且優化的溼法清洗必定會導致工藝複雜度提高以及製造成本增加。綜上所言，迫切需要一種能夠在高傳輸比鋁焊墊蝕刻時防止上述缺陷的突破性方法。
發明內容
在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進一步詳細說明。本發明的發明內容部分並不意味著要試圖限定出所要求保護的技術方案的關鍵特徵和必要技術特徵，更不意味著試圖確定所要求保護的技術方案的保護範圍。為解決上述問題，本發明提供一種半導體器件的製造方法，包括下列步驟提供待蝕刻的晶片，所述晶片頂層形成有一金屬層；在待蝕刻的晶片上塗覆第一光致抗蝕劑層，在所述待蝕刻的晶片頂層形成有一金屬層；對塗覆有所述第一光致抗蝕劑層的晶片進行第一次曝光和顯影，以形成第一圖案；對所述第一次顯影后的晶片進行第一次蝕刻，以蝕刻掉所述金屬層的第一部分；去除所述第一光致抗蝕劑層；對所述晶片進行溼法清洗；在所述晶片上塗覆第二光致抗蝕劑層；對塗覆有所述第二光致抗蝕劑層的晶片進行第二次曝光和顯影，以形成第二圖案；對所述第二次顯影后的晶片進行第二次蝕刻，以蝕刻掉所述金屬層的第二部分；去除所述第二光致抗蝕劑層；以及對所述晶片進行溼法清洗。優選地，構成所述金屬層的材料包括鋁。優選地，構成所述金屬層的材料還包括矽、銅、鈦和氮化鈦中的一種或多種。優選地，所述第一圖案與所述第二圖案重疊。優選地，所述金屬層的所述第一部分與所述金屬層的所述第二部分不重疊。優選地，所述金屬層的所述第一部分佔整個所述金屬層的面積比率與所述金屬層的所述第二部分佔整個所述金屬層的面積比率相同。優選地，所述金屬層的所述第一部分佔整個所述金屬層的面積比率與所述金屬層的所述第二部分佔整個所述金屬層的面積比率不同。優選地，，所述金屬層的所述第一部分佔整個所述金屬層的面積比率不超過50%。優選地，所述金屬層的所述第二部分佔整個所述金屬層的面積比率不超過50 %。優選地，所述第一次蝕刻的源氣體包括C12、BC13和CHF3,其中，Cl2的流速為50 500sccm, BCl3 的流速為 50 500sccm，且 CHF3 的流速為 0 50sccm。根據本發明的半導體製造方法，能夠在整個晶片上提供更多光致抗蝕劑保護以防止等離子體轟擊損傷，並且能夠為鋁線側壁提供更多聚合物保護以提高蝕刻的各向異性， 從而實現無腐蝕缺陷且具有良好的側壁形貌的半導體製造。
本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，圖1示出了常規的用於鋁金屬層蝕刻的構圖法的流程圖；；
圖2示出了已經完成前道半導體晶片製造工藝而尚未封裝的半導體管芯200的一個示例；圖3A和:3B是分別示出了現有的鋁焊墊蝕刻工藝中在鋁表面形成的微掩蔽現象和腐蝕缺陷；圖4是示出了根據本發明實施例的用於高傳輸比鋁焊墊蝕刻的雙重構圖法的流程圖；圖5A-5E分別示出了根據本發明第一示例的在執行兩次構圖工藝之前和之後的鋁金屬層的示意性頂視圖；圖6A-6E分別示出了根據本發明第二示例的在執行兩次構圖工藝之前和之後的鋁金屬層的示意性頂視圖；圖7A-7E分別示出了根據本發明第三示例的在執行兩次構圖工藝之前和之後的鋁金屬層的示意性頂視圖；圖8示出了鋁焊墊蝕刻傳輸比與腐蝕缺陷數之間的相關性；圖9是示出了根據本發明一個實施例的雙重構圖之後的鋁金屬層表面形態的掃描電子顯微鏡(SEM)頂視圖。
具體實施例方式在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對於本領域公知的一些技術特徵未進行描述。為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便說明本發明是如何通過兩次塗覆光刻抗蝕劑(PR)進行曝光顯影並蝕刻鋁金屬層從而解決鋁表面腐蝕等問題的。顯然，本發明的施行並不限定於半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。圖4是示出了根據本發明實施例的用於高傳輸比鋁焊墊蝕刻的雙重構圖法的流程圖。在步驟401中，在待蝕刻的晶片上塗覆第一 I3R層，其中，在所述待蝕刻的晶片頂層已經形成有一金屬疊層，該金屬疊層例如包括第一阻擋層、金屬層和第二阻擋層。可選地， 該金屬疊層也可只有金屬層。所述第一阻擋層和所述第二阻擋層例如由鈦(Ti)/氮化鈦 (TiN)構成，用來抑制互連布線中的電致遷移。所述金屬層例如由摻雜有少量的銅和矽的鋁構成。另外，由於將要蝕刻的是金屬層，為了防止由於曝光時其表面反射的光損傷附近的I3R 而導致顯影后檢查(ADI)關鍵尺寸(CD)不佳，所以通常在疊層與ra層之間通過旋塗法塗覆一層抗反射塗層(ARC)。作為示例，這裡的金屬疊層採用含有矽和銅的鋁金屬層。圖5A、 6A和7A示意性示出了根據本發明實施例的在執行第一次構圖工藝之前的鋁金屬層表面的頂視圖。在步驟402中，通過使用紫外光、深紫外光或極紫外光照射，對塗覆有第一I3R層的晶片進行第一次曝光。接著，在步驟403中，對第一次曝光後的晶片進行第一次顯影，以在第一 I3R層上形成將要轉印到鋁金屬層上的第一圖案(510、610和710)，如圖5B、6B和7B中所示。接著，在步驟404中，使用帶有第一圖案(510、610和710)的第一 I3R層作為掩膜， 在比室溫稍高的溫度(如70°C )下對第一次顯影后的晶片進行第一次蝕刻，以將第一圖案 (510,610和710)轉印到鋁金屬層上。這裡，蝕刻的源氣體例如包括C12、BC13和CHF3,其中， Cl2的流速為50 500sccm，BCl3的流速為50 500sccm，且CHF3的流速為0 50sccm，其中，sccm是標準狀態下，也就是1個大氣壓、25攝氏度下每分鐘1立方釐米(Icm3Aiin)的流量。可選地，蝕刻的源氣體還可包括CF4、CH2F2, CH3F和CH4中的一種或多種。此外，在蝕刻工藝的最後也可通入N2或Ar2到反應腔內進行吹掃(flush)。接著，在步驟405中，使用常規的ra剝離處理，例如使用02或02/吐0作為灰化劑的等離子體增強灰化處理，剝離殘留的第一I3R層。灰化去膠後的鋁金屬層表面的示意性頂視圖如圖5C、6C和7C中所示。接著，在步驟406中，對灰化去膠後的晶片進行常規溼法清洗。然後，在步驟407中，對溼法清洗後的晶片塗覆第二 ra層，其中，第一 ra層和第二 PR層的厚度和材料均相同，例如為正性I3R材料，厚度約為1mm。接著，在步驟408中，通過使用紫外光、深紫外光或極紫外光照射，對塗覆有I3R層的晶片進行第二次曝光。接著，在步驟409中，對第二次曝光後的晶片進行第二次顯影，以在第二I^R層上形成將要轉印到鋁金屬層上的第二圖案(520、620和720)，如圖5D、6D和7D中所示。接著，在步驟410中，使用帶有圖案的第二 ra層作為掩膜，在比室溫稍高的溫度 (如70°C)下對顯影后的晶片進行第二次蝕刻，以將第二圖案(520、620和720)轉印到鋁金屬層上。這裡，蝕刻的源氣體例如包括C12、BC13* CHF3,其中，Cl2的流速為50 500SCCm， BCl3的流速為50 500sccm，且CHF3的流速為0 50sccm。可選地，蝕刻的源氣體還可包括CF4、CH2F2, CH3F和CH4中的一種或多種。此外，在蝕刻工藝的最後也可通入N2或Ar2到反應腔內進行吹掃。接著，在步驟411中，使用常規的I3R剝離處理，例如使用&或02/H20作為灰化劑的等離子體增強灰化處理，剝離殘留的第二 I3R層。灰化去膠後的鋁金屬層表面的示意性頂視圖如圖5E、6E和7E中所示。最後，在步驟412中，對灰化去膠後的晶片進行常規溼法清洗。應當注意到，兩次蝕刻所轉印到鋁金屬層上的圖案互相重疊，而兩次蝕刻所蝕刻掉的兩部分鋁金屬層互不重疊，並且兩次蝕刻的蝕刻傳輸比之和不會超過100%，通常在 80 % 90 %的範圍內，而單次蝕刻的傳輸比優選不超過50 %。[第一示例]接下來，將參照圖5進一步說明使用根據本發明實施例的雙重構圖法處理鋁金屬層的工藝步驟。圖5A-5E分別示出了根據本發明第一示例的在執行兩次構圖工藝之前和之後的鋁金屬層的示意性頂視圖，其中，圖塊501表示鋁金屬層、圖塊502表示鋁金屬下層的材料層，例如為層間介電層(ILD)，圖塊503表示I3R層。圖5A中所示的是待蝕刻的晶片表面，其中，在所述待蝕刻的晶片頂層已經形成有一金屬疊層，該金屬疊層例如可包括第一阻擋層、金屬層和第二阻擋層。可選地，該金屬疊
7層也可只有金屬層。作為示例，這裡的金屬疊層採用含有矽和銅的鋁金屬層。下面，說明使用根據本發明的雙重構圖法來處理該鋁金屬層的工藝步驟。首先，在待蝕刻的晶片頂層表面上塗覆第一 I^R層。接著，通過使用紫外光、深紫外光或極紫外光照射，對塗覆有第一 ra層的晶片進行第一次曝光。然後，對第一次曝光後的晶片進行第一次顯影，以在第一 ra層上形成將要轉印到鋁金屬層上的第一圖案510，如圖5B中所示。接著，使用帶有第一圖案510的第一 I^R層作為掩膜對第一次顯影后的晶片進行第一次蝕刻，以將第一圖案510轉印到鋁金屬層上。接著，對晶片進行灰法去膠和常規的溼法清洗，至此形成了帶有第一圖案510的鋁金屬層，如圖5C中所示。然後，在帶有第一圖案510的鋁金屬層上塗覆厚度和材料均與第一 ra層相同的第二 I3R 層。接著，通過使用紫外光、深紫外光或極紫外光照射，對塗覆有第二 ra層的晶片進行第二次曝光。接著，對第二次曝光後的晶片進行第二次顯影，以在第二 ra層上形成將要轉印到鋁金屬層上的第二圖案520，這時的鋁金屬層的示意性頂視圖如圖5D中所示。然後，使用帶有圖案的第二 ra層作為掩膜對晶片進行第二次蝕刻，以將第二圖案 520轉印到鋁金屬層上。最後，對晶片進行灰法去膠和常規的溼法清洗，最終在鋁金屬層形成了所期望的圖案，如圖5E中所示。[第二示例]圖6A-6E分別示出了根據本發明第二示例的在執行兩次構圖工藝之前和之後的鋁金屬層的示意性頂視圖，其中，圖塊601表示鋁金屬層、圖塊602表示鋁金屬下層的材料層，例如為層間介電層(ILD)，圖塊603表示冊層。除了通過兩次構圖工藝形成的第一圖案 610和第二圖案620與第一示例中不同以外，第二示例與第一示例在其他方面都相同。[第三示例]圖7A-7E分別示出了根據本發明第三示例的在執行兩次構圖工藝之前和之後的鋁金屬層的示意性頂視圖，其中，圖塊701表示鋁金屬層、圖塊702表示鋁金屬下層的材料層，例如為層間介電層(ILD)，圖塊703表示冊層。除了通過兩次構圖工藝形成的第一圖案 710和第二圖案720與第一示例中不同以外，第三示例與第一示例在其他方面都相同。應當認識到，根據本發明的第一圖案和第二圖案的形狀並不限於說明書中所描述以及附圖中所描繪的形狀，而是可以是其他任何能夠施行本發明的形狀。此外，圖8示出了鋁焊墊蝕刻傳輸比與腐蝕缺陷數之間的相關性。如圖8中所示，當蝕刻傳輸比為80%時，腐蝕缺陷數為3，而當蝕刻傳輸比為90% 時，腐蝕缺陷數高達15。由此可見，蝕刻傳輸比越高，腐蝕缺陷數越大。如前所述，對於金屬互連層頂層的鋁焊墊蝕刻，其蝕刻傳輸比通常都高達80 90%，因而其面臨的腐蝕缺陷問題非常嚴峻。從圖8中還可以看出，與50%和70%的蝕刻傳輸比相關聯的腐蝕缺陷數為 0。因此，根據本發明的雙重構圖法能夠通過用兩次低傳輸比蝕刻代替一次高傳輸比蝕刻來實現無腐蝕缺陷蝕刻。圖9是示出了根據本發明一個實施例的雙重構圖之後的鋁金屬層表面形態的掃描電子顯微鏡(SEM)頂視圖。如圖9中所示，使用根據本發明的雙重構圖法的鋁布線表面光滑、線條清晰，因而側壁蝕刻形貌較佳且表面無腐蝕缺陷。因此，根據本發明的雙重構圖法，能夠在整個晶片上提供更多I3R保護以防止等離子體轟擊損傷，並且能夠為鋁線側壁提供更多聚合物保護以提高蝕刻的各向異性，從而實現無腐蝕缺陷且具有良好的側壁形貌的半導體製造。此外，還應當認識到，根據本發明的雙重構圖法不僅可以應用於頂層鋁焊墊蝕刻工藝，而且還可以應用於任何高傳輸比鋁蝕刻工藝。此外，雖然上述的特定實施例已經使用了鋁金屬作為互連材料，但是本發明並不限於此，而是可以使用任何其他鋁基材料，例如鋁銅合金、TiN/AlSiCu/TiN/Ti結構的鋁基金屬疊層等。根據如上所述的實施例製造的半導體器件可應用於多種集成電路(IC)中。根據本發明的IC例如是存儲器電路，如隨機存取存儲器(RAM)、動態RAM(DRAM)、同步 DRAM (SDRAM)、靜態RAM(SRAM)、或只讀存儲器(ROM)等等。根據本發明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合併式DRAM邏輯集成電路(掩埋式 DRAM)、射頻電路或任意其他電路器件。根據本發明的IC晶片可用於例如用戶電子產品，如個人計算機、可攜式計算機、遊戲機、蜂窩式電話、個人數字助理、攝像機、數位相機、手機等各種電子產品中，尤其是射頻產品中。本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外，本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。本發明的保護範圍由附屬的權利要求書及其等效範圍所界定。
權利要求
1.一種半導體器件的製造方法，包括下列步驟提供待蝕刻的晶片，所述晶片頂層形成有一金屬層； 在待蝕刻的晶片上塗覆第一光致抗蝕劑層；對塗覆有所述第一光致抗蝕劑層的晶片進行第一次曝光和顯影，以形成第一圖案； 對所述第一次顯影后的晶片進行第一次蝕刻，以蝕刻掉所述金屬層的第一部分； 去除所述第一光致抗蝕劑層； 對所述晶片進行溼法清洗； 在所述晶片上塗覆第二光致抗蝕劑層；對塗覆有所述第二光致抗蝕劑層的晶片進行第二次曝光和顯影，以形成第二圖案； 對所述第二次顯影后的晶片進行第二次蝕刻，以蝕刻掉所述金屬層的第二部分； 去除所述第二光致抗蝕劑層；以及對所述晶片進行溼法清洗。
2.根據權利要求1所述的半導體器件的製造方法，其特徵在於，構成所述金屬層的材料包括鋁。
3.根據權利要求2所述的半導體器件的製造方法，其特徵在於，構成所述金屬層的材料還包括矽、銅、鈦和氮化鈦中的一種或多種。
4.根據權利要求1所述的半導體器件的製造方法，其特徵在於，所述第一圖案與所述第二圖案重疊。
5.根據權利要求1所述的半導體器件的製造方法，其特徵在於，所述金屬層的所述第一部分與所述金屬層的所述第二部分不重疊。
6.根據權利要求1所述的半導體器件的製造方法，其特徵在於，所述金屬層的所述第一部分佔整個所述金屬層的面積比率與所述金屬層的所述第二部分佔整個所述金屬層的面積比率 相同。
7.根據權利要求1所述的半導體器件的製造方法，其特徵在於，所述金屬層的所述第一部分佔整個所述金屬層的面積比率與所述金屬層的所述第二部分佔整個所述金屬層的面積比率不同。
8.根據權利要求6或7所述的半導體器件的製造方法，其特徵在於，所述金屬層的所述第一部分佔整個所述金屬層的面積比率不超過50 %。
9.根據權利要求6或7所述的半導體器件的製造方法，其特徵在於，所述金屬層的所述第二部分佔整個所述金屬層的面積比率不超過50 %。
10.根據權利要求2所述的半導體器件的製造方法，其特徵在於，所述第一次蝕刻的源氣體包括C12、BC13* CHF3,其中，Cl2的流速為50 500sccm，BCl3的流速為50 500sccm, 且CHF3的流速為0 50sccm。
全文摘要
本發明提供一種半導體器件的製造方法，包括提供待蝕刻的晶片，該晶片頂層形成有一金屬層；在晶片上塗覆第一光致抗蝕劑層；對晶片進行第一次曝光和顯影，以形成第一圖案；對晶片進行第一次蝕刻，以蝕刻掉金屬層的第一部分；去除第一光致抗蝕劑層；進行溼法清洗；在晶片上塗覆第二光致抗蝕劑層；對晶片進行第二次曝光和顯影，以形成第二圖案；對晶片進行第二次蝕刻，以蝕刻掉金屬層的第二部分；去除第二光致抗蝕劑層；以及進行溼法清洗。該方法能夠在整個晶片上提供更多光致抗蝕劑保護以防止等離子體轟擊損傷，並且能夠為鋁線側壁提供更多聚合物保護以提高蝕刻的各向異性，從而實現無腐蝕缺陷且具有良好側壁形貌的半導體製造。
文檔編號H01L21/60GK102201350SQ20101013179
公開日2011年9月28日 申請日期2010年3月22日 優先權日2010年3月22日
發明者孫武, 尹曉明, 張海洋, 武詠琴 申請人:中芯國際集成電路製造(上海)有限公司