氮化鎵半導體器件的製備方法與流程

2023-11-08 05:05:36 3

本發明涉及半導體工藝領域，尤其涉及一種氮化鎵半導體器件的製備方法。

背景技術：

由於氮化鎵具有大禁帶寬度、高電子飽和速率、高擊穿電場、較高熱導率、耐腐蝕以及抗輻射性能等優點，從而可以採用氮化鎵製作半導體材料，而得到氮化鎵半導體器件。

現有技術中，氮化鎵半導體器件的製備方法為：在氮化鎵外延基底的表面上形成氮化矽層，在氮化矽層上刻蝕出源極接觸孔和漏極接觸孔，源極接觸孔和漏極接觸孔內沉積金屬，從而形成源極和漏極；再刻蝕氮化矽層以及氮化鎵外延基底中的氮化鋁鎵層，形成一個凹槽，在凹槽中依次沉積金屬層，從而形成柵極。

然而現有技術中，漏極進行高壓的時候，漏極的動態導通電阻會增大，進而產生電流崩塌的現象，從而會損壞氮化鎵半導體器件，降低氮化鎵半導體器件的可靠性。

技術實現要素：

本發明提供一種氮化鎵半導體器件的製備方法，用以解決現有技術中漏極進行高壓的時候，漏極的動態導通電阻會增大，進而產生電流崩塌的現象，從而會損壞氮化鎵半導體器件，降低氮化鎵半導體器件的可靠性的問題。

本發明提供一種氮化鎵半導體器件的製備方法，包括：

在氮化鎵外延基底的表面上沉積二氧化矽，形成二氧化矽層，其中，所述氮化鎵外延基底包括由下而上依次設置的矽襯底層、緩衝層、氮化鎵層和氮化鋁鎵層；

對所述二氧化矽層進行幹法刻蝕，形成沉積孔；

在所述沉積孔內沉積p型氮化鎵層之後，去除所述二氧化矽層；

在整個器件表面沉積氮化矽，形成氮化矽層，其中，所述氮化矽層覆蓋住所述p型氮化鎵層；

對所述氮化矽層進行幹法刻蝕，形成相對設置的源極接觸孔和第一漏極接觸孔，並在所述p型氮化鎵層的上方形成第二漏極接觸孔，其中，所述p型氮化鎵層位於所述源極接觸孔和所述第一漏極接觸孔之間，所述第二漏極接觸孔的高度與所述p型氮化鎵層的高度之和等於所述第一漏極接觸孔的高度；

在所述源極接觸孔、所述第一漏極接觸孔、所述第二漏極接觸孔內，沉積第一金屬層；

對所述源極接觸孔和所述第二漏極接觸孔之間的氮化矽層、氮化鋁鎵層進行幹法刻蝕，形成柵極接觸孔，其中，所述柵極接觸孔的底部與所述氮化鋁鎵層的底部具有預設距離；

在所述柵極接觸孔內，沉積第二金屬層。

如上所述的方法中，所述第二漏極接觸孔的高度小於所述p型氮化鎵層的高度。

如上所述的方法中，在所述對所述氮化矽層進行幹法刻蝕，形成相對設置的源極接觸孔和第一漏極接觸孔，並在所述p型氮化鎵層的上方形成第二漏極接觸孔之後，還包括：

依次採用稀釋後的氫氟酸溶液、過氧化氫與氫氧化氨的混合溶液、過氧化氫與氯化氫的混合溶液，對整個器件的表面進行表面處理，以去除整個器件的表面上的雜質物。

如上所述的方法中，所述在所述源極接觸孔、所述第一漏極接觸孔、所述第二漏極接觸孔內，沉積第一金屬層，包括：

在整個器件的表面上，依次沉積第一鈦金屬層、鋁金屬層、第二鈦金屬層和氮化鈦層，以形成第一金屬層；

對所述第一金屬層進行光刻和刻蝕，以去除所述氮化矽層上方的第一金屬層，並在所述源極接觸孔、所述第一漏極接觸孔內和外邊緣、所述第二漏極接觸孔內和外邊緣形成第一金屬層；

其中，所述第一鈦金屬層的厚度為200埃，所述鋁金屬層的厚度為1200 埃，所述第二鈦金屬層的厚度為200埃，所述氮化鈦層的厚度為200埃。

如上所述的方法中，在所述源極接觸孔、所述第一漏極接觸孔、所述第二漏極接觸孔內，沉積第一金屬層之後，還包括：

在氮氣氣體的氛圍下，在840攝氏度的環境下對整個器件進行30秒的高溫退火處理，以通過相互接觸的刻蝕後的第一金屬層與所述氮化鋁鎵層進行反應之後形成合金，以降低刻蝕後的第一金屬層與所述氮化鋁鎵層的接觸電阻。

如上所述的方法中，所述預設距離為所述氮化鋁鎵層的厚度的一半。

如上所述的方法中，在所述對所述源極接觸孔和所述第二漏極接觸孔之間的氮化矽層、氮化鋁鎵層進行幹法刻蝕，形成柵極接觸孔之後，還包括：

採用鹽酸溶液清洗所述柵極接觸孔，以去除所述柵極接觸孔內的雜質物。

如上所述的方法中，所述在所述柵極接觸孔內，沉積第二金屬層，包括：

在整個器件的表面上，依次沉積鎳金屬層、金金屬層；

對所述鎳金屬層、金金屬層進行光刻和刻蝕，以在所述柵極接觸孔內沉積第二金屬層。

本發明通過在氮化鎵外延基底的表面上沉積二氧化矽，形成二氧化矽層，其中，氮化鎵外延基底包括由下而上依次設置的矽襯底層、緩衝層、氮化鎵層和氮化鋁鎵層；對二氧化矽層進行幹法刻蝕，形成沉積孔；在沉積孔內沉積p型氮化鎵層之後，去除二氧化矽層；在整個器件表面沉積氮化矽，形成氮化矽層，其中，氮化矽層覆蓋住p型氮化鎵層；對氮化矽層進行幹法刻蝕，形成相對設置的源極接觸孔和第一漏極接觸孔，並在p型氮化鎵層的上方形成第二漏極接觸孔，其中，p型氮化鎵層位於源極接觸孔和第一漏極接觸孔之間，第二漏極接觸孔的高度與p型氮化鎵層的高度之和等於第一漏極接觸孔的高度；在源極接觸孔、第一漏極接觸孔、第二漏極接觸孔內，沉積第一金屬層；對源極接觸孔和第二漏極接觸孔之間的氮化矽層、氮化鋁鎵層進行幹法刻蝕，形成柵極接觸孔，其中，柵極接觸孔的底部與氮化鋁鎵層的底部具有預設距離；在柵極接觸孔內，沉積第二金屬層。從而p型氮化鎵層中的空穴會與電子進行複合，從而消除電子，進而防止在漏極進行高壓的時候進而產生電流崩塌的現象，防止出現的電流崩塌的現象會損壞氮化鎵半導體器件，增強了氮化鎵半導體器件的可靠性。

附圖說明

圖1為本發明實施例一提供的氮化鎵半導體器件的製備方法的流程示意圖；

圖2為實施例一的步驟101執行過程中氮化鎵半導體器件的剖面示意圖；

圖3為實施例一的步驟102執行過程中氮化鎵半導體器件的剖面示意圖；

圖4為實施例一的步驟103執行過程中氮化鎵半導體器件的第一剖面示意圖；

圖5為實施例一的步驟103執行過程中氮化鎵半導體器件的第二剖面示意圖；

圖6為實施例一的步驟104執行過程中氮化鎵半導體器件的剖面示意圖；

圖7為實施例一的步驟105執行過程中氮化鎵半導體器件的剖面示意圖；

圖8為實施例一的步驟106執行過程中氮化鎵半導體器件的剖面示意圖；

圖9為實施例一的步驟107執行過程中氮化鎵半導體器件的剖面示意圖；

圖10為實施例一的步驟108執行過程中氮化鎵半導體器件的剖面示意圖；

圖11為本發明實施例二提供的氮化鎵半導體器件的製備方法的流程示意圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲 得的所有其他實施例，都屬於本發明保護的範圍。

圖1為本發明實施例一提供的氮化鎵半導體器件的製備方法的流程示意圖，為了對本實施例中的方法進行清楚系統的描述，如圖1所示，方法包括：

步驟101、在氮化鎵外延基底的表面上沉積二氧化矽，形成二氧化矽層，其中，氮化鎵外延基底包括由下而上依次設置的矽襯底層、緩衝層、氮化鎵層和氮化鋁鎵層。

在本實施例中，具體的，圖2為實施例一的步驟101執行過程中氮化鎵半導體器件的剖面示意圖，圖2所示，氮化鎵外延基底用標號11表示，矽襯底層用標號12表示，緩衝層用標號13表示，氮化鎵層用標號14表示，氮化鋁鎵層用標號15表示，二氧化矽層用標號16表示。

氮化鎵是第三代寬禁帶半導體材料，具有大禁帶寬度、高電子飽和速率、高擊穿電場、較高熱導率、耐腐蝕和抗輻射性能等特性、並且在高壓、高頻、高溫、大功率和抗輻照環境條件下具有較強的優勢，從而是研究短波光電子器件和高壓高頻率大功率器件的最佳材料；其中，大禁帶寬度為3.4電子伏特，高電子飽和速率為2e7釐米每秒，高擊穿電場為1e10～-3e10伏特每釐米。

氮化鎵外延基底11由矽(si)襯底層12、緩衝層13、氮化鎵(gan)層14和氮化鋁鎵(algan)層15構成，其中，矽襯底層12、緩衝層13、氮化鎵層14和氮化鋁鎵層15由下而上依次設置。緩衝層12為氮化鋁與氮化鎵的複合層。

可以採用等離子體增強化學氣相電積方法，在氮化鎵外延基底中的氮化鋁鎵層15的表面上沉積一層二氧化矽，從而形成二氧化矽層16。

步驟102、對二氧化矽層進行幹法刻蝕，形成沉積孔。

在本實施例中，具體的，圖3為實施例一的步驟102執行過程中氮化鎵半導體器件的剖面示意圖，圖3所示，沉積孔用標號17表示。

採用幹法刻蝕的方法，對二氧化矽層16進行刻蝕，形成沉積孔17。

步驟103、在沉積孔內沉積p型氮化鎵層之後，去除二氧化矽層。

在本實施例中，具體的，圖4為實施例一的步驟103執行過程中氮化鎵半導體器件的第一剖面示意圖，圖5為實施例一的步驟103執行過程中氮化鎵半導體器件的第二剖面示意圖，圖4和圖5所示，p型氮化鎵層用標號18表示。

在整個器件的表面沉積一層p型氮化鎵，然後去除二氧化矽層16上的p型氮化鎵，只在沉積孔17內保留p型氮化鎵，如圖4所示，從而在沉積孔17內形成p型氮化鎵層18。然後將二氧化矽層16全部刻蝕掉，如圖5所示，只在氮化鋁鎵層15上保留了如沉積孔17形狀的p型氮化鎵層18。

步驟104、在整個器件表面沉積氮化矽，形成氮化矽層，其中，氮化矽層覆蓋住p型氮化鎵層。

在本實施例中，具體的，圖6為實施例一的步驟104執行過程中氮化鎵半導體器件的剖面示意圖，圖6所示，氮化矽層用標號19表示。

可以採用等離子體增強化學氣相電積方法，在反應爐中通入矽烷(sih4)氣體、氧氣(o2)、一氧化氮(no)氣體的混合氣體，或者通入矽烷氣體、氧氣、二氧化碳(co2)氣體的混合氣體，從而混合氣體進行反應之後生成氮化矽(si3n4)氣體，進而在整個器件的表面上沉積一層氮化矽，從而形成氮化矽層19。其中，氮化矽層19覆蓋住p型氮化鎵層18，氮化矽層19的厚度大於p型氮化鎵層18的厚度。

步驟105、對氮化矽層進行幹法刻蝕，形成相對設置的源極接觸孔和第一漏極接觸孔，並在p型氮化鎵層的上方形成第二漏極接觸孔，其中，p型氮化鎵層位於源極接觸孔和第一漏極接觸孔之間，第二漏極接觸孔的高度與p型氮化鎵層的高度之和等於第一漏極接觸孔的高度。

在本實施例中，具體的，圖7為實施例一的步驟105執行過程中氮化鎵半導體器件的剖面示意圖，圖7所示，源極接觸孔用標號20表示，第一漏極接觸孔用標號21表示，第二漏極接觸孔用標號22表示。

採用幹法刻蝕的方法，對氮化矽層19進行刻蝕，形成相對設置的源極接觸孔20和第一漏極接觸孔21；並將p型氮化鎵層18上方的氮化矽層19刻蝕掉，從而形成第二漏極接觸孔22。可知，p型氮化鎵層18位於源極接觸孔20和第一漏極接觸孔21之間，由於p型氮化鎵層18上方的氮化矽層19刻蝕掉，從而可以看得到p型氮化鎵層18的上表面，第二漏極接觸孔22的高度與p型氮化鎵層18的高度之和等於第一漏極接觸孔21的高度。

步驟106、在源極接觸孔、第一漏極接觸孔、第二漏極接觸孔內，沉積第一金屬層。

在本實施例中，具體的，圖8為實施例一的步驟106執行過程中氮化鎵 半導體器件的剖面示意圖，圖8所示，第一金屬層用標號23表示。

可以採用磁控濺射鍍膜工藝，在源極接觸孔20、第一漏極接觸孔21內和外邊緣、以及第二漏極接觸孔22內和外邊緣，沉積第一金屬層23，同時第一漏極接觸孔21外邊緣的第一金屬層23與第二漏極接觸孔22外邊緣的第一金屬層23是連接的。源極接觸孔20上的第一金屬層23構成了器件的源極，第一漏極接觸孔21上的第一金屬層23、以及p型氮化鎵層18與p型氮化鎵層18上的第一金屬層23共同構成了器件的漏極。

步驟107、對源極接觸孔和第二漏極接觸孔之間的氮化矽層、氮化鋁鎵層進行幹法刻蝕，形成柵極接觸孔，其中，柵極接觸孔的底部與氮化鋁鎵層的底部具有預設距離。

在本實施例中，具體的，圖9為實施例一的步驟107執行過程中氮化鎵半導體器件的剖面示意圖，圖9所示，柵極接觸孔用標號24表示。

採用幹法刻蝕的方法，對源極接觸孔20和第二漏極接觸孔22之間的氮化矽層19、以及部分的氮化鋁鎵層15進行幹法刻蝕，進而在器件上形成一個柵極接觸孔24。其中，柵極接觸孔24完全的穿透了氮化矽層19，並穿過部分的氮化鋁鎵層15，使得柵極接觸孔24的底部與氮化鋁鎵層15的底部具有預設距離。

步驟108、在柵極接觸孔內，沉積第二金屬層。

在本實施例中，具體的，圖10為實施例一的步驟108執行過程中氮化鎵半導體器件的剖面示意圖，圖10所示，第二金屬層用標號25表示。

可以採用磁控濺射鍍膜工藝，在柵極接觸孔24和柵極接觸孔24的外邊緣上沉積第二金屬層25，從而第二金屬層25構成了器件的柵極。

本發明通過在氮化鎵外延基底的表面上沉積二氧化矽層；對二氧化矽層進行幹法刻蝕，形成沉積孔；在沉積孔內沉積p型氮化鎵層之後，完全的去除二氧化矽層；在整個器件表面沉積氮化矽層；對氮化矽層進行幹法刻蝕，形成相對設置的源極接觸孔和第一漏極接觸孔，並在p型氮化鎵層的上方形成第二漏極接觸孔；在源極接觸孔、第一漏極接觸孔、第二漏極接觸孔內，沉積第一金屬層；對源極接觸孔和第二漏極接觸孔之間的氮化矽層、氮化鋁鎵層進行幹法刻蝕，形成柵極接觸孔；在柵極接觸孔內，沉積第二金屬層。從而在漏極形成了p型氮化鎵層，p型氮化鎵層中的空穴會與電子進行複合， 從而消除電子，進而防止在漏極進行高壓的時候進而產生電流崩塌的現象，防止出現的電流崩塌的現象會損壞氮化鎵半導體器件，增強了氮化鎵半導體器件的可靠性。

圖11為本發明實施例二提供的氮化鎵半導體器件的製備方法的流程示意圖，在上述實施例的基礎上，為了對本實施例中的方法進行清楚系統的描述，如圖11所示，在步驟105之後，方法還包括：

步驟201、依次採用稀釋後的氫氟酸溶液、過氧化氫與氫氧化氨的混合溶液、過氧化氫與氯化氫的混合溶液，對整個器件的表面進行表面處理，以去除整個器件的表面上的雜質物。

在本實施例中，具體的，在對氮化矽層19進行幹法刻蝕之後，器件的表面會存在雜質、顆粒等雜質物，從而需要將雜質物從整個器件上去除。可以先採用dhf+sc1+sc2的方法，去除器件上的雜質物，具體來說，可以先採用稀釋後的氫氟酸溶液處理器件，然後採用過氧化氫與氫氧化氨的鹼性混合溶液處理器件，再採用過氧化氫與氯化氫的酸性混合溶液處理器件，進而可以去除整個器件的表面上的雜質物。

步驟106的具體實施方式，包括：

步驟1061、在整個器件的表面上，依次沉積第一鈦金屬層、鋁金屬層、第二鈦金屬層和氮化鈦層，以形成第一金屬層；其中，第一鈦金屬層的厚度為200埃，鋁金屬層的厚度為1200埃，第二鈦金屬層的厚度為200埃，氮化鈦層的厚度為200埃。

在本實施例中，具體的，採用磁控濺射鍍膜工藝，在整個器件的表面，首先沉積一層鈦(ti)金屬，從而形成第一鈦金屬層，第一鈦金屬層的厚度為200埃；然後再沉積一層鋁(al)金屬，形成鋁金屬層，鋁金屬層的厚度為1200埃；再沉積一層鈦金屬，形成第二鈦金屬層，第二鈦金屬層的厚度為200埃；最後再沉積一層氮化鈦(tin)，形成氮化鈦層，氮化鈦層的厚度為200埃；從而四層金屬層構成了第一金屬層23。

步驟1062、對第一金屬層進行光刻和刻蝕，以去除氮化矽層上方的第一金屬層，並在源極接觸孔、第一漏極接觸孔內和外邊緣、第二漏極接觸孔內和外邊緣形成第一金屬層。

在本實施例中，具體的，對第一金屬層23進行光刻和刻蝕，從而去除掉 此時保留的氮化矽層19的上方的第一金屬層23，從而在源極接觸孔20、第一漏極接觸孔21內和外邊緣、以及第二漏極接觸孔22內和外邊緣形成第一金屬層23，第一漏極接觸孔21外邊緣的第一金屬層23與第二漏極接觸孔22外邊緣的第一金屬層23是連接的。

在步驟106之後，方法還包括：

步驟202、在氮氣氣體的氛圍下，在840攝氏度的環境下對整個器件進行30秒的高溫退火處理，以通過相互接觸的刻蝕後的第一金屬層與氮化鋁鎵層進行反應之後形成合金，以降低刻蝕後的第一金屬層與氮化鋁鎵層的接觸電阻。

在本實施例中，具體的，形成第一金屬層23之後，利用氮氣氣體作為保護氣體，在840攝氏度的環境下對整個器件進行30秒的高溫退火處理的時候，第一鈦金屬層、鋁金屬層、第二鈦金屬層以及氮化鈦層會發生反應，從而形成合金，並且第一金屬層23中的鈦會與氮化鋁鎵層15中的氮發生反應，生成合金，進而降低第一金屬層23與氮化鋁鎵層15的接觸電阻。

在步驟107之後，方法還包括：

步驟203、採用鹽酸溶液清洗柵極接觸孔，以去除柵極接觸孔內的雜質物。

在本實施例中，具體的，對源極接觸孔20和第二漏極接觸孔22之間氮化矽層19、以及部分的氮化鋁鎵層15進行幹法刻蝕，在器件上形成一個柵極接觸孔24之後，柵極接觸孔24內會存在雜質、顆粒以及離子等雜質物，從而可以採用鹽酸溶液清洗柵極接觸孔24，將柵極接觸孔24內的雜質物去除掉。

本實施例通過在對氮化矽層進行幹法刻蝕之後，採用dhf+sc1+sc2的方法去除器件上的雜質物；並形成柵極接觸孔之後，採用鹽酸溶液將柵極接觸孔內的雜質物去除掉。從而可以有效的保證了器件的表面以及柵極接觸孔內的清潔，進而保證了氮化鎵半導體器件的性能；形成第一金屬層之後，利對整個器件進行高溫退火處理，可以降低第一金屬層與氮化鋁鎵層的接觸電阻；同時，在漏極形成了p型氮化鎵層，p型氮化鎵層中的空穴會與電子進行複合，從而消除電子，進而防止在漏極進行高壓的時候進而產生電流崩塌的現象，防止出現的電流崩塌的現象會損壞氮化鎵半導體器件，增強了氮化 鎵半導體器件的可靠性。

進一步的，在上述實施例的基礎上，第二漏極接觸孔的高度小於p型氮化鎵層的高度。預設距離為氮化鋁鎵層的厚度的一半。

步驟108的具體實施方式，包括：在整個器件的表面上，依次沉積鎳金屬層、金金屬層；對鎳金屬層、金金屬層進行光刻和刻蝕，以在柵極接觸孔內沉積第二金屬層。

在本實施例方式中，具體的，在步驟105中形成的第二漏極接觸孔22的高度小於p型氮化鎵層18的高度。步驟107中，柵極接觸孔24的底部與氮化鋁鎵層15的底部之間的預設距離，為氮化鋁鎵層15的厚度的一半。在步驟108中，採用磁控濺射鍍膜工藝，在整個器件的表面上依次沉積一層鎳(ni)金屬層、一層金(au)金屬層，然後對鎳金屬層、金金屬層進行塗膠、曝光和顯影的光刻程序，然後進行刻蝕，只保留柵極接觸孔24內的第二金屬層25，從而第二金屬層25構成整個器件的柵極。

最後應說明的是：以上實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。