存儲裝置的製作方法
2023-12-06 03:37:11 2
專利名稱：存儲裝置的製作方法
技術領域：
本發明是有關於集成電路設計，且特別有關於一種交錯存儲單元陣列(Stagger Memory Cell Array)。
背景技術：
半導體技術的進步為集成電路設計建立了新的挑戰。理想上集成電路設計除了希望能包括高密度的電子元件，並且還能提供良好的產品良率。然而，這兩個目標往往無法同時達成。舉例而言，集成電路設計者往往必須根據某些設計規則(Design rules)來安排一靜態隨機存取存儲器(Static Random Access Memory；SRAM)的存儲單元。這些設計規則不僅決定一存儲單元的結構元件的尺寸，亦決定存儲單元之間的地理關係。由於受到這些設計規則的限制，往往很難將一存儲單元陣列的尺寸降低。這些設計規則亦限制增加存儲單元的良率的可能性。
發明內容
本發明是提供一種存儲裝置。在本發明的一實施例中，該存儲裝置包含一具有第一栓鎖區域的第一存儲單元區域，其中該第一栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第一周邊區域，其環繞著該第一栓鎖區域；以及一第二存儲單元區域，其設置於該第一存儲單元區域的一第一邊緣的相鄰區域，並且具有一第二栓鎖區域，其中該第二栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第二周邊區域，其環繞著該第二栓鎖區域。該第一存儲單元區域的其中一邊緣是移離該第二存儲單元區域與其相對應的邊緣。故而，該存儲單元的面積或良率可被調整。
本發明所述的存儲裝置，該存儲裝置是一六電晶體靜態隨機存取存儲器裝置。
本發明所述的存儲裝置，該第一栓鎖區域及第二栓鎖區域是分別包括一第一柵導電層及一第二柵導電層，該第二柵導電層是沿一與該第一柵導電層的一垂直方向大體上相垂直的方向，移離該第一柵導電層一第一既定距離。
本發明所述的存儲裝置，該第一柵導電層的一參考點與該第二柵導電層的一對應參考點間的一距離是設定為固定，該第一既定距離是決定該第一周邊區域及第二周邊區域的縮減面積量。
本發明所述的存儲裝置，該第一柵導電層的一參考點與該第二柵導電層的一對應參考點間的一垂直或水平距離是設定為固定，增加該第一既定距離是增加該存儲裝置的良率。
本發明所述的存儲裝置，更包括一一第三存儲單元區域，其具有一第三栓鎖區域，該第三栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第三周邊區域，其環繞著該第三栓鎖區域，其中該第三存儲單元區域是設置於該第一存儲單元區域的一第二邊緣，其中該第二邊緣是大體上垂直於該第一邊緣。
本發明所述的存儲裝置，該第一栓鎖區域及第二栓鎖區域是分別包括一第一摻雜區域及一第二摻雜區域，該第二摻雜區域是沿一與該第一摻雜區域的一垂直方向大體上相垂直的方向，移離該第一摻雜區域一第二既定距離。
本發明所述的存儲裝置，該第一摻雜區域的一參考點與該第二摻雜區域的一對應參考點間的一距離是設定為固定，該第二既定距離是決定該第一周邊區域及第二周邊區域的縮減面積量。
本發明所述的存儲裝置，該第一摻雜區域的一參考點與該第二摻雜區域的一對應參考點間的一垂直或水平距離是設定為固定，增加該第二既定距離是增加該存儲裝置的良率。
本發明所述的存儲裝置，儘管該第一周邊區域及第二周邊區域的面積可設置為不同尺寸，該第一栓鎖區域及第二栓鎖區域的面積是維持固定。
本發明另提供一種存儲裝置，該存儲裝置包括一第一存儲單元區域，具有一第一栓鎖區域，該第一栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第一周邊區域，其環繞著該第一栓鎖區域；一第二存儲單元區域，其設置於該第一存儲單元區域的一第一邊緣的相鄰區域並且具有一第二栓鎖區域，該第二栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第二周邊區域，其環繞著該第二栓鎖區域；以及一第三存儲單元區域，其具有一第三栓鎖區域，該第三檢鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第三周邊區域，其環繞著該第三栓鎖區域，其中該第三存儲單元區域是設置於該第一存儲單元區域的一第二邊緣，其中該第二邊緣是大體上垂直於該第一邊緣，其中該第一存儲單元區域的其中一邊緣是移離該第二存儲單元區域與其相對應的邊緣，以及該第一存儲單元區域的另一邊緣是移離該第三存儲單元區域與其相對應的邊緣。
本發明所述的存儲裝置，該存儲裝置是一六電晶體靜態隨機存取存儲器裝置。
本發明所述的存儲裝置，該第一栓鎖區域及第二栓鎖區域是分別包括一第一柵導電層及一第二柵導電層，該第二柵導電層是沿一與該第一柵導電層的一垂直方向大體上相垂直的方向，移離該第一柵導電層一第一既定距離。
本發明所述的存儲裝置，該第一栓鎖區域及第二栓鎖區域是分別包括一第一摻雜區域及一第二摻雜區域，該第二摻雜區域是沿一與該第一摻雜區域的一垂直方向大體上相垂直的方向，移離該第一摻雜區域一第二既定距離。
本發明所述的存儲裝置，儘管該第一周邊區域、第二周邊區域以及第三周邊區域的面積可設置為不同尺寸，該第一栓鎖區域、第二栓鎖區域以及第三栓鎖區域的面積是維持固定。
本發明所述的存儲裝置，存儲單元的面積或良率可被調整。
圖1是顯示一標準六電晶體(6T)SRAM單元；圖2是顯示圖1的標準六電晶體(6T)SRAM單元的布局圖；圖3是一SRAM單元陣列的傳統布局結構；圖4是顯示本發明所提供一交錯SRAM單元陣列的布局結構的一實施例。
具體實施例方式
然而，本發明的建立與操作方法，連同其所附加的目的及利益，必須通過以下特定實施例的描述以及配合相關圖示以達到最佳理解。
參考圖1，其是顯示一標準六電晶體(6T)SRAM單元100的電路圖，該標準6T SRAM包括兩個交錯耦合的反相器102與104。該反相器102的一中心儲存節點106是直接連接至反相器104內的一P溝道金屬氧化物半導體(PMOS)上拉(PU)電晶體108以及一N溝道金屬氧化物半導體(NMOS)下拉(PD)電晶體110。同樣，該反相器104的一中心儲存節點112是直接連接至反相器102內的一PMOS PU電晶體114以及一NMOS PD電晶體116。中心儲存節點106，其連接至PMOS PU電晶體114及NMOS PD電晶體116的漏極，是通過一傳輸門電晶體118來做寫入或讀取，其中該傳輸門電晶體118是連接至一位線BL。中心儲存節點112，其連接至PMOSPU電晶體108及NMOS PD電晶體110的漏極，是通過一傳輸門電晶體120來做寫入或讀取，其中該傳輸門電晶體120是連接至一位線帶BLB。傳輸門電晶體118及120是由一相同的字線WL控制。NMOS PD電晶體116及110的源極是接地VSS。
圖2是顯示圖1所示的一標準6T SRAM單元200的布局圖。反相器102是包含中心儲存節點106、PMOS PU電晶體114，以及NMOS PD電晶體116。反相器104是包含中心儲存節點112、PMOS PU電晶體108，以及NMOS PD電晶體110。反相器104是通過傳輸門電晶體120來作寫入或讀取操作。如圖2所示，上述六個電晶體當中每一電晶體的柵極都被以符號標示。VCC、VSS、WL、BL以及BLB是於其與存儲單元的邊界線204、206、208及210的接觸面上被標示。因此，每一接觸面是皆由兩相鄰的存儲單元共用。PMOS電晶體的柵極導電層212及214是垂直走向。NMOS電晶體的柵極導電層216及218亦為垂直走向。柵極的摻雜區域220、222、224及226是水平走向。
互連的反相器102及104所佔用的布局區域於以下將稱為栓鎖區域230，而介於栓鎖區域230與邊界線204、206、208及210之間的區域於以下是稱為周邊區域232。由於設計規則的限制，栓鎖區域230的面積必須維持固定。
圖3是顯示一SRAM單元陣列300的傳統布局結構。現考慮一組四個相鄰的存儲單元區域302、304、306及308，其具有一共用角310。該組四個相鄰的存儲單元區域302、304、306及308是組成一型樣312，該型樣是於X及Y方向重複地設置以形成一存儲單元陣列。在沿邊界線314及318的方向，WL接觸面是存儲單元區域302及304之間被共用，以及在存儲單元區域308及306之間被共用。而沿著邊界線316及320，VCC、VSS以及BLB被共用。存儲單元區域302及308的垂直邊緣是彼此對準。存儲單元區域304及306的垂直邊緣是彼此對準。存儲單元區域302及304的水平邊緣是彼此對準。存儲單元區域306及308的水平邊緣是彼此對準。
請同時參考圖2及圖3。兩垂直相鄰的存儲單元區域的兩周邊區域之間的垂直距離是以n表示，而兩平行相鄰的存儲單元區域的兩周邊區域之間的平行距離是以m表示。距離n是定義為柵導電層214的上邊緣的一參考點以及其相鄰存儲單元的柵導電層234的下邊緣的相對應的參考點之間的距離。距離m是定義為摻雜區域220的左邊緣的一參考點以及其相鄰存儲單元的摻雜區域236的右邊緣的相對應的參考點之間的距離。由於某些設計規則的限制，距離m及n必須保持固定。
如上所論述，栓鎖區域230不能縮減面積。為了減少SRAM單元200的面積，只有周邊區域232面積能被降低。然而，由於設計規則的限制，距離m及n必須設定為大於一既定值。對欲降低SRAM單元200的面積或增加良率的設計者而言，這就產生了一個挑戰。
圖4是顯示本發明所提供的一交錯SRAM單元陣列的一布局結構400。為了能實現布局結構400，圖3的存儲單元區域302被往右稍微移動而成為存儲單元區域402，圖3的存儲單元區域304被往下稍微移動而成為存儲單元區域404，圖3的存儲單元區域306被往左稍微移動而成為存儲單元區域406，以及圖3的存儲單元區域308被往上稍微移動而成為存儲單元區域408。一部分的空閒長方形410被建立於存儲單元區域的共用角，其中該共用角是取代圖3的共用角310。這組四個存儲單元區域402、404、406及408是建立出一型樣412，該型樣是在X及Y方向重複地建立以形成交錯SRAM單元陣列的布局結構400。
柵導電層422及424是稍微地偏移通過兩相鄰的存儲單元區域404及406。符號n是表示導電層422及424的兩相對應的參考點間的距離。由於在兩存儲單元404及406之間偏移，可證明距離n是包括x軸成分nx及y軸成分ny。如之前所述，為了滿足某些設計規則，圖4的距離n必須與圖2的距離n保持相同。因此，成分ny會比圖2的距離n短，其中圖2的距離n是等於兩相鄰周邊區域寬度的總和。換言之，圖4的周邊區域的面積相較圖2的周邊區域的面積是被縮減。更者，成分nx是代表存儲單元區域404及406間所偏移的距離。在距離n為常數的前提下，成分nx越長，則成分ny越短。因此，存儲單元區域404及406間的偏移距離是決定周邊區域的縮減面積量。
摻雜區域426及428是稍微地偏移通過兩相鄰的存儲單元區域406及408。符號m是表示摻雜區域426及428的兩相對應的參考點間的距離。由於在兩存儲單元404及406之間偏移，可證明距離m是包括x軸成分mx及y軸成分my。如之前所述，為了滿足某些設計規則，圖4的距離m必須與圖2的距離m保持相同。因此，成分mx會比圖2的距離m短，其中圖2的距離m是等於兩相鄰周邊區域寬度的總和。換言之，圖4的周邊區域的面積相較圖2的周邊區域的面積是被縮減。更者，成分my是代表存儲單元區域404及406間所偏移的距離。在距離m為常數的前提下，成分my越長，則成分mx越短。因此，存儲單元區域404及406間的偏移距離是決定周邊區域的縮減面積量。
本發明所提供的上述實施例是在栓鎖區域的面積不變動下，縮減周邊區域的面積。結果，SRAM單元的總面積能夠被縮減。舉例而言，本發明的上述實施例能使65納米製程所製造的SRAM裝置的面積縮減3％。
在本發明的另一實施例中，圖4的垂直長度ny是與圖2的距離n維持相同，以及圖4的水平長度mx是與圖2的距離m維持相同。因此，圖4的長度m及n較圖2的長度m及n為長。這可增加周邊區域的面積，連帶增加SRAM存儲陣列的總面積。結果，這種SRAM裝置的良率能夠改善。注意到圖4的SRAM存儲陣列設計，只要不令距離m和n比圖2的距離m和n還短，即能滿足設計規則。
本發明是提出一種交錯SRAM單元陣列，其能縮減周邊區域的面積，同時並維持栓鎖區域的面積。這能提供至少兩種應用。在第一種應用中，兩相鄰存儲單元區域的兩相對應參考點間的距離於偏移前及偏移後是保持固定。這種應用能減少SRAM裝置的總面積。在另一種應用中，兩相鄰存儲單元區域的兩相對應參考點間的垂直或水平距離於偏移前及偏移後是保持固定。這種應用增加了SRAM裝置的總面積，因而改善了SRAM裝置的良率。
雖然本發明已通過較佳實施例說明如上，但該較佳實施例並非用以限定本發明。本領域的技術人員，在不脫離本發明的精神和範圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發明的保護範圍以權利要求書的範圍為準。
附圖中符號的簡單說明如下100標準六電晶體SRAM單元102、104反相器106、112中心儲存節點108、114上拉(PU)電晶體110、116下拉(PD)電晶體118、120傳輸門電晶體200標準6T SRAM單元204、206、208、210存儲單元的邊界線212、214、216、218柵極導電層220、222、224、226、236摻雜區域230栓鎖區域232周邊區域234柵導電層
300SRAM單元陣列302、304、306、308、402、404、406、408存儲單元區域310共用角312、412型樣314、316、318、320、414、416、418、420邊界線400交錯SRAM單元陣列的布局結構410空閒長方形422、424柵導電層426、428摻雜區域m、mx、my、n、nx、ny距離BL、BLB位線WL字線
權利要求
1.一種存儲裝置，其特徵在於，該存儲裝置包括一第一存儲單元區域，具有一第一栓鎖區域，該第一栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第一周邊區域，其環繞著該第一栓鎖區域；以及一第二存儲單元區域，其設置於該第一存儲單元區域的一第一邊緣的相鄰區域並且具有一第二栓鎖區域，該第二栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第二周邊區域，其環繞著該第二栓鎖區域，其中該第一存儲單元區域的其中一邊緣是移離該第二存儲單元區域與其相對應的邊緣。
2.根據權利要求1所述的存儲裝置，其特徵在於，該存儲裝置是一六電晶體靜態隨機存取存儲器裝置。
3.根據權利要求1所述的存儲裝置，其特徵在於，該第一栓鎖區域及第二栓鎖區域是分別包括一第一柵導電層及一第二柵導電層，該第二柵導電層是沿一與該第一柵導電層的一垂直方向相垂直的方向，移離該第一柵導電層一第一既定距離。
4.根據權利要求3所述的存儲裝置，其特徵在於，該第一柵導電層的一參考點與該第二柵導電層的一對應參考點間的一距離是設定為固定，該第一既定距離是決定該第一周邊區域及第二周邊區域的縮減面積量。
5.根據權利要求3所述的存儲裝置，其特徵在於，該第一柵導電層的一參考點與該第二柵導電層的一對應參考點間的一垂直或水平距離是設定為固定，增加該第一既定距離是增加該存儲裝置的良率。
6.根據權利要求1所述的存儲裝置，其特徵在於，更包括一一第三存儲單元區域，其具有一第三栓鎖區域，該第三栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第三周邊區域，其環繞著該第三栓鎖區域，其中該第三存儲單元區域是設置於該第一存儲單元區域的一第二邊緣，其中該第二邊緣是垂直於該第一邊緣。
7.根據權利要求1所述的存儲裝置，其特徵在於，該第一栓鎖區域及第二栓鎖區域是分別包括一第一摻雜區域及一第二摻雜區域，該第二摻雜區域是沿一與該第一摻雜區域的一垂直方向相垂直的方向，移離該第一摻雜區域一第二既定距離。
8.根據權利要求7所述的存儲裝置，其特徵在於，該第一摻雜區域的一參考點與該第二摻雜區域的一對應參考點間的一距離是設定為固定，該第二既定距離是決定該第一周邊區域及第二周邊區域的縮減面積量。
9.根據權利要求7所述的存儲裝置，其特徵在於，該第一摻雜區域的一參考點與該第二摻雜區域的一對應參考點間的一垂直或水平距離是設定為固定，增加該第二既定距離是增加該存儲裝置的良率。
10.根據權利要求1所述的存儲裝置，其特徵在於，儘管該第一周邊區域及第二周邊區域的面積可設置為不同尺寸，該第一栓鎖區域及第二栓鎖區域的面積是維持固定。
11.一種存儲裝置，其特徵在於，該存儲裝置包括一第一存儲單元區域，具有一第一栓鎖區域，該第一栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第一周邊區域，其環繞著該第一栓鎖區域；一第二存儲單元區域，其設置於該第一存儲單元區域的一第一邊緣的相鄰區域並且具有一第二栓鎖區域，該第二栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第二周邊區域，其環繞著該第二栓鎖區域；以及一第三存儲單元區域，其具有一第三栓鎖區域，該第三栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第三周邊區域，其環繞著該第三栓鎖區域，其中該第三存儲單元區域是設置於該第一存儲單元區域的一第二邊緣，其中該第二邊緣是垂直於該第一邊緣，其中該第一存儲單元區域的其中一邊緣是移離該第二存儲單元區域與其相對應的邊緣，以及該第一存儲單元區域的另一邊緣是移離該第三存儲單元區域與其相對應的邊緣。
12.根據權利要求11所述的存儲裝置，其特徵在於，該存儲裝置是一六電晶體靜態隨機存取存儲器裝置。
13.根據權利要求11所述的存儲裝置，其特徵在於，該第一栓鎖區域及第二栓鎖區域是分別包括一第一柵導電層及一第二柵導電層，該第二柵導電層是沿一與該第一柵導電層的一垂直方向相垂直的方向，移離該第一柵導電層一第一既定距離。
14.根據權利要求11所述的存儲裝置，其特徵在於，該第一栓鎖區域及第二栓鎖區域是分別包括一第一摻雜區域及一第二摻雜區域，該第二摻雜區域是沿一與該第一摻雜區域的一垂直方向相垂直的方向，移離該第一摻雜區域一第二既定距離。
15.根據權利要求11所述的存儲裝置，其特徵在於，儘管該第一周邊區域、第二周邊區域以及第三周邊區域的面積可設置為不同尺寸，該第一栓鎖區域、第二栓鎖區域以及第三栓鎖區域的面積是維持固定。
全文摘要
本發明提供一種存儲裝置，包括一第一存儲單元區域，其具有一第一栓鎖區域，該第一栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第一周邊區域，其環繞著該第一栓鎖區域，以及一第二存儲單元區域，其設置於該第一存儲單元區域的一第一邊緣的鄰近區域並且具有一第二栓鎖區域，該第二栓鎖區域上是建立著一個以上的電子元件以儲存一數值，以及一第二周邊區域，其環繞著該第二栓鎖區域。該第一存儲單元區域的其中一邊緣是移離該第二存儲單元區域與其相對應的邊緣。因此，該存儲裝置的面積及良率是可調整。
文檔編號H01L27/11GK101079425SQ20071000288
公開日2007年11月28日 申請日期2007年2月9日 優先權日2006年5月25日
發明者謝友嵐, 黃慶坤, 許正東 申請人:臺灣積體電路製造股份有限公司