空間結構的幹涉檢查方法

2023-11-03 02:29:52

空間結構的幹涉檢查方法
【專利摘要】本發明提供一種空間結構的幹涉檢查方法，該方法包括以下步驟。取得電路基板，其中電路基板已設定有第一限制高度，且電路基板中部分的多個坐標區域已分別設定多個第二限制高度，其中第二限制高度小於等於第一限制高度。依據坐標區域的第二限制高度以及第一限制高度以建立電路基板的限高區結構(Keep-out?area)。依據限高區結構比對一基板置入空間中各個坐標所對應的高度，模擬並判斷電路基板在置於所述基板置入空間時是否造成衝突。藉此，使用者可快速檢查電路基板與基板置入空間之間是否產生幹涉、是否造成空間衝突。
【專利說明】空間結構的幹涉檢查方法
【技術領域】
[0001]本發明是有關於一種空間衝突的幹涉判斷技術，且特別是有關於一種判斷電路基 板與基板置入空間之間的空間結構的幹涉檢查方法。
【背景技術】
[0002]近年來，隨著電子科技的突飛猛進，使得各種不同功能的電子產品不斷地出現在 市場上，並已深切地影響我們的工作及日常生活。就小型電子產品而言，電子產品通常包括 電路基板及機殼。電路基板主要是由許多電子元件及搭載電子元件的電路板所構成，而機 殼則是包覆在主板的外圍，用以有效地保護主板。
[0003]在製造電子產品的過程中，為了確保電路基板可準確置於機殼內而不會發生空間 衝突，早期可能通過測試人員對電路基板以及機殼內空間進行大量的檢查以避免衝突。現 今測試人員可利用三維圖像繪製軟體(例如，AutoCAD)，藉此逐一檢查電路基板中每個零 件是否可以正確地配置在機殼內有限空間中，以保護電路基板中的零件在置入機殼時不受 撞擊而可輕易容納。
[0004]在進行上述空間衝突的檢驗時，由於電路基板中多是由小型零件所構成，三維圖 像繪製軟體必須逐一讀取電路基板上這些零件的模型參數，並利用這些零件的模塊參數與 機殼內的空間逐一進行比較。例如，三維圖像繪製軟體會先讀取某一零件的模塊參數，取得 這些模塊參數中的坐標及高度關係，利用上述關係來與機殼內空間進行比較後，繼續讀取 下一個零件的模型參數。在同一電路基板中，雖然時常具備同樣的多個零件(例如採用相 同規格的電阻、電容)，但三維圖像繪製軟體僅能逐一讀取對應零件，因而需要耗去大量的 時間。

【發明內容】

[0005]本發明提出一種空間結構的幹涉檢查方法，其先通過電子零件所劃分的坐標區域 及其限制高度來建立一限高區結構，並利用此限高區結構與電路基板的基板置入空間進行 比較，藉此檢查是否發生幹涉及空間衝突。
[0006]本發明提出一種空間結構的幹涉檢查方法，包括以下步驟。取得電路基板，其中電 路基板已設定有第一限制高度，且電路基板中部分的多個坐標區域已分別設定多個第二限 制高度，其中第二限制高度小於等於第一限制高度。依據坐標區域的第二限制高度以及第 一限制高度以建立電路基板的限高區結構(Ke印-out area) 0依據限高區結構比對基板置 入空間中各個坐標所對應的高度，模擬並判斷電路基板在置於基板置入空間時是否造成衝關。
[0007]在本發明的一實施例中，上述的限高區結構包括多個限高區域，其中各限高區域 對應電路基板中的各坐標區域，並且，依據坐標區域的第二限制高度以及第一限制高度以 建立電路基板的限高區結構包括下列步驟:判斷電路基板中各坐標區域是否具有對應的各 第二限制高度。當目標坐標區域已設定對應的第二限制高度時，將與目標坐標區域對應的各限高區域設定為第二限制高度。當目標坐標區域並未設定對應的第二限制高度時，將與 目標坐標區域對應的各限高區域設定為第一限制高度。
[0008]在本發明的一實施例中，上述依據限高區結構比對基板置入空間中各個坐標所對 應的高度包括下列步驟:依序判斷限高區結構中各限高區域的設定高度以及基板置入空間 所對應坐標的高度。
[0009]在本發明的一實施例中，上述模擬並判斷電路基板在置於基板置入空間時是否造 成衝突包括下列步驟:當基板置入空間中各坐標所對應的高度超過坐標區所對應的限高區 結構，判斷基板置入空間與電路基板已造成衝突，並提示錯誤信息。
[0010]在本發明的一實施例中，上述的基板置入空間由多個機構零件組建產生
[0011]在本發明的一實施例中，上述的幹涉檢查方法還包括提供圖形化界面以顯示限高 區結構及基板置入空間。
[0012]在本發明的一實施例中，上述的幹涉檢查方法還包括依據電路基板的第一規格清 單以取得第一限制高度以及坐標區域所對應的第二限制高度。
[0013]在本發明的一實施例中，上述的幹涉檢查方法還包括依據基板置入空間的第二規 格清單以取得基板置入空間的坐標區域。
[0014]基於上述，依據電路基板的第一限制高度以及多個第二限制高度，可建立電路基 板的限高區結構。此外，依據限高區結構來比對一空間結構的基板置入空間中各個坐標所 對應的高度，可模擬與判斷電路基板在置於基板置入空間時是否造成衝突。如此一來，本實 施例通過電子零件所劃分的坐標區域及其限制高度來建立一限高區結構，並利用此限高區 結構與電路基板的基板置入空間進行比較，藉此檢查電路基板與基板置入空間之間是否發 生幹涉及空間衝突。
[0015]為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳 細說明如下。
【專利附圖】

【附圖說明】
[0016]圖1是本發明一實施例所示出的電子裝置的方塊圖；
[0017]圖2是本發明一實施例所示出的電路基板的側剖面示意圖；圖3是本發明一實施 例所示出的基板置入空間的側剖面示意圖；
[0018]圖4是本發明一實施例所示出的空間結構的幹涉檢查方法流程圖；
[0019]圖5是本發明一實施例所示出的幹涉檢查的示意圖；
[0020]圖6是本發明一實施例所示出的建立限高區結構的方法流程圖；
[0021]圖7是本發明一實施例所示出的幹涉檢查方法的示意圖。
[0022]附圖標記說明:100:電子裝置；
[0023]111:處理單元；
[0024]113:存儲單元；
[0025]115:顯示單元；
[0026]117:電子零件資料庫；
[0027]119:機構零件資料庫；
[0028]230:電路基板；[0029]231 ?239、341 ?349、251 ?259、741 ?749:坐標區域；
[0030]22、24、26、28、41 ?49:空間區域；
[0031]51?59:限高區域;
[0032]250:限高區結構；
[0033]340,740:基板置入空間；
[0034]532、533:目標坐標區域；
[0035]H1、H22、H24、H26、H28、H41 ?H49、H71、H73、H75、H77、H78:高度；
[0036]S401?S403:空間結構的幹涉檢查方法各步驟；
[0037]S601?S603:建立限高區結構的方法各步驟。
【具體實施方式】
[0038]本實施例的幹涉檢查的方法可以通過軟體來實現，並執行在相關的電子裝置(例 如，電腦、伺服器)中，其中硬體裝置可模擬並判斷一電路基板(例如，主板)在置於一基板 置入空間(例如，機殼內的空間)時是否造成衝突。然而，本領域技術人員可在部分實施 例中採用固件程序或是硬體結構等實現方式，藉此執行本案所述的空間結構的幹涉檢查方 法，並不受限於上述軟體實現。為了使本發明的內容更為明了，以下特舉實施例做為本發明 確實能夠據以實施的範例。
[0039]圖1是本發明一實施例所示出的電子裝置100的方塊圖。本實施例的幹涉檢查的 方法可執行於電子裝置100。電子裝置100例如是輕量用戶端(Thin Client ;TC)、伺服器、 個人電腦、筆記本電腦、個人數字助理(personal digital assistant, PDA)等,不限於上 述。
[0040]電子裝置100包括處理單元111、存儲單元113以及顯示單元115，其中處理單元 111分別耦接於存儲單元113以及顯示單元115。存儲單元113可存儲本發明實施例所需 的數據，以及用來實現本實施例的幹涉檢查方法的軟體。在部分實施例中，存儲單元113也 可設置於雲端網絡的資料庫中，處理單元111可通過網絡或相關通信機制來讀取存儲單元 113中的數據。
[0041]處理單元111例如是中央處理器(Central Processing Unit, CPU),其可控制電 子裝置100的整體運作，並實現本實施例的幹涉檢查方法。顯示單元115例如是電腦熒幕。 顯示單元115可通過電腦繪圖軟體(Computer-aided design ；CAD)來提供圖形化界面(未 示出)，並可將處理單元111在幹涉檢查後的結果顯示在圖形化界面中。
[0042]進一步地說，上述存儲單元113可存儲電子零件資料庫117及機構零件資料庫 119。電子零件資料庫117包括眾多電子零件(例如，電容、電阻、晶片)所預先設定好的相 關空間模型及其參數等數據，例如各種電子零件的立體空間模型；高度、寬度、長度、接點位 置及數量等相關數據。設計電路基板(例，主板)的設計人員會通過電子零件資料庫117 來選擇組建主板所需的材料，藉此設計出電路基板的空間結構信息。
[0043]機構零件資料庫119則包括眾多機構零件(例如，用以建構機殼所需的相關機構 件)所預先設定好的相關空間模型及其參數等數據，設計機殼的設計人員也會通過機構零 件資料庫119來選擇組建機殼所需的料件，藉此設計出需要置入電路基板的基板置入空間 的結構信息。[0044]在本實施例中，電路基板的空間結構信息可包括電路基板的多個坐標區域，其中 每個坐標區域可對應於一個或多個機構零件。本實施例的電子零件資料庫117也可存儲電 路基板已設定的第一限制聞度(也就是，電路基板整體的預設最聞聞度)，並可同時存儲電 路基板中部分的坐標區域已分別設定的多個第二限制高度(也就是，部分坐標區域能夠使 用的相對最高高度)，其中第二限制高度小於等於第一限制高度。上述第一限制高度(電路 基板整體的預設最高高度)可由設計人員參照以往經驗或是基板置入空間的整體高度來 設定。然而，由於部分機殼中的空間會擺設特殊零件(例如擺設硬碟、光碟機...等)將會導 致電路基板的部分坐標區域無法達到上述預設最高高度，因此需要分別對電路基板中部分 的坐標區域設定其第二限制高度。
[0045]舉例來說，處理單元111可從電路基板的規格清單中，取得電路基板的第一限制 高度，以及部分的坐標區域所對應的多個第二限制高度，並且存儲在存儲單元113中的電 子零件資料庫117。另外，處理單元111可根據上述電路基板的空間結構信息，在顯示單元 115中的圖形化界面顯示電路基板。
[0046]圖2是本發明一實施例所示出的電路基板的空間結構側剖面示意圖。請參照圖 2，電路基板230包括坐標區域231?239，其中，坐標區域232、234、236及238分別對應於 電路基板230中的多個機構零件所佔的空間區域22、24、26及28。舉例來說，若坐標區域 232中配置為電容，則空間區域22表示電容所佔有的空間。電路基板230已設定第一限制 高度H1，而電路基板230中部分的坐標區域232、234、236及238，已分別設定第二限制高度 H22、H24、H26及H28，其中第二限制高度H22、H24、H26及H28可小於或等於第一限制高度 Hl0在本實施例中，第一限制高度Hl設定為電路基板230的最大高度，也即坐標區域238 所對應的第二限制高度H28。當然，在其他實施例中，第一限制高度Hl可為使用者所設定的 高度。此外，處理單元111可從電路基板230的規格清單中，取得電路基板230的第一限制 高度H1，以及部分的坐標區域232、234、236及238所對應的第二限制高度H22、H24、H26及 H28，並且存儲在電子零件資料庫117中。
[0047]上述存儲單元113中的機構零件資料庫119包括基板置入空間的空間結構信息。 圖3是本發明一實施例所示出的基板置入空間的側剖面示意圖。請參照圖3，基板置入空 間340的空間結構信息可包括基板置入空間340的多個坐標區域341?349，以及坐標區域 341?349所對應的高度H41?H49。詳細而言，基板置入空間340可為多個機構零件所組 建的空間區域41?49，其中基板置入空間340的坐標區域341?349對應於電路基板230 的坐標區域231?239。舉例來說，若坐標區域342中配置為電容，則空間區域42表示電 容所佔有的空間。此外，處理單元111可根據基板置入空間340的規格清單，以將基板置入 空間340的空間結構信息存儲在機構零件資料庫119中。另外，處理單元111還可根據上 述基板置入空間340的空間結構信息，在顯示單元115中的圖形化界面顯示基板置入空間 340。
[0048]如此一來，處理單元111可從電子零件資料庫117及機構零件資料庫119中取得 電路基板230以及基板置入空間340的空間結構信息，並且檢查電路基板230與基板置入 空間340在空間結構上是否造成衝突。以下即是搭配上述的電子裝置100來說明空間結構 的幹涉檢查方法。圖4是本發明一實施例所示出的空間結構的幹涉檢查方法流程圖。
[0049]請同時參照圖1、圖2及圖4，在步驟S401，處理單元111可從電子零件資料庫117取得電路基板230的空間結構信息，其中空間結構信息包括電路基板230的第一限制高度 Hl,以及電路基板230中部分的多個坐標區域232、234、236及238所對應的第二限制高度 H22、H24、H26及H28。以下以圖2及圖5來詳細說明步驟S401。
[0050]圖5是本發明一實施例所示出的幹涉檢查的示意圖。請依照圖4並同時參照圖2 及圖5，在步驟S403，處理單元111可依據多個坐標區域231?239中所對應的第二限制高 度H22、H24、H26及H28以及第一限制高度H1，來建立電路基板230的限高區結構(Ke印-out area) 250。在圖5中，限高區結構250包括多個限高區域51?59，而限高區域51?59各 自的坐標區域251?259，分別對應電路基板230中的坐標區域231?239。以下說明步驟 S403的建立限高區結構(Ke印-out area) 250的詳細流程。
[0051]圖6是本發明一實施例所示出的建立限高區結構的方法流程圖，也就是圖4的步 驟S403的詳細流程圖。在步驟S601，圖1的處理單元111可判斷圖2電路基板230中的每 個坐標區域231?239是否具有對應的第二限制高度。舉例來說，處理單元111可判斷出 在坐標區域232、234、236及238中，具有已設定的第二限制高度H22、H24、H26及H28，而處 理單元111可判斷出在坐標區域231、233、235、237及239中，不具有對應的第二限制高度。
[0052]在此，處理單元111所判斷的坐標區域稱為目標坐標區域。進一步地說，在步驟 S603，當處理單元111所判斷的目標坐標區域已設定對應的第二限制高度時，處理單元111 會將目標坐標區域對應的限高區結構250的設定高度，設定為對應的第二限制高度。然而， 當目標坐標區域並未設定對應的第二限制高度時，則在步驟S605，處理單元111會將目標 坐標區域對應的限高區結構250的設定高度，設定為第一限制高度Hl。
[0053]具體而言，在圖5中，當處理單元111判斷目標坐標區域532時，可將對應的限高 區域52的設定高度，設定為第二限制高度H22。當處理單元111判斷目標坐標區域533時， 由於目標坐標區域533未設定第二限制高度，因此，處理單元111將目標坐標區域533對應 的限高區域53的設定高度，設定為第一限制高度H1。而關於其餘的限高區域51、54?59 所對應的設定高度，可依此類推，不再贅述。
[0054]回到步驟S405並請同時參照圖3及圖5，處理單元111可依據限高區結構250來 比對基板置入空間340中各個坐標區域341?349所對應的高度H41?H49，模擬並判斷 電路基板230在置於基板置入空間340時，是否造成衝突。在圖3及圖5中，圖3的基板置 入空間340中的坐標區域341?349分別對應於圖5的限高區結構250的坐標區域251? 259。在此，處理單元111可依據使用者所設定的幹涉檢查順序，檢查基板置入空間340中 每個坐標區域341?349所對應的高度H41?H49，是否低於限高區域51?59各自的設 定高度，然而，若高度H41?H49其中的一低於限高區域51?59各自的設定高度，則處理 單元111將會判斷電路基板230與基板置入空間340有衝突產生。舉例來說，如圖3及圖 5所示，由於坐標區域341?349各自的高度H41?H49，皆是高於限高區域51?59各自 的設定高度，因此，處理單元111判斷限高區結構250與基板置入空間340無衝突產生，即 電路基板230在置入基板置入空間340時不會造成衝突。
[0055]圖7是本發明一實施例所示出的幹涉檢查方法的示意圖。請參照圖7與圖5，基板 置入空間740 (以虛線表示)中的坐標區域741?749分別對應於限高區結構250 (以實線 表示)的坐標區域251?259。在圖7中，由於坐標區域741、743、745、747及748所對應的 高度H71、H73、H75、H77及H78是低於限高區結構250所對應的設定高度，因此，處理單元Ill判斷電路基板230在置於基板置入空間740時已造成衝突。
[0056]另外，顯示單元115還可在圖形化界面顯示基板置入空間740以及限高區結構 250，因此當基板置入空間740與電路基板230所對應的限高區結構250造成衝突時，使用 者可便於在圖形化界面中進行檢查。並且，當處理單元111判斷基板置入空間740與電路 基板230已造成衝突時，可提示一錯誤信息在顯示單元115中。如此一來，對於任一基板置 入空間而言，處理單元111可在圖形化界面中模擬基板置入空間740與限高區結構250的 配置，並且可判斷基板置入空間是否與限高區結構250造成衝突。
[0057]綜上所述，本發明的空間結構的幹涉檢查方法，電子裝置可依據電路基板的第一 限制高度以及多個第二限制高度，來建立電路基板的限高區結構。其中，若電路基板的目標 坐標區域具有第二限制高度，則目標坐標區所對應的限高區結構的設定高度為第二限制高 度，而若電路基板的目標坐標區不具有第二限制高度，則目標坐標區所對應的限高區結構 的高度為第二限制高度。此外，電子裝置可依據限高區結構比對一基板置入空間中各個坐 標所對應的高度，並且可判斷限高區結構是否與基板置入空間造成衝突。另外，當限高區結 構與基板置入空間造成衝突時，電子裝置可提示一錯誤信息。
[0058]如此一來，當使用者欲進行電路基板(例如是主板)的空間結構與基板置入空間 的幹涉、衝突檢查時，可通過電路基板的電子零件所劃分的坐標區域及其限制高度，來建立 一限高區結構，並利用此限高區結構與電路基板的基板置入空間進行比較。藉此，可檢查是 否發生幹涉及空間衝突。
[0059]最後應說明的是:以上各實施例僅用以說明本發明的技術方案，而非對其限制； 儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其 依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵 進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技 術方案的範圍。
【權利要求】
1.一種空間結構的幹涉檢查方法，其特徵在於，包括:取得一電路基板，其中該電路基板已設定有一第一限制聞度，且該電路基板中部分的 多個坐標區域已分別設定多個第二限制高度，其中該些第二限制高度小於等於該第一限制 高度；依據該些坐標區域的該些第二限制高度以及該第一限制高度以建立該電路基板的一 限高區結構；依據該限高區結構比對一基板置入空間中各個坐標所對應的高度，模擬並判斷該電路 基板在置於該基板置入空間時是否造成衝突。
2.根據權利要求1所述的空間結構的幹涉檢查方法，其特徵在於，該限高區結構包括 多個限高區域，各該限高區域對應該電路基板中的各該坐標區域，並且，依據該些坐標區域的該些第二限制高度以及該第一限制高度以建立該電路基板的該 限高區結構包括下列步驟:判斷該電路基板中各該坐標區域是否具有對應的各該第二限制高度；當一目標坐標區域已設定對應的該第二限制高度時，將與該目標坐標區域對應的各該 限高區域設定為該第二限制高度；以及當一目標坐標區域並未設定對應的該第二限制高度時，將與該目標坐標區域對應的各 該限高區域設定為該第一限制高度。
3.根據權利要求1所述的空間結構的幹涉檢查方法，其特徵在於，依據該限高區結構 比對該基板置入空間中各個坐標所對應的高度包括下列步驟:依序判斷該限高區結構中各該限高區域的設定高度以及該基板置入空間所對應坐標 的高度。
4.根據權利要求1所述的空間結構的幹涉檢查方法，其特徵在於，模擬並判斷該電路 基板在置於該基板置入空間時是否造成衝突包括下列步驟:當該基板置入空間中各該坐標所對應的低於該坐標區所對應的該限高區結構，判斷該 基板置入空間與該電路基板已造成衝突，並提示一錯誤信息。
5.根據權利要求1所述的空間結構的幹涉檢查方法，其特徵在於，該基板置入空間由 多個機構零件組建產生。
6.根據權利要求1所述的空間結構的幹涉檢查方法，還包括:提供一圖形化界面以顯示該限高區結構及該基板置入空間。
7.根據權利要求1所述的空間結構的幹涉檢查方法，其特徵在於，還包括:依據該電路基板的一第一規格清單以取得該第一限制高度以及該些坐標區域所對應 的該些第二限制高度。
8.根據權利要求1所述的空間結構的幹涉檢查方法，其特徵在於，還包括:依據該基板置入空間的一第二規格清單以取得該基板置入空間的該些坐標區域。
【文檔編號】G06F17/50GK103455649SQ201210182973
【公開日】2013年12月18日 申請日期:2012年6月5日 優先權日:2012年6月5日
【發明者】倪崇勝, 楊俊英, 魏智斌, 曹祥錞 申請人:英業達股份有限公司