通過使用氮化鋁增加微結構中的銅基金屬化結構的可靠性的製作方法

2024-04-07 22:28:05 1

專利名稱：通過使用氮化鋁增加微結構中的銅基金屬化結構的可靠性的製作方法
技術領域：
本揭示內容的專利標的大體系關於集成電路的形成，且更特別的是，關於數種包含高度導電金屬(例如，銅)之金屬化層的形成，該高度導電金屬系嵌入包含阻擋材料的介電材料內，該阻擋材料系用以增強
該金屬的電遷移效能(electromigration performance)。
背景技術：
在現代的集成電路中，最小特徵尺寸(例如，場效電晶體的信道長度)已達深亞微米(de印sub-micron)範圍，從而可穩定地提高這些電路在速度及/或耗電量上的效能。由於個別電路組件的大小被顯著縮減，從而可改善例如電晶體組件的切換速度，也可減少用於與個別電路組件電氣連接之互聯機的可用佔地(available floor space)。結果，必須縮減互聯機的尺寸以補償減少的可用佔地以及補償每單位面積電路組件的增加數量。
在最小尺寸為約0.35微米或更小的集成電路中，器件效能的限制因素為由電晶體組件之切換速度所引起的訊號傳輸延遲。由於這些電晶體組件的信道長度此時已達50奈米及以下，訊號傳輸延遲不再受限於場效電晶體，反而會因電路密度增加而受限於互聯機，因為線間電容(C)(line-to-linecapacitance)會增加，而且線路的電阻(R)也會增加，原因是橫截面面積減少了 。因此，寄生電阻電容時間常數(parasitic RC timeconstant)需要引進用於形成金屬化層的新型材料。
照慣例，金屬化層(亦即，包含金屬線及貫通孔(via)的布線層，該金屬線及貫通孔系用以根據特定的電路布局來提供電路組件的電氣連接)都是用包含例如二氧化矽及/或氮化矽以鋁作為典型金屬的介電層堆棧(dielectric layer stack)來形成。由於被極度縮放之特徵尺寸的集成電路要有較高的電流密度，但是在電流密度較高時，鋁會有顯著的電遷移，因此用例如銅來取代鋁，銅具有明顯較低的電阻和較高的電遷移抵抗力(resistivity against electromigration)。關於高度精密的應用，除了使用銅及/或銅合金以外，公認有效且習知的介電材料二氧化矽(k約4.2)與氮化矽(k大於5)可換成所謂的低k介電材料，低k介電材料系具有約3.0或更小的相對介電係數(relativepermittivity)。不過，從習知且公認有效的鋁/二氧化矽金屬化層轉成可能與低k介電材料結合的銅基金屬化層會與多個待處理問題有關。
例如，用公認有效之沉積方法(例如化學及物理氣相沉積法)無法以有效率的方式沉積數量相對高的銅。此外，用公認有效之異向性蝕刻製程無法有效率地做出銅的圖樣。因此，所謂的金屬鑲嵌(damascene)或嵌入技術(inlaid technique)常用來形成包含銅線及貫通孔的金屬化層。通常在金屬鑲嵌技術中，沉積介電層，然後圖樣化成可接受溝槽及貫通孔開口，接著用電鍍法(例如，電鍍或無電鍍)將溝槽及貫通口開口填滿銅或其合金。此外，由於銅在多種電介質(例如，二氧化矽)以及許多低k電介質中容易擴散，因此可能需要在相鄰介電材料的界面處形成擴散阻擋層。此外，由於銅容易反應而形成氧化部份而可能使銅基金屬線在黏性、導電率及電遷移抵抗力方面的特性惡化，因此必須抑制水分及氧擴散到銅基金屬。
為了不過度地減少金屬區的整體導電率，導電阻擋材料通常用來覆蓋溝槽的內側壁區，同時介電阻擋材料(dielectricbarriermaterial)通常用來作為覆蓋層(caplayer)或介電阻擋層，在蝕刻製程中，介電阻擋材料也可用作有效的蝕刻終止材料以便用貫通孔(從下一個較高金屬化層(metaUization level)的金屬區延伸至該金屬區)製成該金屬區的接觸。例如，習知氮化矽是有效的銅擴散阻擋物且可用來作為例如介電阻擋層。在其它的情形下，在認為有中高介電係數的氮化矽不適用時，富氮碳化矽(SiCN)常用來作為銅擴散阻擋物。儘管氮化矽阻擋層和基於碳化矽的阻擋層有防擴散效果，然而結果顯示:銅對電流誘發材料遷移(電遷移)或被其它應力誘發之材料遷移效應的抵抗力強烈取決於銅基金屬與相鄰介電阻擋層間之界面的特性。因此，在以高電流密度為特徵的精密集成電路中，把銅基金屬與介電阻擋層間的界面設計成可達成想要的高黏性從而有高效能的電遷移或應力誘發大量遷移通常是很重要的。因此，在這方面，本技藝已有人提出及實施多種方法以得到更優 良的可靠性(亦即，更優良的電遷移性能)以及金屬化層之介電材料有增
加之器件效能，亦即，低總介電係數(overallpermittivity)。因此，許多 材料(例如，SiN、 SiC、 SiCN及其類似物)以及該等材料的各種組合可 用來作為介電阻擋材料。不過，結果顯示要符合這兩種要求(亦即，更 優良的電遷移性能與低k性質)是極其困難的，因為許多對銅、氧、水 分及其類似物可提供想要阻擋擴散性(diffusion blocking characteristics) 的介電材料通常有中高k值。此外，銅表面在暴露後具有高度反應性 而且在沉積介電阻擋材料之前常常需要個別處理以便去除氧化銅殘餘 物，在操作期間，氧化銅殘餘物可提供材料遷移的擴散路徑，而且也 可減少阻擋材料的黏性。不過，個別的預沉積處理(pre-deposition treatment)可能對銅表面會有顯著的影響，從而會使銅在進一步加工期 間及/或在器件的操作期間的效能較差。因此，己有人提出侵蝕性較小 的處理來避免不必要地損傷銅基材料。在此一方面，已鑑定銅矽化合 物(copper silicide)或含氮銅矽化合物(CuSiN)為有效的合金，它可產生 高度穩定的界面，從而使對應的金屬區對於電遷移和被其它應力誘發 之大量遷移效應有增加之抵抗力，從而增加可靠性。因此，在有些習 知方法中，銅表面系暴露於反應氣體環境(例如，電漿輔助氣體環境)， 其中可包含作為含矽前驅物的矽烷(SiH4)與含氮氣體，從而可產生有特 定比例之氮的銅矽化合物。常在阻擋材料(例如，氮化矽、富氮碳化矽 或彼等之組合)的電漿增強化學氣相沉積(PECVD)之前立即進行用於在 暴露銅界面形成含氮銅矽化合物(CuSiN)材料的製程，其中可進行個別 的清洗製程(例如，電漿增強制程等)以便預備後續用於形成含氮銅矽化 合物(CuSiN)合金和沉積介電阻擋材料的銅表面。因此，可能涉及多種 與銅表面有相互作用而使表麵條件複雜化的複雜製程，因此在含氮銅 矽化合物(CuSiN)材料的形成期間需要精確地控制製程條件。結果顯示 即使微幅改變製程條件都可能造成所得含氮銅矽化合物(CuSiN)材料 的組合物有明顯的差異，甚至使靠近表面之銅的特性劣化。因此，雖 然含氮銅矽化合物(CuSiN)為看好適合提高銅基金屬化結構效能的候 選材料，然而製程卻難以控制，因為前驅材料例如稍微不平衡就會造 成金屬線有無法預測的效能特性。本揭示內容的目標為可避免或至少減少上述一或更多問題之影響 的各種方法及器件。

發明內容
為供基本理解本發明的一些方面，提出以下的簡化總結。此總結 並非本發明的窮舉式總覽。它不是想要確認本發明的關鍵或重要組件 或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概 念作為以下更詳細之說明的前言。
本揭示內容的專利標的大體系關於一種用於在暴露含金屬區(例 如，含銅金屬區)上形成有效介電阻擋層的技術，其中，可用自限
(self-limiting)沉積技術在介電材料及金屬區上製成連續的材料膜。由於 可高度控制基於化學鍵的成長機制，因此可實現增加之黏性，其中， 與適當的材料結合，也可提供有效的阻擋擴散性，從而有可能進一步 省去介電材料或至少大幅減少介電材料的厚度。結果，在介電層堆棧 的寄生電容減少的情形下，可得到更優良的效能特性。在有些方面中， 用似原子層沉積(ALD)的製程形成的介電阻擋層可為可提供銅阻擋擴 散性以及對氧及水分也有更優良吸收性能(getter capability)的含鋁及氮 層(它會被稱作氮化鋁層)。因此，更優良地控制基於自限技術的沉積制 程，配合減少相對介電係數以及各自的阻擋擴散性，有助於大幅提高 先進半導體器件中之金屬化結構的可靠性。
根據一個示範具體實施例，提供一種方法，包括在形成於微結 構器件(microstructuredevice)之介電層的金屬區之暴露表面上形成含氮 層。該方法更包括暴露該含氮層於基於含鋁氣體所建立的環境以在
該金屬區上形成含鋁及氮的第一阻擋層。
根據另一示範具體實施例，提供一種方法，包括提供襯底，其 上已形成形成於微結構器件之介電層的暴露含銅金屬區。該方法更包 含在該暴露含銅金屬區與該介電層上，使用在氣態環境中進行的自
限反應機制(self-limiting reaction mechanism)形成介電阻擋層。
根據另一示範具體實施例，提供一種半導體器件，包括形成於 介電層的含銅區與形成於該含銅區及該介電層上的氮化鋁層。此外， 有低k介電層在該氮化鋁層上方形成以及形成於連接至該含銅區之該低k介電層中的金屬貫通孔。


參考上述結合附圖的說明可了解本揭示內容，附圖中類似的組件 用相同的組件符號表示。
圖la至圖le系根據示範具體實施例基於使用含鋁前驅物氣體之 自限制程示意圖標於在含金屬區上形成介電阻擋層之不同製造階段期 間的微結構器件；
圖lf系根據數個示範具體實施例示意圖標其上已形成有指定厚度 之介電阻擋層的微結構器件，該指定厚度是用似ALD沉積製程的沉積 循環次數控制；
圖lg為其它示範具體實施例的微結構器件示意圖lh系根據其它示範具體實施例示意圖標包含多個個別介電阻擋 層的微結構器件；
圖2a至圖2b的橫截面圖系根據其它示範具體實施例示意圖標處 於形成含銅區以及製備各個介電材料供接受氮化鋁層用之不同製造階 段期間的微結構器件；
圖2c的橫截面圖系根據數個示範具體實施例示意圖標在用以提供 實質均勻氧化銅表面之處理期間的微結構器件；
圖3a及圖3b系根據其它示範具體實施例分別示意圖標在含鋁及 氮阻擋層上形成附加阻擋或蝕刻終止層時的橫截面圖與上視圖；以及
圖4a及圖4b的橫截面圖系根據其它示範具體實施例示意圖標包 含用自限制程以介電阻擋層形成之金屬化層的半導體器件。
儘管本發明此處揭示之標的內容容易做成各種修改及替代形式， 但是本文仍以附圖為例圖標幾個本發明的特定具體實施例且詳述其中 的細節。不過，應了解本文所描述的特定具體實施例不是想要把本發 明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落入依照 附上申請專利範圍界定之本發明精神及範疇內的所有修改、等效及替 代性陳述。
具體實施方式
以下描述本發明的各種示範具體實施例。為了清楚說明，本專利 說明書沒有描述實際具體實作的所有特徵。當然，應了解，在開發任 一此類的實際具體實施例時，必須做許多與具體實作有關的決策以達 成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這 些都會隨著每一個具體實作而有所不同。此外，應了解，此類開發即 複雜又花時間，但是仍是本技藝一般技術人員在閱讀本揭示內容後即 可實作的例行工作。
茲參照附圖來描述本發明。示意圖標於附圖的各種結構、系統及 器件系僅供解釋以及避免熟諳此藝者所習知的細節混淆本發明。儘管 如此，仍納入附圖用來描述及解釋本揭示內容的示範實施例。應使用 與相關技藝技術人員所熟悉之意思一致的方式理解及解釋用於本文的 字彙及詞組。本文沒有特別定義的術語或詞組(亦即，與熟諳此藝者所 理解之普通慣用意思不同的定義)是想要用術語或詞組的一致用法來暗 示。在這個意義上，希望術語或詞組具有特定的意思時(亦即，不同於 熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供 特定定義的方式清楚地陳述用於該術語或詞組的特定定義。
本揭示內容的專利標的大體針對數種可增加金屬化結構之可靠性 的方法及半導體器件，例如，通過提供更優良的電遷移性能同時仍然 提供金屬化層之各個介電層堆棧的低總介電係數。為此目的，可使用 基於適當介電材料的精密沉積技術以便提高與更優良黏著特性結合之 沉積製程的可控性，同時所用材料的類型可呈現減少的介電係數或可 至少提供減少習知電介質數量的可能性，其中習知電介質可能為了可 靠地局限在介電層堆棧內形成且有高擴散率的銅基或其它材料而需要 具有中高介電係數。因此，通過使用可控性良好的沉積技術，配合適 當的材料組合物，可建立明確的界面特性，而可促進更優良的電遷移 性能。此外，在有些方面中，該自限沉積製程可與另一介電材料(例如， 附加阻擋層或蝕刻終止層或低k介電材料)的沉積有利地結合，從而有 助於減少製程的複雜度，同時也可提供高度彈性於活化對應的自限制 程。亦即，可使用公認有效的化學氣相沉積(CVD)製程工具，其中可建 立適當的電漿輔助氣態環境以活化對應的沉積製程。在其它的情形下， 可使用任何其它適當的活化方法，例如使用輻射，例如，紫外線輻射、x射線輻射及其類似者。此外，可使用以電子束輔助的似ALD沉積制
程。在圖解說明方面，可在暴露含銅表面上形成氮化鋁層，其中氮化 鋁材料的各自特性(例如，對於氧及水分的吸收能力)可增強含銅表面的 完整性，其中該氮化鋁材料甚至可提供阻擋銅擴散能力而可顯著放鬆 各自對於任一其它介電阻擋層的要求，或甚至可允許省去其它附加阻
擋材料(通常它可呈現增加的相對介電係數)。此外，基於似ALD沉積 製程，在已適當製備的電介質表面上也可形成對應的氮化鋁層，從而 可因此提高氮化鋁層的黏性，這可因此導致納入考慮的金屬化層有增 強的機械穩定性，特別是在使用低k介電材料的時候。
應了解，本文所揭示的技術在需要銅基金屬化結構之先進微結構 器件(例如，先進的集成電路)的背景下是極為有利的，其中就應力誘發 大量遷移現象(例如，電遷移)而言，至少有些含銅金屬與四周介電材料 的界面可能需要增強的表面特性以便提高金屬化結構的可靠性，從而 也可提供進一步縮放器件的可能性。不過，所揭示的技術也可應用於 任何其它製程用來以有高度可控性的方式形成其中之暴露銅基表面也 許需要有效可靠之阻擋層的微結構器件。因此，除非在本專利說明書 及申請專利範圍中具體言明，否則本揭示內容的專利標的不應被視為 是只限於半導體器件的金屬化結構。
圖la的橫截面圖系示意圖標包含襯底101的微結構器件100，襯 底101可為任一合適的載體材料(carrier material)供在其上或其中形成 需要高度導電金屬區(例如，含銅金屬)的微結構特徵。例如，微結構器 件100可為形成於襯底101之上的半導體器件，因而襯底101可為其 上已形成有個別電路組件(例如，電晶體、電容器及其類似物)形成於其 中之適當半導體層的載體材料。器件100可包含由任何一般是用來制 成微結構器件之適當材料所構成的介電層102。例如，介電層102可包 含二氧化矽、氮化矽、氮氧化矽及其類似物，其中，在數個示範具體 實施例中，在例如先進集成電路納入考慮時，介電層102可包含低k 介電材料。應了解，低k介電材料為相對介電係數等於3.0及以下的材 料。介電層102已在其中形成金屬區103，在一個示範具體實施例中， 金屬區103為至少有一暴露表面103S(亦即，不被層102之介電材料覆 蓋的表面)的含銅材料。應了解，取決於前述製程策略，暴露表面103S可包含在與個別反應組份(例如，氧、氟及其類似物)接觸時已形成且有一定數量的氧化物材料或其它汙染物。如先前所述，銅容易擴散至多種介電材料(例如，二氧化矽)，而且也容易擴散至多種低k介電材料，以致通常有必要依照製程策略用各自的導電及介電阻擋層來使銅可靠地局限於金屬區103內。例如，在圖標具體實施例中，可提供例如形
式為鉭、氮化鉭、鈦、氮化鈦及其類似物的對應導電阻擋材料103A，以便使銅局限於區域103。同樣，對於可能微量存在於介電層102內的反應組份(例如，氧、氟及其類似物)，用以局限金屬區103的阻擋材料也必須提供阻擋擴散性。同樣，暴露之表面103S通常要覆上適當的阻擋材料，在數個示範具體實施例中，可提供形式為實質絕緣的阻擋材料以便在進一步的加工期間使金屬局限在區域103內，以及在形成各個金屬區103的接觸時也提供某一程度的蝕刻選擇性，這在下文中會有更詳細的說明。如先前所述，已有人提出許多用適當的物種(例如，碳化矽、氮化矽、甚至導電阻擋材料)來選擇性覆蓋暴露表面103S的方法，不過，其中可能出現較差的製程控制和減少的機械穩定性。根據本文所揭示的技術，如下文所述，基於有高度可控性的沉積製程可在暴露表面103S及介電層102上加上適當的實質絕緣阻擋材料。
基於任何公認有效之製程技術可形成如圖la所示的微結構器件100，其中，例如，基於任一合適沉積製程可形成介電層102，隨後基於與適當蝕刻技術結合的光刻技術(例如，微影技術)可進行圖樣化以便在精密應用中形成各個可有100奈米及以下之橫向尺寸(latemldimension)的開口。例如，在考量半導體器件之金屬化層的各條金屬線時，在介電層102中形成各個有100奈米及以下之寬度的溝槽，而個別溝槽的長度可在十分之幾微米的範圍內。之後，例如，阻擋材料103A的沉積可基於公認有效之沉積技術(例如，CVD、物理氣相沉積(PVD)、ALD、電化學沉積技術及其類似者)，其中是依據黏性及阻擋特性來選擇阻擋材料103A的對應材料組合物。接下來，金屬區103的材料，亦即，在數個示範具體實施例中，例如基於溼式化學沉積技術可提供含銅金屬，其中通常可產生實質非平坦的表面形貌(topography)而在後續的製程步驟中需加以平坦化。例如，經常可用化學機械研磨法(CMP)來去除任何源於先前進行之製程的多餘材料，例如阻擋材料、含銅金屬及其類似物。在對應的平坦化製程(planarization process)期間，可形 成暴露表面103S，其中與反應組份接觸可能會汙染表面。
在先進的半導體器件中，金屬區103必須適應操作期間的極高電 流密度，以及熱耗散所產生的熱應力，熱散耗在區域103內會導致應 力誘發的大量遷移(stress-inducedmasstransport)。為金屬線中應力誘發 材料遷移現象之一重要方面的電遷移可理解為原子在含金屬區中的遷 移，其中金屬原子的遷移是由傳導電子轉移的動量造成。在銅基金屬 區中，電遷移實質上是被界面及表面的擴散驅動。結果，提供有強化 表面特性的表面103S是很重要的，在另一加工期間必須形成另一材料 於表面103S上，其中各種界面特性可明顯決定金屬區103的效能及可 靠性。在前面的製程(例如，CMP製程)期間，暴露表面103S通常可接 觸反應組份(例如，水分、氧、氟及其類似物)，反應組份最終會造成在 表面103S上形成氧化銅汙染物。因此，眾所周知，氧化銅可各自提供 擴散路徑，因此，在操作期間，區域103可觀察到電遷移誘發的劣化 會增加。因此，在表面103S上形成各個阻擋材料之前，清洗表面103S 是很重要的。在許多習知方法中，在沉積被充分認可之介電阻擋材料(例 如，氮化矽、碳化矽及其類似物)之前，可各自進行基於電漿的清洗制 程以便去除表面103S的氧化銅。不過，據信對應基於電漿的清洗製程 可能導致表面改質，因而有可能損傷表面103S，這損傷可能最終導致 仍待在表面103S與介電阻擋材料之間形成的界面有較差的穩定性。
因此，根據一個示範具體實施例，可在沒有電漿的情形下進行處 理104以便去除或至少修改表面103S藉此顯著減少其上的任何氧化銅 區。在一個示範具體實施例中，可用與適當載體氣體(例如，氦)結合的 含氮氣體來進行處理104以去除表面103S之中的氧化銅。例如，氨(NH3) 可與氦結合用來激活與氧化銅物種的化學反應，其中對應的襯底溫度 可在室溫至約500°C之間。可用以下方程式來描述對應的化學反應
CuxOY + NH3 ^ CuN(H) + H20 + N2
結果，可有效地把氧化銅轉換成包含各自之氮氫基團(NH group) 的氮化銅。由於沒有電漿，亦即，處理104可視為熱驅動反應，可實 質避免暴露表面103S的各個表面損傷。此外，處理104不會實質影響 介電層102的表面，從而對於後續的製程步驟，層102可保持更優良的表面特性。
圖lb示意圖標處理104之後的微結構器件100。因此，表面103S 已在其中形成各個氮氫基團會在其表面上的氮化銅，這在後續的自限 沉積製程期間可提供各自的化學鍵。在建立各個沉積環境之前，如圖 lb所示的器件100可經受例如基於氦的適當衝洗步驟(purge step)114。
圖lc示意圖標暴露於氣態環境105(在數個示範具體實施例中，包 含含鋁氣體)的微結構器件100。例如，三甲鋁Al(CHb)3可用於氣態環 境105以便激活與氮氫基團(其系由於有前面的處理104而會在表面 103S上)的化學反應。對應化學反應的激活可利用例如基於建立於環境 105之電漿的對應活化機制，或利用任一其它的機制，例如輻射誘發的 分解，電子束誘發的活化及其類似者。結果，含鋁組份可與氮氫基團 反應，其中對應的反應機制有自限性，從而提供有高度可控性及重製 性的製程條件。如圖標，在暴露表面103S上可形成對應的原子表面層， 在圖標實施例中，原子表面層可由N-AL(CH3)2物種構成。
圖ld示意圖標微結構器件100的另一示範具體實施例，其中介電 層102的材料至少在其表面層可包含適當的物種以便也致能與含鋁氣 體的化學反應。例如，層102的介電材料可由包含矽、氧及氫的材料 組成，從而在表面層102S上可提供各自的氫氧基團(OHgroup)，其中 對應的氫氧基團可與含鋁前驅物氣體反應以便也在介電層102上形成 原子表面層。因此，在此情形下，與介電層102的化學反應也有自限 性，其中，由於底下材料中之鍵的化學性質，各表面層可呈現高度黏 性，而與該層是形成於金屬區103或者介電層102上無關。之後，衝 洗器件100的對應環境(例如，基於氦的)，其中在用電漿來激活化學反 應時也可關掉對應的電漿。在其它的情形下，在對應的衝洗製程期間 可停掉活化能的對應供給。
圖le示意圖標在進行另一處理124以用氮氫基團取代各個甲基基 團(CH3group)期間的微結構器件100，從而也可在金屬區103與介電層 102上方產生各自的氮化鋁表面層。例如，可使用氨，其中可供給對應 的活化能，例如利用輻射、熱、電漿及其類似物。因此，可建立有高 度可控性、帶有個別氫鍵的氮化鋁層，此時，可基於另一ALD循環， 用該氮化鋁層作為成長氮化鋁層的基礎，藉此對於層厚度可提供高度可控性。亦即，如圖le所示的器件可暴露於環境105(圖lc)，從而可 形成另一原子層，其中各個含鋁物種系與氮-氫鍵鍵合，從而取代氫原 子。隨後，可進行例如基於氨的另一循環以便使對應的甲基基團轉換 成各個氮氫基團，如圖le所示。
圖lf示意圖標在上述用來形成含鋁及氮層106之似ALD沉積制 程後的微結構器件，其中依照前述順序可根據實施之循環次數來控制 含鋁及氮層106的厚度(以106T表示)。因此，如果要在帶圖樣介電材 料中形成層106，若是需要對應的實質絕緣阻擋材料，則可根據器件要 求，以高精度和良好的階梯覆蓋性(stepcoverage)來調整厚度106T。此 外，取決於表面層103S(圖la)中對應氧化銅汙染物的初始厚度，仍可 存在一部份的表面層103S(其系包含氮化銅)，以及由於氮材料有阻擋 擴散性而可提供更優良的表面特性。在其它的示範具體實施例中，表 面層103S之中的氮可與上覆層106的原子物種實質鍵合。此外，在此 情形下，可達成更優良的界面特性，而層106(例如在提供作為氮化鋁 層時)的顯著銅阻擋擴散性(這可藉助於表面部份103S的各個氮化銅材 料)在區域103內可提供合意的銅材料局限性。此外，由於氮化鋁可吸 收氧、水分及其類似物，表面103S的完整性在經過一段時間後仍可適 度保持穩定，因而也有助於金屬區103的更優良可靠性。
在一些示範具體實施例中，可繼續另一加工，例如用任一合適沉 積製程直接沉積適當的介電材料於阻擋層106上，其中該介電材料可 為用於後續金屬化層的低k介電材料。結果，相較於習知策略，基於 有高度可控性的層厚度可增強銅與絕緣材料間的界面特性，從而提供 顯著減少任何額外介電阻擋材料之數量的可能性，習知這對於所得層 堆棧的總介電係數大有助益。在後續用來圖樣化對應介電材料(可直接 形成於阻擋層106上)的製程期間，例如在釋出鋁物種後，該對應介電 材料的材料可用來作為蝕刻終止材料或至少為蝕刻指針材料(etch indicator material),藉此基於阻擋層106，能可靠地控制對應的圖樣化 製程(patteming process)。在其它的情形下，如果阻擋層106有經減少 的厚度106T或無法提供有效的蝕刻控制能力，則基於暴露區域103的 材料，可控制對應的蝕刻製程。
圖lg示意圖標微結構器件100的另一示範具體實施例。就此情形
14而言，可進行沉積製程108以提供另一介電材料107，介電材料107 可具有各自的阻擋特性及/或蝕刻終止特性用以協助器件100的後續加 工。例如，層107可為公認有效之阻擋/蝕刻終止材料(例如，氮化矽、 碳化矽、富氮碳化矽、或該等材料的任一合適混合物)，以便進一步提 高銅材料在區域103之中的完整性及/或在後續的加工期間提供更優良 的蝕刻終止能力。不過，與習知策略相反，可依據蝕刻終止的特定特 性來選擇層107的組合物(例如，就各個子層而言)、材料及其類似物， 而不需要更優良的阻擋擴散性和蝕刻終止能力兩者。因此，在選擇各 個材料方面，可提高彈性。此外，由於設有阻擋層106，與習知策略相 比，可將材料107的厚度調整成明顯更低的數值，從而可顯著減少中 高介電係數的材料，這有助於減少所得層堆棧的整體寄生電容。例如， 如果需要增強的蝕刻終止能力，可用任何適當材料來形成層107，其中， 甚至可使用已知允許銅擴散的二氧化矽，因為阻擋層106可提供必要 的銅阻擋擴散性。在一些示範具體實施例中，在原位用先前在描述圖 la至圖lf時提及的製程順序(process sequence)來完成沉積製程108，從 而可顯著減少製程複雜度以及提高工具利用率和整體製程通量。在此 一方面，原位製程(insituprocess)應被視為是一序列的製程，彼等是在 製程工具的同一處理室中完成而中間沒有任何輸送作業。例如，可在 適當的CVD室中進行沉積製程108，該室也能產生適當的電漿環境而 在前面的似ALD沉積順序期間可提供對應的活化能。在其它的示範具 體實施例中，層106與107可在個別專用的製程工具中形成。
此外，任一其它用於後續金屬化層之介電材料(例如，低k介電材 料)的沉積可基於任一合適技術(例如，CVD、 PECVD、旋塗式(spin-on) 技術及其類似者)，其中，在CVD沉積的情形下，也可以原位製程順 序來完成用於形成阻擋層106的製程順序以及低k介電材料的對應沉 積。
圖lh示意圖標微結構器件100的另一示範具體實施例。如圖標， 器件100可經受沉積製程109，它可為基於合適材料的似ALD製程以 便根據器件要求來提供形式為數個子層的阻擋層106。例如，層106 可由各個子層106A、 106B、 106C構成，其中該等子層中之一個子層 可為用上述製程順序製成的氮化鋁層。例如，可提供形式為氮化鋁層的層106C。之後，可完成製程109以基於自限制程順序來提供不同的 材料組合物以便特別設計阻擋層106的整體特性。例如，可個別選擇 前驅物氣體以各自形成與層106C中之對應氮氫基團鍵合的鍵，從而可 特別設計層106的性質。例如，可根據器件要求來個別設計前驅物氣 體的官能基團(fimcticmal group),例如通過加入各個物種(例如，矽、氮 及其類似物)，以便具體調整阻擋擴散性、蝕刻終止能力及其類似者。 如有必要，隨後，可繼續基於不同前驅物氣體的製程順序109以便形 成層106A。結果，基於自限制程109，可個別產生各種的阻擋材料， 其中通過提供多個子層可具體調整對應的特性。在一些示範具體實施 例中，在進行如先前在描述圖la至圖lf時提及的製程109或自限制程 順序之前，可進行有空間選擇性的製程以便在表面103S的上方加上覆 蓋層IIO，其中覆蓋層110可由介電材料或導電材料構成，這取決於加 工策略。例如，可在表面103S上選擇性地個別加上金屬合金，其中對 應的材料有增強的界面特性，然而對先進微結構器件而言，對應的蝕 刻終止能力和對銅有局限性的特性可能不足。就此情形而言，例如如 先前所示或與製程109結合的，可形成層106以提供整體合意的特性， 亦即，有高度界面完整性和低總介電係數。
結果，至少利用用於在金屬區之暴露表面上形成實質絕緣材料的 似ALD沉積順序，可實現提高選擇合適材料的彈性以及增加製程可控 性，同時可增加微結構器件的效能與可靠性，特別是在考量含銅金屬 化結構的情形下。在一些示範具體實施例中，可省略例如形式為公認 有效之材料(例如，氮化矽、碳化矽、富氮碳化矽及其類似物)的附加阻 擋層而且在用似ALD沉積技術提供的實質絕緣阻擋材料上可直接形成 對應的低k介電材料。至於含銅金屬區，更優良的化學、機械特性和 提高的黏性可利用阻擋層與底下材料的化學鍵合來達成，其中，例如， 可使用與銅及多種低k介電材料結合的氮化鋁層。此外，在用於製備 含銅表面供後續自限沉積製程用的對應預處理中，通過進行在沒有任 何電漿環境下的對應製程可避免表面的明顯損傷。此外，如前述，可 將用於形成阻擋層106的對應順序具體實作成原位順序，其中，在一 些圖解說明方面中，也可以原位製程完成任何其它材料(例如，低k介 電材料、附加阻擋材料及其類似物)的沉積。此時以參照圖2a至圖2c來描述在用似ALD沉積順序形成阻擋層 之前可個別進行預處理的其它示範具體實施例。
圖2a示意圖標的微結構器件200是在器件200包含襯底201的制 造階段，如先前在參照襯底101時所描述的，襯底201可在其中己形 成任何電路組件。此外，器件200可包含介電層202，它可為待形成金 屬區(例如，含銅區)之金屬化層或任一其它器件層(device levd)的介電 材料。在圖標的具體實施例中，介電層202可為低k介電材料，它可 具有依照器件要求的任何適當材料組合物。例如，介電層202可由任 何材料形成而該材料可以不提供後續自限地沉積阻擋材料所需要的對 應表面特性。例如，層202可由多孔矽、多孔矽土及其類似物或任何 其它低k介電質構成。結果，器件200可暴露於處理210以提供包含 適當化學組合物的對應表面層202S(圖2b)以便允許隨後與對應的物種 (例如，含鋁及氮之物種)鍵合。例如，處理210可包含適當材料(例如， 含矽、氧及氫材料)的沉積，因此可用本技藝公認有效的組合物。因此， 處理210可像CVD製程那樣用來完成形成所需厚度的表面層202S。 在其它的情形下，處理210可包含沉積含氮及氫的材料，或可包含基 於電漿的對應處理用以加入氧或氮於介電層202的表面部份內以形成 表面層202S。
之後，可基於公認有效的處方及光學微影技術，通過適當地圖樣 化介電層202來繼續器件200的下一個加工。在一些示範具體實施例 中，首先可圖樣化介電層202，隨後在製程210期間加以處理以便形成 各個在任一暴露表面上的表面層202S。
圖2b示意圖標下一個製造階段的器件200，其繫於介電層202內 形成含銅區203，其中區域203可包含導電阻擋層203A與暴露表面 203S，如先前在描述器件100時提及的。因此，各個製造順序也可用 於器件200。亦即，在形成含銅區203後，暴露表面203S可包含大量 氧化銅，而表面層202S可具有隨後可黏附前驅物氣體的對應組構，如 前述。因此，如圖2b所示的器件200可經受在描述圖la至圖le時提 及的製程順序以便形成各個基於自限制程的阻擋層，其中己被修改的 表面202S在區域203與介電層202上方提供連續的沉積，而該表面本 身可能不適合自限沉積順序。圖2c示意圖標器件200的另一示範具體實施例，其中器件200可 經受設計成可製備暴露表面203S供後續製程順序用來如前述形成阻擋 層於其上的處理211。在一些示範具體實施例中，處理211可包含例如 基於溼式化學法、電槳輔助法、熱氧化法及其類似者而實施的氧化制 程以在暴露表面203S上形成實質連續的氧化銅層。就此情形而言，可 形成實質連續且明確界定的氧化銅層，在依照前述自限順序來實際沉 積阻擋材料之前，在進一歩處理襯底200期間，該氧化銅層也可用作 鈍化層(passivation layer)。結果，就此情形而言，可基於均勻的表面狀 態來完成在描述圖la時提及的處理(亦即，用於把氧化銅轉換成含氫氮 化銅的處理104)，其中在後續的襯底處理作業期間，對應的表面203S 由於有鈍化特性而可呈現提高的完整性。結果，例如在對應CMP製程 後可立即形成高度均勻的表面203S,同時由於表面203S有鈍化氧化銅 層以致後續的製程作業不會使任何表面不規則性明顯增加。
在其它的示範具體實施例中，處理211可包含用基於適當前驅材 料的溼式化學處方來選擇性加入氮，藉此，就此情形而言，可省略如 圖la所示的處理104，而且對應形成阻擋層的自限制程順序可以引入 含鋁氣體來開始，如圖lc所示。
此時以參考圖3a至圖3b來描述其它的示範具體實施例，其中可 形成蝕刻終止層與阻擋層(例如，阻擋層106)，該蝕刻終止層可加以圖 樣化以顯著減少所得層堆棧的總介電係數。
圖3示意圖標的微結構器件300系包含襯底301、形成於襯底301 上的介電層302、嵌入介電層302的金屬區303、及絕緣阻擋層306。 至於到目前為止所描述的組件，可應用如先前在參考器件100及200 時所描述的準則。因此，阻擋層306可為例如用如前述之自限制程順 序形成的氮化鋁層。此外，器件300可包含蝕刻終止層307，其系由在 後續蝕刻製程期間呈現想要高蝕刻選擇性的材料構成，該蝕刻製程系 用以圖樣化要在後面用來在器件300中形成另一金屬化層之製造階段 形成的介電材料。因此，可使用任一合適的材料(例如，氮化矽及其類 似物)，而與它的相對介電係數無關，因為可用基於對應阻劑屏蔽312 的對應蝕刻製程313來圖樣化層307。亦即，可去除層307中任一在後 續加工期間不需蝕刻終止能力之區域的材料，從而可顯著減少各自對
18於層堆棧之總介電係數的影響，同時仍可使後續製程有可靠的圖樣化 順序。製程313可施行為基於適當蝕刻化學作用的溼式化學蝕刻製程、
乾式蝕刻製程及其類似者，其中阻擋層306可用作蝕刻終止。
圖3b的上視圖示意圖標在蝕刻製程313及去除阻劑屏蔽312之後 的器件300。在此一示範具體實施例中，也可去除蝕刻終止層307在金 屬區303上方的部份，以及可只保留與貫通孔314(以虛線表示)對應的 部份，而貫通孔314需要在圖樣化對應介電材料用以連接至區域303 的後續製造階段中形成。結果，可以高可靠性完成對應的蝕刻製程， 同時阻擋層306在金屬區303上方可提供想要的機械強度和阻擋擴散 性。
在此以參考圖4a至圖4b分別描述可用自限阻擋材料(self-limiting barrier material)於金屬化層堆棧的半導體器件。圖4a示意圖標包含襯 底401之半導體器件400的橫截面圖，其中襯底401上方形成已加入 導電區403的介電層402。例如，與導電區403結合的介電層402可為 器件400的金屬化層，而在其它的情形下，導電區403可為電路組件 中形成於襯底401中及上方的任何接觸區。在一個示範具體實施例中， 導電區403可包含例如形式為金屬線的含銅區，其中對應阻擋層406 在區域403內可提供有必要完整性的銅材料。在一個示範具體實施例 中，阻擋材料406可為氮化鋁層，亦即，用自限制程順序形成的含鋁 及氮層，如前述。此外，器件400包含介電材料422，介電材料422 至少有一部份可提供作為讓金屬線423(例如，用對應貫通孔423A連接 至金屬區403的含銅線)嵌入的低k介電材料。此外，對應阻擋層426 可覆蓋金屬線423，其中可以含鋁及氮材料(可基於如前述之自限制程 順序來形成)的形式提供阻擋層426。
可用公認有效的技術來形成組件401、 402及403，接著是層406 之材料的沉積技術，如前述。之後，可在層406上直接沉積介電材料 422，隨後用公認有效的圖樣化方法來做圖樣。之後，可形成層426， 如前述。
圖4b示意圖標器件400的另一個示範具體實施例，其中在阻擋層 406上方至少局部設有蝕刻終止層407以便增強個別圖樣化製程427(其 系基於經設計成可提供貫通孔423A之開口的對應蝕刻屏蔽428來完成)的控制。由於可將蝕刻終止層407特別設計成來控制製程427，因此可 使用厚度比習知策略明顯減少的任何適當材料，因為可用阻擋層406 來提供對應的界面特性。
至於用於形成介電層422的任何製程策略，不管是否提供蝕刻終 止層407，系應用如先前所解釋的準則。亦即，可以原位順序來完成用 於形成阻擋層406的順序以及層422之介電材料的沉積(可能結合蝕刻 終止層407的沉積)，從而可提高工具利用率與製程通量。
結果，本文所揭示的專利標的可提供一種技術用來增強先進半導 體器件中之金屬化結構的效能同時使中間層介電材料的總介電係數維 持在較低的位準。為此目的，可進行似ALD沉積製程以便用有高度可 控性的方式沉積有效的阻擋材料，從而提供省去任何其它阻擋材料的 可能性，或至少顯著減少它的數量。在數個示範具體實施例中，氮化 鋁層是用自限制程順序形成，其中氮化鋁提供銅阻擋擴散性而且對於 氧及水分也有更優良的獲取性能。
以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此藝者 在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發 明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非 在以下申請專利範圍有提及，否則不希望本發明受限於本文所示之構 造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實 施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。因此， 本文提出以下的申請專利範圍尋求保護。
權利要求
1、一種方法，包括在形成於介電層的金屬區的暴露表面上形成含氮層；以及暴露該含氮層於基於含鋁氣體所建立的環境，以在該金屬區上形成含鋁及氮的第一阻擋層。
2、 如權利要求l所述的方法，其中，該金屬區包括銅，且其中，形成該含氮層包括處理該暴露表面以使氧化銅轉換成氮化銅，且其中， 處理該暴露表面包括建立含氨環境。
3、 如權利要求l所述的方法，其中，該含鋁氣體包括A1(CH3)3。
4、 如權利要求1所述的方法，進一歩包括在該第一阻擋層上形成第 二介電阻擋層以及在該第二介電阻擋層之上形成低k介電材料。
5、 如權利要求1所述的方法，進一步包括在該含鋁及氮的第一阻擋 層上形成低k介電材料。
6、 如權利要求1所述的方法，其中，該含鋁及氮的第一阻擋層是在 該介電層上形成，且進一步包括形成該介電層以致於至少該介電層 的表面具有氫氧基團。
7、 一種方法，包括下列步驟提供襯底，在該襯底上具有已形成於該襯底上的暴露含銅金屬區， 該暴露含銅金屬區形成於介電層；以及在該暴露含銅金屬區與該介電層上通過使用在氣態環境中進行的 自限反應機制而形成介電阻擋層。
8、 如權利要求7所述的方法，其中，該介電阻擋層包括鋁與氮，且 其中，形成該介電阻擋層包括在該暴露含銅金屬區上形成氮化銅層，以及用含鋁氣體處理該氮化銅層，且其中，形成該介電阻擋層進一步 包括在用該含鋁氣體處理後，暴露該襯底於含氨環境。
9、 如權利要求7所述的方法，進一步包括在該介電阻擋層上形成 蝕刻終止層，在該蝕刻終止層上形成第二介電層，以及使用該蝕刻終 止層來圖樣化該第二介電層，其中，至少原位形成該蝕刻終止層與該 介電阻擋層。
10、 一種半導體器件，包括 形成於介電層的含銅區； 形成於該含銅區及該介電層上的氮化鋁層； 形成於該氮化鋁層之上的第二介電層；以及 形成於該介電層中且連接至該含銅區的金屬貫通孔。
全文摘要
通過以自限制程順序來形成氮化鋁層(106)，可顯著增強銅基金屬化層的界面特性同時仍然保持層堆棧(layer stack)的總介電係數(permittivity)於較低位準。
文檔編號H01L21/768GK101681873SQ200880005905
公開日2010年3月24日 申請日期2008年1月31日 優先權日2007年1月31日
發明者C·施特雷克, V·克勒特 申請人:先進微裝置公司