一種基於板級高速總線的綜合信息集成處理系統的製作方法
2023-10-05 08:17:49 2
一種基於板級高速總線的綜合信息集成處理系統的製作方法
【專利摘要】一種基於板級高速總線的綜合信息集成處理系統，採用VPX總線架構，由一體化機箱、互聯模塊、電源模塊、接口模塊、主控模塊和功能模塊組成。該綜合信息集成處理系統根據任務目標不同，安裝不同類型的主控模塊和功能模塊，實現任務執行前的基於VPX架構的硬體快速重構。
【專利說明】一種基於板級高速總線的綜合信息集成處理系統
【技術領域】
[0001]本發明涉及一種基於板級高速總線的綜合信息集成處理系統，屬於信息【技術領域】。
【背景技術】
[0002]傳統的綜合信息集成處理系統多採用CPCI總線與FPGA+DSP晶片組成並行處理系統，通常需要結合實際需求和性能指標自主設計一套集CPCI總線與FPGA、DSP等高速晶片於一體的專用系統，模塊化和通用化水平較低，對外接口的標準不統一。CPCI並行處理系統在各個應用系統中體系結構不同，處理速率比較低(僅支持33MHz/66MHz的工作頻率和32bit/64bit的數據位寬)，環境適應性差，一般用於地面處理系統，在環境條件比較嚴苛(例如衝擊較大)時易發生各種問題。
[0003]目前，航空、航天、電子信息等領域的發展需要設計信號處理、圖像處理、對外通信等多功能一體化的信息集成系統，需要信息集成系統具備統一的體系結構和較高的處理速度，具備模塊化、通用化和功能可重構的能力，需要適應比較嚴苛的環境條件。
[0004]目前國內還沒有直接利用VPX架構設計嚴苛環境下綜合信息集成處理系統的報導，相關的高速綜合信息處理平臺及其系統設計主要是針對地面和機載設備，其環境條件並不嚴苛，如《VPX架構及其模塊在通信系統中的應用》一文，採用了 VPX架構設計某通信設備，實現了某種通信算法和數據的處理，但該文並未提及設計信號處理、圖像處理等多功能一體化信息集成系統，也不具備功能可重構的能力，並且其針對的應用對象是地面通信設備。
【發明內容】
[0005]本發明的技術解決問題:克服現有技術的不足，提供了一種基於板級高速總線的綜合信息集成處理系統，可以滿足嚴苛環境下信號處理、圖像處理、對外通信等多功能一體化的信息集成需求。
[0006]本發明的技術解決方案:
[0007]一種基於板級高速總線的綜合信息集成處理系統，包括:VPX機箱、電源模塊、互聯模塊、接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊、導航處理模塊、射頻模塊和天線。
[0008]VPX機箱為符合VPX架構的金屬導熱方式的標準3U板卡7槽機箱，電源模塊、互聯模塊、接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊、導航處理模塊和射頻模塊裝在VPX機箱內部，電源模塊用於實現對外部輸入+DC28V到VPX機箱內部所需直流電源的轉換，並為其它各模塊提供工作電源及過流、過壓、欠壓保護。
[0009]接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊和導航處理模塊通過插槽與互聯模塊連接，互聯模塊用於實現接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊和導航處理模塊之間的信息交互；射頻模塊也通過插槽與互聯模塊連接，電源模塊為射頻模塊供電，射頻模塊與其它模塊之間有金屬板隔離，防止電磁幹擾。
[0010]接口模塊用於實現信息交互，基帶信號處理模塊完成基帶信號的擴頻調製和擴頻信號的接收解調，圖像處理模塊完成圖像的壓縮，導航處理模塊將接收到的導航信號進行解算得到數字導航信息。
[0011]當執行前向指令信息傳輸功能時，遠端外部系統向綜合信息集成處理系統發送的前向指令信息經過天線和射頻模塊接收，再通過接口模塊將信息經互聯模塊送到主控模塊，主控模塊對數據進行解密處理後再經過互聯模塊將數據發送到基帶信號處理模塊和導航處理模塊，基帶信號處理模塊和導航處理模塊將進行相應處理後的信號再通過接口模塊傳輸至本地外部系統。
[0012]當執行返向信息傳輸功能時，本地外部系統的數據經接口模塊進入到綜合信息集成處理系統，接口模塊接收到數據後，經互聯模塊送至基帶信號處理模塊和圖像處理模塊，基帶信號處理模塊和圖像處理模塊處理完後的數據再送到主控模塊進行加密和組幀處理，最後經接口模塊將返向數據通過射頻模塊和天線發送至遠端外部系統。
[0013]所述互聯模塊上包括7個提供VPX接口的槽位，第一槽位至第六槽位的結構相同，均包括PO、Pl和P2三部分，第七槽位僅包括PO，第一槽位用於連接接口模塊，第二槽位用於連接主控模塊，第三槽位至第五槽位依次連接基帶信號處理模塊、圖像處理模塊和導航處理模塊，第六槽位為擴展槽位，第七槽位連接射頻模塊；P0為各模塊提供電源，各槽位上的Pl部分採用SRapid1總線協議或I2C總線協議，各槽位上的P2部分採用乙太網通信協議。
[0014]所述接口模塊包括RS422接口、LVDS接口、1553B接口、乙太網口，圖像信息通過LVDS接口傳輸。
[0015]所述主控模塊包括FPGA、CPU、FLASH、DDR3、電源單元、PO接口、P1接口和P2接口。
[0016]電源單元與PO接口連接，為FPGA、CPU、FLASH和DDR3供電，當主控模塊處於前向指令信息傳輸狀態時，指令信息從P2接口接收，經過FPGA進行數據幀頭和幀長度判斷，將數據從數據幀中提取，再將提取出的數據送到CPU進行解密處理，解密處理時取出存放在FLASH中的預存密鑰，解密解算過程產生的數據通過DDR3進行緩存。解密完成後將數據通過SRapid1總線送到Pl接口。
[0017]當主控模塊處於返向信息傳輸狀態時，基帶信號處理模塊和圖像處理模塊處理完後的數據從Pl接口接收，經過CPU進行加密處理，加密處理時取出存放在FLASH中的預存密鑰，加密解算過程產生的數據通過DDR3進行緩存。加密完成後將數據送到FPGA，對數據進行組幀，再將形成數據幀的數據送到P2接口。
[0018]所述CPU採用PowerPC實現。
[0019]本發明與現有技術相比具有的有益效果是:
[0020](I)本發明採用模塊化設計實現系統的靈活配置，採用總線方式實現了即插即用及系統的一體化設計，基於本設計方法開發的系統具有可擴展性，具有多種應用模式，對外接口包括RS422接口、LVDS接口、1553B接口、乙太網口和預留可擴展接口，與外系統接口類型豐富，可以用於航空、航天、電子信息等領域的綜合信息集成處理；
[0021](2)本發明基於VPX總線架構，可以適應嚴苛的使用環境，同時，大幅降低了系統連接關係的複雜度，具備良好的可靠性、通用性和可擴展性；
[0022](3)本發明採用面向任務的硬體快速重構設計方法，可根據任務需求的不同快速完成主控模塊和功能模塊的配置安裝，進而實現快速的硬體重構能力；
[0023](4)各模塊通過I2C總線實時上報本模塊溫度、資源佔用率等工作狀態數據，主控模塊根據上述工作狀態數據對各功能模塊進行監測、管理，確保系統正常工作，提高了系統的可靠性；
[0024](5)所設計的主控模塊，使得綜合信息集成處理系統具有層次性和可管理性，使得各模塊的數據源、數據處理結果以及狀態信息具有統一的管理者，解決了傳統綜合信息集成處理系統中數據流向不清晰的問題。
【專利附圖】
【附圖說明】
[0025]圖1為本發明基於板級高速總線的綜合信息集成處理系統組成示意圖；
[0026]圖2為本發明符合VPX VITA46標準協議的信號拓撲結構；
[0027]圖3為本發明綜合信息集成處理系統的前向指令信息流程圖；
[0028]圖4為本發明綜合信息集成處理系統的返向數據信息流程圖；
[0029]圖5為本發明主控模塊組成框圖。
【具體實施方式】
[0030]如圖1所示，本發明提供了一種基於板級高速總線的綜合信息集成處理系統，包括:VPX機箱、電源模塊、互聯模塊、接□模塊、主控模塊、基帶信號處理模塊、圖像處理模塊、導航處理模塊、射頻模塊和天線。綜合信息集成處理系統能夠根據任務不同，安裝面向任務需求的功能擴展模塊，實現功能擴展或主要功能備份，在任務執行前實現基於VPX架構的硬體快速重構能力。
[0031]一種基於板級高速總線的綜合信息集成處理系統採用符合VPX VITA46標準協議，同時結合本發明的具體需求，制定了符合VPX標準要求的信號拓撲。VPX(VersatileProtocol Switch 多協議交換)架構是米用 VITA (VME bus Internat1nal TradeAssociat1n)組織制定的用以滿足惡劣環境下高可靠性、高帶寬要求的高級計算平臺標準，能夠實現對 PC1-Express，Gigabit Ethernet, Serial Rapid1 (以下簡稱 SRapid1)等多種通信協議的兼容，理論合計帶寬為lOGbps。
[0032]VPX機箱為符合VPX架構的金屬導熱方式的標準3U板卡7槽機箱，用於實現各模塊的固定、安裝、防護以及接線等，其內部所用的連接器及板卡設計滿足嚴苛環境下的散熱、衝擊、震動等要求。電源模塊、互聯模塊、接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊、導航處理模塊和射頻模塊裝在VPX機箱內部。
[0033]電源模塊通過DC-DC轉換實現對外部輸入+DC28V到VPX機箱內部所需直流電源的轉換，並為其它各模塊提供工作電源及過流、過壓、欠壓保護。
[0034]接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊和導航處理模塊通過插槽與互聯模塊連接，使用RT2接插件。互聯模塊用於實現接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊和導航處理模塊之間的信息交互。射頻模塊也通過插槽與互聯模塊連接，電源模塊為射頻模塊供電，射頻模塊與其它模塊之間有金屬板隔離，防止電磁幹擾。
[0035]接口模塊用於實現綜合信息集成處理系統和外部系統之間的信息交互，主要包括RS422接口、LVDS接口、1553B接口、乙太網接口以及預留可擴展接口。
[0036]所述主控模塊是綜合信息集成處理系統的信息調度控制模塊，負責各功能模塊的狀態監控、系統工作策略制定、系統數據流控制和系統工作時序制定等功能，主要由PowerPC、FPGA> Flash 等構成。
[0037]基帶信號處理模塊、圖像處理模塊、導航處理模塊、功能擴展模塊用於實現針對不同任務而完成的信號處理、圖像處理、導航處理等功能。基帶信號處理模塊完成基帶信號的擴頻調製和擴頻信號的接收解調。圖像處理模塊完成圖像的壓縮。導航處理模塊將接收到的導航信號進行解算得到數字導航信息。功能擴展模塊提供綜合信息集成處理系統的功能擴展或者主要功能模塊的功能備份。基帶信號處理模塊、圖像處理模塊、導航處理模塊、功能擴展模塊由 PowerPC、FPGA, DSP、CPLD, SDRAM 等構成。
[0038]如圖3所示，當執行前向指令信息傳輸功能時，遠端外部系統(例如地面指控系統)向綜合信息集成處理系統發送的前向指令信息經過天線和射頻模塊接收，再通過接口模塊將信息經互聯模塊送到主控模塊，主控模塊對數據進行解密處理後再經過互聯模塊將數據發送到基帶信號處理模塊和導航處理模塊，基帶信號處理模塊和導航處理模塊將進行相應處理後的信號再通過接口模塊傳輸至本地外部系統。
[0039]如圖4所示，當執行返向信息傳輸功能時，本地外部系統(例如飛機等飛行器)的數據經接口模塊進入到綜合信息集成處理系統，接口模塊接收到數據後，經互聯模塊送至基帶信號處理模塊和圖像處理模塊，基帶信號處理模塊和圖像處理模塊處理完後的數據再送到主控模塊進行加密和組幀處理，最後經接口模塊將返向數據通過射頻模塊和天線發送至遠端外部系統。
[0040]如圖2所示，互聯模塊上包括7個提供VPX接口的槽位，第一槽位至第六槽位的結構相同，均包括P0、P1和P2三部分，第七槽位僅包括PO，第一槽位用於連接接口模塊，第二槽位用於連接主控模塊，第三槽位至第五槽位依次連接基帶信號處理模塊、圖像處理模塊和導航處理模塊，第六槽位為擴展槽位，第七槽位連接射頻模塊；P0為各模塊提供電源，各槽位上的Pl部分採用SRapid1總線協議或I2C總線協議，各槽位上的P2部分採用乙太網通信協議。互聯模塊的信號拓撲結構使得主控模塊與其它模塊間形成流水鏈路及環形通路，實現主控模塊對其它模塊的數據進行管理和分發。SRapid1總線用於實現各模塊間的大數據量高速信號傳輸，傳輸速率可達到3.125Gbps。I2C總線主要完成功能模塊向主控模塊工作狀態數據上報和主控模塊對功能模塊的控制數據傳輸。乙太網通信協議用於完成各模塊間的各種控制信號和低速數據交互。
[0041]所述接口模塊包括RS422接口、LVDS接口、1553B接口、乙太網口，圖像信息通過LVDS接口傳輸。
[0042]如圖5所示，主控模塊包括FPGA、CPU、FLASH、DDR3、電源單元、PO接口、Pl接口和P2接口。主控模塊是綜合信息集成處理系統的控制核心，該模塊主要完成各模塊間的數據調度管理，通過數據總線實現對各模塊的參數配置及數據流控制。
[0043]電源單元與PO接口連接，為FPGA、CPU、FLASH和DDR3供電。所述CPU採用PowerPC實現，負責加解密處理和對I2C總線的管理。FPGA負責數據組幀和接口管理。
[0044]當主控模塊處於前向指令信息傳輸狀態時，指令信息從P2接口接收，經過FPGA進行數據幀頭和幀長度判斷，將數據從數據幀中提取，再將提取出的數據送到CPU進行解密處理，解密處理時取出存放在FLASH中的預存密鑰，解密解算過程產生的數據通過DDR3進行緩存。解密完成後將數據通過SRapid1總線送到Pl接口。
[0045]當主控模塊處於返向信息傳輸狀態時，基帶信號處理模塊和圖像處理模塊處理完後的數據從Pl接口接收，經過CPU進行加密處理，加密處理時取出存放在FLASH中的預存密鑰，加密解算過程產生的數據通過DDR3進行緩存。加密完成後將數據送到FPGA，對數據進行組幀，再將形成數據幀的數據送到P2接口。
[0046]本發明的基於VPX架構的互聯模塊可以支持PC1-Express，Gigabit Ethernet，Serial Rapid1等多種通信協議。
[0047]以上所述，僅為本發明最佳的【具體實施方式】，但本發明的保護範圍並不局限於此，任何熟悉本【技術領域】的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。
[0048]本發明說明書未作詳細描述的內容屬於本領域專業技術人員公知技術。
【權利要求】
1.一種基於板級高速總線的綜合信息集成處理系統，其特徵在於包括:VPX機箱、電源模塊、互聯模塊、接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊、導航處理模塊、射頻模塊和天線； VPX機箱為符合VPX架構的金屬導熱方式的標準3U板卡7槽機箱，電源模塊、互聯模塊、接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊、導航處理模塊和射頻模塊裝在VPX機箱內部，電源模塊用於實現對外部輸入+DC28V到VPX機箱內部所需直流電源的轉換，並為其它各模塊提供工作電源及過流、過壓、欠壓保護； 接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊和導航處理模塊通過插槽與互聯模塊連接，互聯模塊用於實現接口模塊、主控模塊、基帶信號處理模塊、圖像處理模塊和導航處理模塊之間的信息交互；射頻模塊也通過插槽與互聯模塊連接，電源模塊為射頻模塊供電，射頻模塊與其它模塊之間有金屬板隔離，防止電磁幹擾； 接口模塊用於實現信息交互，基帶信號處理模塊完成基帶信號的擴頻調製和擴頻信號的接收解調，圖像處理模塊完成圖像的壓縮，導航處理模塊將接收到的導航信號進行解算得到數字導航信息； 當執行前向指令信息傳輸功能時，遠端外部系統向綜合信息集成處理系統發送的前向指令信息經過天線和射頻模塊接收，再通過接口模塊將信息經互聯模塊送到主控模塊，主控模塊對數據進行解密處理後再經過互聯模塊將數據發送到基帶信號處理模塊和導航處理模塊，基帶信號處理模塊和導航處理模塊將進行相應處理後的信號再通過接口模塊傳輸至本地外部系統； 當執行返向信息傳輸功能時，本地外部系統的數據經接口模塊進入到綜合信息集成處理系統，接口模塊接收到數據後，經互聯模塊送至基帶信號處理模塊和圖像處理模塊，基帶信號處理模塊和圖像處理模塊處理完後的數據再送到主控模塊進行加密和組幀處理，最後經接口模塊將返向數據通過射頻模塊和天線發送至遠端外部系統。
2.根據權利要求1所述的一種基於板級高速總線的綜合信息集成處理系統，其特徵在於:所述互聯模塊上包括7個提供VPX接口的槽位，第一槽位至第六槽位的結構相同，均包括PO、P1和P2三部分，第七槽位僅包括P0，第一槽位用於連接接口模塊，第二槽位用於連接主控模塊，第三槽位至第五槽位依次連接基帶信號處理模塊、圖像處理模塊和導航處理模塊，第六槽位為擴展槽位，第七槽位連接射頻模塊；P0為各模塊提供電源，各槽位上的P1部分採用SRapid1總線協議或I2C總線協議，各槽位上的P2部分採用乙太網通信協議。
3.根據權利要求1所述的一種基於板級高速總線的綜合信息集成處理系統，其特徵在於:所述接口模塊包括RS422接口、LVDS接口、1553B接口、乙太網口，圖像信息通過LVDS接口傳輸。
4.根據權利要求1所述的一種基於板級高速總線的綜合信息集成處理系統，其特徵在於:所述主控模塊包括FPGA、CPU、FLASH、DDR3、電源單元、P0接口、P1接口和P2接口； 電源單元與P0接口連接，為FPGA、CPU、FLASH和DDR3供電，當主控模塊處於前向指令信息傳輸狀態時，指令信息從P2接口接收，經過FPGA進行數據幀頭和幀長度判斷，將數據從數據幀中提取，再將提取出的數據送到CPU進行解密處理，解密處理時取出存放在FLASH中的預存密鑰，解密解算過程產生的數據通過DDR3進行緩存。解密完成後將數據通過SRapid1總線送到P1接口； 當主控模塊處於返向信息傳輸狀態時，基帶信號處理模塊和圖像處理模塊處理完後的數據從P1接口接收，經過CPU進行加密處理，加密處理時取出存放在FLASH中的預存密鑰，加密解算過程產生的數據通過DDR3進行緩存。加密完成後將數據送到FPGA，對數據進行組幀，再將形成數據幀的數據送到P2接口。
5.根據權利要求4所述的一種基於板級高速總線的綜合信息集成處理系統，其特徵在於:所述CPU採用PowerPC實現。
【文檔編號】G06F13/40GK104503939SQ201410658682
【公開日】2015年4月8日 申請日期:2014年11月18日 優先權日:2014年11月18日
【發明者】費智婷, 王倩, 曹建文, 張鳳, 王 華, 顧鑫, 張堯, 李瀟, 鄧志均, 岑小鋒 申請人:中國運載火箭技術研究院