由碳化矽製造的單片垂直結場效應電晶體和肖特基勢壘二極體及其製造方法

2023-10-05 00:13:49 1

專利名稱：由碳化矽製造的單片垂直結場效應電晶體和肖特基勢壘二極體及其製造方法
技術領域：
本發明 一般地涉及功率場效應電晶體的領域，具體地說涉及用於 功率切換應用的碳化矽結場效應電晶體的領域。
背景技術：
碳化矽結場效應電晶體(JFET)非常適合於高電壓和高功率切 換應用比如DC至DC轉換器。目前垂直SiC JFET是SiC MOSFET 的比較具有吸引力的替代方案，這是因為較低的反型溝道層遷移率和 較差的高溫、高場可靠性的緣故[l]。 MOSFET也具有一個增加了寄 生電容的固有的內置的體型二極體，這種寄生電容又導致了切換耗損 的增加。然而，這種內置的反向平行的p-n二極體在要求反向平行的 續流二極體的電路方面比較有用。將二極體內置在開關中消除了由將 開關的源極連接到分立二極體的陽極所要求的鍵合引起的雜散電感 〔2〕。然而，不好的是，這種二極體是具有大量的存儲電荷的p-n 二極體，在該二極體從正向到反向偏壓時必須清除該存儲電荷。清除 這種存儲電荷增加了總的切換時間並降低了電路的工作頻率。肖特基 二極體並沒有存儲電荷的問題，並且可以比p-n 二極體切換得快得 多。
已經提出了將SBD (肖特基勢壘二極體)與MOSFET 〔2，3〕和 雙極型結電晶體〔4〕集成的其它方案。也已經提出了具有將SBD並 入在共享的漂移區上的橫向柵極的FET〔5〕，同時還提出了將SBD與 埋入在III-V半導體上製造的平行柵極的垂直JFET結合的其它方案 〔6〕。
然而，仍然還需要一種切換器件，這種切換器件具有MOSFET 體型二極體的好處但沒有與切換內置的p - n 二極體相關的耗損。

發明內容
根據第一實施例，提供了一種包括垂直結場效應電晶體(JFET) 和肖特基(Schottky)勢壘二極體(SBD)的SiC半導體器件。該器 件包括第一導電型的SiC半導體襯底層、設置在襯底層上的第一導電 型的SiC漂移層、設置漂移層上的第一導電型的多個SiC源極區和在 漂移層中形成的與第一導電型不同的第二導電型的多個SiC柵極區。 第一導電型的材料可以是n型半導體材料，而第二導電型的材料可以 是p型半導體材料。柵極區可以通過將第二導電型的摻雜劑離子注入 在漂移層中形成。該器件進一步包括在與漂移層相對地與襯底層相鄰 以及與源極區和柵極區相鄰的歐姆觸點以形成JFET。該器件也包括 肖特基結，該肖特基結包括與漂移層相鄰的肖特基金屬層。肖特基金 屬層在JFET的源極歐姆觸點之上延伸以使肖特基金屬與該器件的源 極歐姆觸點電接觸。根據這種實施例，JFET的漏極也用作SBD的陰 極，並且JFET的源極也用作SBD的陽極。
該器件進一步包括設置在肖特基金屬層上和在漏極和柵極歐姆 觸點上的最終金屬層。此外，該器件的漂移層可以包括設置在襯底上 的第一導電型的漂移區和設置在漂移區之上的也是第一導電型的溝 道區，其中源極區設置在溝道區上。溝道區可以具有比下面的漂移區
更高的摻雜水平。
根據第二實施例，提供一種製造包括垂直結場效應電晶體
(JFET)和肖特基勢壘二極體(SBD)的SiC半導體器件的方法。根
據本實施例的方法包括
將第 一掩模定位在第 一導電型的SiC的源極層上，其中源極層與 第一導電型的SiC漂移層相鄰，其中漂移層與第一導電型的SiC襯底 層相鄰；
選擇性地蝕刻穿過源極層並進入漂移層以形成由蝕刻區分隔的 升高的源極區；
將第二導電型的摻雜劑注入到漂移層的被暴露部分中以使注入 區是第二導電型的SiC;
清除第一掩模；
使該器件退火以激活摻雜劑；
將第二掩模定位在該器件的源極層上；
通過選擇性地蝕刻穿過該器件的注入層以暴露第 一 導電型的材 料，形成柵極區、肖特基陽極區以及可選擇地形成邊緣端部結構； 清除第二掩模；
將電介質材料澱積在該器件的被暴露的蝕刻表面上； 蝕刻電介質材料以暴露源極區；
選擇性地蝕刻穿過在柵極區之上的電介質材料以暴露注入的材
料；
將金屬澱積在暴露的源極區和柵極區以分別形成源極歐姆觸點
和柵極歐姆觸點；
與漂移層相對地將金屬澱積在村底上以形成漏極歐姆觸點； 選擇性地蝕刻穿過在肖特基陽極區之上的電介質以暴露第 一導
電型的材料；
將肖特基金屬層澱積在肖特基陽極區中並與源極歐姆觸點接觸； 將金屬層澱積在肖特基金屬層和柵極歐姆觸點上以形成電接觸
焊盤；
與漂移層相對地在襯底上形成金屬層以形成漏極歐姆觸點；和
在漏極歐姆觸點上形成金屬層以形成漏極電接觸焊盤； 其中該器件包括包含源極、柵極和漏極的JFET和包含陰極和陽
極的SBD，其中JFET的漏極也用作SBD的陰極，其中JFET的源 極也用作SBD的陽極。
第一導電型的材料可以是n型半導體材料，第二導電型的材料可 以是p型半導體材料。根據進一步的實施例，源極層比下面的漂移層 更重地摻雜。此外，漂移層可以包括設置在襯底上的第一導電型的漂 移區和設置在所述漂移區上的同樣為第 一導電型的溝道區，其中源極 區設置在溝道區上。溝道區可以具有比下面的漂移區更高的摻雜水 平。
以上闡述的方法可以進一步包括在陽極區中進一步蝕刻以清除 其中剩餘的注入的材料。這樣，可以形成具有適合的較低的肖特基勢 壘高度的器件。
根據第三實施例，提供一種製造包括垂直結場效應電晶體 (JFET)和肖特基勢壘二極體(SBD)的SiC半導體器件的方法，該 方法包括
將第 一掩模定位在第 一導電型的SiC的源極層上，其中源極層與 第一導電型的SiC漂移層相鄰，其中漂移層與第一導電型的SiC襯底 層相鄰；
選擇性地蝕刻穿過源極層並進入漂移層以形成由蝕刻區分隔的 升高的源極區；
將第二掩模定位在暴露的漂移(層)部分上；
將第二導電型的摻雜劑注入到漂移層的被暴露部分中以使注入 區是第二導電型的SiC,其中由第二掩模屏蔽的漂移層部分形成肖特 基陽極區；
清除第一和第二掩模； 使該器件退火以激活摻雜劑；
將第三掩模定位在該器件的源極層和注入的漂移層部分上； 通過選擇性地蝕刻穿過該器件的注入層以暴露第一導電型的材 料，形成柵極區以及可選擇地形成邊緣端部結構； 清除第三掩模；
將電介質材料澱積在該器件的被暴露的蝕刻表面上； 蝕刻電介質材料以暴露源極區；
選擇性地蝕刻穿過在柵極區之上的電介質材料以暴露注入的材料；
將金屬澱積在暴露的源極區和柵極區上以分別形成源極歐姆觸點和柵極歐姆觸點；
與漂移層相對地將金屬澱積在襯底上以形成漏極歐姆觸點； 選擇性地蝕刻穿過在SBD陽極區之上的電介質材料以暴露第一導電型的材料；
將肖特基金屬層澱積在肖特基陽極區中並與源極歐姆觸點接觸； 將金屬層澱積在肖特基金屬層和柵極歐姆觸點上以形成電接觸焊盤；
與漂移層相對地在襯底上形成金屬層以形成漏極歐姆觸點；和 在漏極歐姆觸點上形成金屬層以形成漏極電接觸焊盤； 其中該器件包括包含源極、柵極和漏極的JFET和包含陰極和陽極的SBD，其中JFET的漏極也用作SBD的陰極，其中JFET的源極也用作SBD的陽極。


附圖1A-1D所示為根據本發明的一種實施例製造JFET的方法；
附圖2所示為包括垂直溝槽JFET和集成反向平行肖特基二極體 的器件的剖視附圖3A-3K所示製造包括垂直溝槽JFET和集成反向平行肖特 基二極體的器件的第 一 方法；
附圖4A-4K示出了製造包括垂直溝槽JFET和集成反向平行肖 特基二極體的器件的第二方法，其中注入掩模用於在柵極注入步驟中 防止肖特基陽極區的離子注入。
具體實施例方式
本發明將溝槽VJFET與共享公共漂移區的集成的肖特基勢壘二 極管(SBD)結合在一起。如上文所述，將肖特基勢壘二極體(SBD) 與功率結場效應電晶體在單片上合併，形成了一種開關，這種開關具 有MOSFET體型二極體的優點，同時沒有與切換內置的p-n二極體 相關的耗損。除了更快的反向恢復時間之外，SBD通常比p-n二極 管具有低得多的接通電壓。例如，對於鈦SBD,典型的V。n是大約0.8V， 而對於SiCp-n二極體，典型V肌是大約2.8伏。對於中等的電流密 度，這對於在p-n上的SBD帶來了低得多的功率耗損。
已經提出了用於SiC JFET的許多設計〔7-10〕。在此所描述的 器件包括自對準的垂直JFET，這種JFET的基本結構與在美國專利 申請第10/193,108 (下文稱為"，108申請"，出版為美國專利申請出版 物2003/0034495 Al，在此以引用參考的方式將其全部內容都併入在本 申請中)中描述的注入的柵極結FET相同。這種注入的柵極VJFET 與SBD結合，這個SBD的陽極形成在與JFET公共的漂移層上。SBD 的陽極和JFET的源極通過金屬焊盤電連接。JFET的漏極觸點也還 作為SBD的陰極。另一接觸焊盤將JFET的柵極端子形成在歐姆觸點 上，該歐姆觸點形成在指狀源極的基底處的注入的p型層上。源極/ 陽極接觸焊盤通過電介質層與柵極區隔離。
在，108申請中公開的技術可用於製造該器件的JFET部分。製造 JFET的實例性方法在附圖1A-1D中示出。如附圖1A所示，提供了 其上設置有相同導電型的漂移層32和源極層34的SiC襯底層30。附 圖顯示掩模36設置在源極層34上。如附圖1B所示，然後通過源極 層34選擇性地蝕刻源極特徵(例如指狀物)並通過掩模36中的開口 38蝕刻進入漂移層32。如附圖1C所示，相同的蝕刻掩模36然後可 用作注入掩模以使用離子注入過程選擇性地形成柵極區40。
在注入的柵極區40的形成之後，可以清除掩模36並將漏極觸點 42設置在襯底層30上。這個步驟在附圖1D中示出。此外，如附圖 1D所示，柵極歐姆觸點44可以設置在注入柵極區40上，並且源極 歐姆觸點46可以，沒置在源極層34的未蝕刻的部分上以形成該器件。
如下文更詳細地闡述，在該器件的JFET部分的製造中使用的上 文描述的某些步驟也可用於該器件的SBD部分的製造中。
附圖2所示為根據本發明的一種實施例包括JFET和SBD的器 件的剖視圖。如附圖2所示，柵極歐姆觸點不僅在較大面積接觸焊盤 之下，而且也還在指狀源極之間延伸。用於延長柵極指狀物的長度的 歐姆觸點在某些應用中是理想的但不是必須的。
附圖2也示出了臺面保護環邊緣端部。這種形式的邊緣端部在制 造和功能方面類似於在美國專利第6,693,308號(下文稱為"，308專 利，，，該專利的全部內容以引用參考的方式併入在本申請中)中所描 述的端子。然而，在，308專利中所述的器件中，保護環被蝕刻成外延 生長的p型層，而注入的p型層在附圖2中示出。也可使用包括(但 不限於)JTE、場板或隔離該器件的臺面的其它形式的邊緣端部替代 被蝕刻的保護環。
如附圖2所示，該器件具有高度摻雜n型(n+)的頂部外延層 (即蓋層)。與這個層相鄰的是具有比用於形成溝道區的上文描述的 iT蓋更低地摻雜的n型層。與溝道相鄰的是n型漂移層或區。漂移區
可以具有與溝道區相同或更低的摻雜濃度。如果使用相同的摻雜水 平，則漂移和溝道區可以由單層形成。與漂移區相鄰的是另一n +層，
它將形成漏極觸點的基礎。這個層可以是在其上外延生長其它的層的 n型^於底。
^^艮據進一步的實施例包括JFET和SBD的器件可以通過下文概 述的方法製造。這個方法在附圖3A-3K中示出。如附圖3A所示， 提供了包括半導體襯底50、漂移層52、溝道層54和源極或蓋層58 的多層結構。如上文所闡述，可替換地，多層結構可以包括單個漂移 層，而不是分離的漂移層和溝道層。
在界定指狀源極的區域上對離子注入/蝕刻掩模56進行構圖(附 圖3B)。
SiC被幹蝕刻到延伸過n +蓋層並通過一些或整個溝道區的深度 (如果利用了不同的溝道區)或者進入形成該器件的溝道/漂移區的單
層中。這在附圖3C中示出。
然後對試樣注入p型摻雜劑以將暴露的SiC 60的頂層從n型轉 換為p型(附圖3D)。
剝離注入/蝕刻掩模並對晶片進行退火以使注入的摻雜劑電激活 (未示)。
然後以用於界定該器件的柵極區以及保護環(如果應用保護環的 話)的幹蝕刻掩模62對晶片進行構圖(附圖3E)。從左邊暴露場區 和SBD陽極區64。
將被暴露的SiC向下蝕刻經過p +注入區的基體，直到相鄰的器 件不通過所說的p-層66電連接(附圖3F)。
剝離上述蝕刻掩模62，並澱積和/或處理電介質68以使得指狀源 極的頂部上的電介質厚度比在指狀物之間並在場中的電介質的厚度 薄得多(附圖3G)。
蝕刻掉電介質直到指狀源極的頂部露出，同時在其它任何地方留 下足夠量的氧化物(附圖3H)。
對柵極焊盤窗口進行構圖並向下蝕刻到p +柵極區70(附圖3H)。
然後澱積並退火適合的金屬或金屬疊層以在該器件的源極、柵極 和漏極(72,74和76)上形成歐姆觸點。
對SBD陽極窗口 78進行構圖並向下蝕刻氧化物直到n型溝道 54 (如圖所示)或漂移區52 (未示)(附圖W)。然後進一步蝕刻 被暴露的SiC以從肖特基陽極區中清除任何注入的"尾部"或殘餘注入 損傷。殘餘p型摻雜劑或注入損傷可能增加形成在該表面上的SBD 的接通電壓。
然後將肖特基勢壘金屬80形成在SBD陽極窗口和源極觸點(72 ) 上(附圖3J)。然後可以將源極/陽極和柵極(82,84)的最終接觸焊 盤金屬澱積在晶片的頂部上(附圖3K)。可以同時澱積用於源極、 柵極和陽極的接觸焊盤金屬。
然後澱積背側最終金屬88 (附圖3K)。
在附圖4A-4K中示出了製造包括JFET和SBD的器件的變型
方法。如附圖4A所示，提供了包括半導體襯底50、漂移層52、溝道 層54和源極或蓋層58的多層結構48。雖然沒有示出，可替換地，多 層結構可包括包含單個區的漂移層而不是分離的漂移區和溝道區。在 界定指狀源極的區域上對離子注入/蝕刻掩模56構圖(附圖4B)。 SiC 被幹蝕刻到延伸過n +蓋層並通過一些或全部溝道區(如果利用不同的 溝道區的話)的厚度或者進入形成該器件的溝道/漂移區(未示)的單 層(附圖4C)。從附圖4C中可以看出，掩模57被定位在溝道層上 的蝕刻的材料上(或者在漂移層上，如果不存在溝道層的話)。掩模 57將用於界定肖特基陽極區64。然後給試樣注入p型摻雜劑以將暴 露的SiC 60的頂層從n型轉換到p型(附圖4D)。從附圖4D中可 以看出，肖特基陽極掩模57防止溝道層54被注入在肖特基陽極區64 中。注入/蝕刻掩模56和肖特基陽極掩模57然後被剝離，並對晶片進 行退火以使注入的摻雜劑電激活(未示)。然後通過用於界定該器件 的柵極區和保護環(如果利用保護環的話)的幹蝕刻掩模62對晶片 構圖(附圖4E)。從左邊暴露器件的場區。此外，SBD陽極區64可 以從左邊被暴露或者屏蔽63。被暴露的SiC向下蝕刻經過p +注入區 的基體，直到相鄰的器件不通過所說的p-層66電連接(附圖4F)。 SBD陽極的未注入的溝道層(54)在這個蝕刻步驟中可以被蝕刻掉以 暴露下面的漂移區。可替換地，暴露的溝道層可以保留在肖特基陽極 區中。然後剝離蝕刻掩模62 (和可選擇地，63)，並澱積和/或處理電 介質68以使得指狀源極的頂部上的電介質厚度比在指狀物之間和場 中的電介質厚度薄得多(附圖4G)。蝕刻掉電介質直到指狀源極的 頂部暴露出來，同時在其它的任何地方留下大量的氧化物(附圖4H)。 柵極焊盤窗口被構圖和向下蝕刻到p +柵極區70 (附圖4H)。然後對 適合的金屬或金屬疊層進行澱積和退火以在器件的源極、柵極和漏極 上形成歐姆觸點(72,74和76)(附圖41) 。 SBD陽極窗口 78被構 圖，氧化物被向下蝕刻到n型溝道54 (如圖所示)或者在SBD陽極 區中的漂移區52(未示)(附圖4J)。然後將肖特基勢壘金屬80形 成在SBD陽極窗口中和源極觸點(72)上(附圖4J)。
肖特基金屬可以被澱積在如附圖4K所示的溝道層54上。可替 換地，肖特基金屬可以被澱積在下面的漂移區上(未示)。在溝道層 上形成的肖特基二極體 一般具有比包括形成在漂移區上的肖特基二 極管的類似器件更低的接通電壓，但具有更高的反向洩漏。該器件的 特定的性能要求可以指示使用哪種方法。肖特基金屬在肖特基陽極的 外圍上可以與一部分注入的材料重疊，只要注入的材料不電連接到 JFET的注入柵極即可。然後可以將用於源極/陽極和柵極(82,84)的 最終接觸焊盤金屬澱積在晶片的頂部上(附圖4K)。可以同時澱積 源極、柵極和陽極的接觸焊盤金屬。
附圖3和4所示為可用於製造如附圖2所示的包括垂直結場效應 電晶體(JFET)和肖特基勢壘二極體(SBD)的器件的基本過程。可 以增加其它的細節並且可以重新排列某些步驟的順序以獲得該器件。
下文描述各種實施例。
根據第一實施例，提供一種包括垂直結場效應電晶體(JFET) 和肖特基勢壘二極體(SBD)的SiC半導體器件。該器件包括第一導 電型的SiC半導體襯底層、設置在襯底層上的第一導電型的SiC漂移 層、設置在漂移層上的第一導電型的多個SiC源極區和在漂移層上形 成的與第一導電型不同的第二導電型的多個SiC柵極區。柵極區可以 通過在n型漂移層中的p型摻雜劑的離子注入形成。該器件進一步包
點以形成JFET。該器件也包括包含與漂移層相鄰的肖特基金屬層的 肖特基結。肖特基金屬層可以在JFET的源極歐姆觸點之上延伸以使 肖特基金屬接觸該器件的源極歐姆觸點。該器件進一步包括設置在肖 特基金屬層上和在漏極和柵極歐姆觸點上的最終金屬層。根據這種實 施例，JFET的漏極也用作SBD的陰極，JFET的源極也用作SBD的 陽極。漂移層可以包括設置在襯底上的第 一導電型的漂移區和設置在 漂移區上的也是第 一導電型的溝道區，其中源極或蓋層設置在溝道區 上。根據這種實施例，溝道區可以具有比下面的漂移區更高的摻雜水 平。根據本實施例的實例性器件在附圖2中示出。
根據進一步的實施例，提供了一種製造包括JFET和SBD的SiC 半導體器件的方法。根據這種實施例的方法包括
將第 一掩模定位在第 一導電型的SiC的源極層上，其中源極層與 第一導電型的SiC漂移層相鄰，其中漂移層與第一導電型的SiC襯底 層相鄰；
選擇性地蝕刻穿過源極層並進入漂移層以形成由蝕刻區分開的 升高的源極區；
將第二導電型的摻雜劑注入到漂移層的被暴露部分中以使注入 區是第二導電型的SiC; 清除第一掩模； 使該器件退火以激活摻雜劑； 將第二掩模定位在該器件的源極層上；
通過選擇性地蝕刻穿過該器件的注入層以暴露第一導電型的材 料，形成柵極區、肖特基陽極區以及可選擇地形成邊緣端部結構； 清除第二掩模；
將電介質材料澱積在該器件的被暴露的蝕刻表面上以使得在升 高的源極區上的電介質材料更薄； 蝕刻電介質材料以暴露源極區；
選擇性地蝕刻穿過在柵極區之上的電介質材料以暴露注入的材
料；
將金屬澱積在暴露的源極區和柵極區上以分別形成源極歐姆觸
點和柵極歐姆觸點；
與漂移層相對地將金屬澱積在襯底上以形成漏極歐姆觸點； 選擇性地蝕刻穿過在SBD陽極區之上的電介質以暴露第一導電
型的材料；
將肖特基金屬層澱積在SBD陽極中並與源極歐姆觸點接觸； 將金屬層澱積在肖特基金屬層和柵極歐姆觸點上以形成電接觸
焊盤；
與漂移層相對地在襯底上形成金屬層以形成漏極歐姆觸點；和
在漏極歐姆觸點上形成金屬層以形成漏極電接觸焊盤；
其中該器件包括包含源極、柵極和漏極的JFET和包含陰極和陽
極的SBD，其中JFET的漏極也用作SBD的陰極，JFET的源極也用
作SBD的陽極。
根據進一步的實施例，第一導電型的材料是n型半導體材料，第 二導電型的材料是p型半導體材料。根據進一步的實施例，源極層比 下面的漂移層更重地摻雜。此外，漂移層可以包括設置在襯底上的第 一導電型的漂移區和設置在所述漂移區上的同樣為第 一導電型的溝 道區，其中源極層設置在溝道區上。溝道區可以具有比下面的漂移區 更高的摻雜水平。
如上文所闡述的方法可以進一步包括在陽4 l區中的附加蝕刻，以 清除其中剩餘的注入的材料。這樣，可以形成具有適合的較低的肖特 基勢壘高度的器件。
適合於摻雜SiC的施主材料包括氮和磷。氮是優選的施主材料。 適合於摻雜碳化矽的受主材料包括硼和鋁。鋁是優選的受主材料。然 而，上文的材料僅僅是實例性的，可以使用能夠被摻雜到碳化矽中的 任何施主和受主材料。
可以改變該器件的各種層的摻雜水平和厚度，以生產具有用於特 定應用的所需特性的器件。除非另有說明之外，重摻雜對應於1018原 子.cm —3或更大的摻雜劑濃度，輕摻雜對應於5xl0"原子'cm。或更小 的摻雜劑濃度，中度摻雜對應於5xlO"原子'cnT3和10"原子'euT3 之間的摻雜劑濃度。
器件的漂移層可以是以施主材料輕摻雜的(即n-摻雜的)SiC 層，襯底層可以是以施主材料重摻雜的(即n +摻雜的)SiC層。此 外，源極區可以是n +摻雜的SiC，柵極區可以是p或p +摻雜的SiC。
SiC漂移層、溝道層和源極層的摻雜可以在這些層中的每個層在 SiC村底上外延生長的過程中原地執行。SiC層可以通過在本領域中 公知的任何外延生長方法形成，包括CVD、分子束和升華外延。摻雜 的SiC層可以在外延生長的過程中通過原地摻雜形成，其中摻雜劑原
18
子在生長的過程中併入到碳化矽中。
雖然前文的說明書通過為說明目的提供的實例教導了本發明的 原理，但是應該理解的是本領域普通技術人員通過閱讀本說明書可以 在形式和細節上進行各種修改而不脫離本發明的真實範圍。
參考文獻
〔1 〕 I.Sankin， J.N.Merrett， W.A.Draper， J.R.B.Casady and
J.B.Casady， "A Review of SiC Power Switch: Achievements, Difficulties and Perspectives"，2003年關於SiC和相關材料的國際會議 Lyon， France, Oct.6 10,2003.C.S.Ko函n， B.J.Baliga， H畫R. Chang，"Multicellular FET Having a Schottky Diode Merged Therewith，"美國專利第5,111,253 號，1992年5月5日。
〔3〕 B.J.Baliga等人,"Power Transistor Structure with High Speed Integral Antiparallel Schottky Diode,"美國專利第4，967，243 號，1990年10月30日。 B.J.Baliga等人，"Power Bipolar Transistor Device with Integral AntiSaturation Diode,"美國專利第4,969,027號，1990年11 月6曰。
[5M.Kitabatake，"Semicoductor Element,"美國專利申請第 2002/0047124 Al號出版物，2002年4月25日。
〔6 〕 D丄.Plumton，"Vertieal Field Effect Transistor and Diode，，，美國專利第6,097,046號，2000年8月1日。
〔7 〕 J.W.Palmour, "Junction Field-Effect Transistor Formed in Silicon Carbide，，，美國專利第5,264,713號，1993年11月23日。
〔8 〕 K.Asano， Y.Sugawara， S.Ryu, R.Singh， J.Paltnour， T.Hayashi and D.Takayama，"5.5kv Normally-off Low RonS 4H畫SiC SEJFET,"關於功率半導體器件和IC的2001國際研討會的會刊， Osaka Japan, pp. 23-26。
〔9〕 J.H.Zhao, X.Li， K.Tone, P.Alexandrov， M.Pan and M. Weiner, "Design of a Novel Planar Normally-off power VJFET in 4H-SiC，"Solid-State Electronics 47(2003)， pp.377-384.
〔10〕 J.H.Zhao，"Double-gated Vertical Junction Field Effect Power Transistor，"美國專利申請第2003/0089930 Al號出版物，2003 年5月15曰。
〔11 〕 J.B.Casady， G.E.Carter, Y.Koshka， M.S.Mazzola, I.Sankin,"Self-Aligned Transistor and Diode Topologies in Silicon Carbide Through the Use of Selective Epitaxy or Selective Implantation,"美國專利申請第2003/0034495號出版物，2003年2 月20日。
[12I.Sankin, J.B.Dufrene，"Power SiC devices having raised guard rings，"美國專利第6,693,308號，2004年2月17日。
權利要求
1.一種包括垂直結場效應電晶體(JFET)和肖特基勢壘二極體(SBD)的SiC半導體器件，該SiC半導體器件包括第一導電型的SiC半導體襯底層；設置在所述襯底層上的第一導電型的SiC漂移層；設置在所述漂移層上的第一導電型的多個SiC源極區；在所述漂移層中形成的與第一導電型不同的第二導電型的多個SiC柵極區；包括與所述漂移層相鄰的肖特基金屬層的肖特基結；與所述漂移層相對地與襯底層相鄰以及與所述源極區和柵極區相鄰的歐姆觸點；其中所述肖特基金屬層在源極歐姆觸點之上延伸以使肖特基金屬與所述源極歐姆觸點電接觸，其中所述JFET的漏極也用作所述SBD的陰極，所述JFET的源極也用作所述SBD的陽極。
2. 權利要求l的SiC半導體器件，其中第一導電型的材料是n 型半導體材料，第二導電型的材料是p型半導體材料。
3. 權利要求1的SiC半導體器件，其中所述柵極區是通過在所 述漂移層中離子注入第二導電型的摻雜劑而形成的。
4. 權利要求1的SiC半導體器件，其中進一步包括設置在所述肖特基金屬層上和所述漏極和柵極歐姆觸點上的最終金屬層。
5. 權利要求1的SiC半導體器件，其中所述漂移層包括設置在所述襯底上的第一導電型的漂移區和設置在所述漂移區上的同樣為 第 一導電型的溝道區，其中所述源極區設置在所述溝道區上。
6. 權利要求4的SiC半導體器件，其中所述溝道區具有比下面的漂移區更高的摻雜水平。
7. 權利要求1的SiC半導體器件，其中所述漂移層具有5xl016原子'cm。或更小的摻雜劑濃度。
8. 權利要求1的SiC半導體器件，其中所述襯底層具有1018原 子'cm —3或更大的摻雜劑濃度。
9. 權利要求1的SiC半導體器件，其中所述源極區具有1018原 子，cm —3或更大的摻雜劑濃度。
10. 權利要求1的SiC半導體器件，其中所述柵極區具有1018原 子'cm —3或更大的摻雜劑濃度。
11. 權利要求1的SiC半導體器件，其中所述柵極區具有在 5xl0"原子.cm —3和10"原子.cm^之間的摻雜劑濃度。
12. 權利要求1的SiC半導體器件，其中 所述漂移層具有5xl0"原子'cm —3或更小的摻雜劑濃度； 所述襯底層具有10"原子.cm —3或更大的摻雜劑濃度； 所述源極區具有10"原子'cm —3或更大的摻雜劑濃度；和 所述柵極區具有至少5xl016原子'cm —3的摻雜劑濃度。
13. —種製造包括垂直結場效應電晶體(JFET)和肖特基勢壘 二極體(SBD)的SiC半導體器件的方法，包括將第一掩模定位在第一導電型的SiC的源極層上，其中源極層與 第一導電型的SiC漂移層相鄰，所述漂移層與第一導電型的SiC襯底 層相鄰；區分開的升高的源極區；將第二導電型的摻雜劑注入到所述漂移層的暴露部分中，以使注 入區是第二導電型的SiC;清除第一掩模；使該器件退火以激活摻雜劑；將第二掩模定位在該器件的源極層上；通過選擇性地蝕刻穿過該器件的注入層以暴露第 一導電型的材 料，形成柵極區、肖特基陽極區以及可選擇地形成邊緣端部結構； 清除第二掩模；將電介質材料澱積在該器件的被暴露的蝕刻表面上以使所述電 介質在升高的源極區上更薄；蝕刻所述電介質材料以暴露所述源極區；選擇性地蝕刻穿過在柵極區之上的電介質材料以暴露注入的材料；將金屬澱積在暴露的源極區和柵極區以分別形成源極歐姆觸點和柵極歐姆觸點；與所述漂移層相對地將金屬澱積在襯底上以形成漏極歐姆觸點； 選擇性地蝕刻穿過在SBD陽極區之上的電介質材料以暴露第一導電型的材料；將肖特基金屬層澱積在所述肖特基陽極區中並使之與所述源極 歐姆觸點接觸；將金屬層澱積在所述肖特基金屬層和柵極歐姆觸點上以形成電 接觸焊盤；與所述漂移層相對地在襯底上形成金屬層以形成漏極歐姆觸點；和在所述漏極歐姆觸點上形成金屬層以形成漏極電接觸焊盤； 其中該器件包括包含源極、柵極和漏極的JFET和包含陰極和陽極的SBD,其中JFET的漏極也用作SBD的陰極，JFET的源極也用作SBD的陽才及。
14. 權利要求13的方法，其中第一導電型的材料是n型半導體 材料，第二導電型的材料是p型半導體材料。
15. 權利要求13的方法，其中所述源極層比下面的漂移層被更 重地摻雜。
16. 權利要求13的方法，其中所述漂移層包括設置在襯底上的 第一導電型的漂移區和設置在所述漂移區上的同樣為第一導電型的 溝道區，其中所述源極區設置在所述溝道區上。
17. 權利要求16的方法，其中所述溝道區具有比下面的漂移區更高的摻雜水平。
18. 權利要求13的方法，進一步包括在所述陽極區中進行蝕刻以清除其中剩餘的被注入的材料。
19. 權利要求13的方法，其中所述漂移層具有5xl0"原子.cm^或更小的摻雜劑濃度； 所述襯底層具有10"原子.cm —3或更大的摻雜劑濃度； 所述源極區具有10"原子.cm —3或更大的摻雜劑濃度；和 所述柵極區具有至少5xlO"原子'cnTS的摻雜劑濃度。
20. —種製造包括垂直結場效應電晶體(JFET)和肖特基勢壘 二極體(SBD)的SiC半導體器件的方法，包括將第 一掩模定位在第 一導電型的SiC的源極層上，其中源極層與 第一導電型的SiC漂移層相鄰，所述漂移層與第一導電型的SiC襯底 層相鄰；選擇性地蝕刻穿過所述源極層並進入所述漂移層以形成由蝕刻區分開的升高的源極區；將第二掩模定位在所述漂移層被暴露的部分上；將第二導電型的摻雜劑注入到所述漂移層的被暴露部分中以使 注入區是第二導電型的SiC，其中所述漂移層的由第二掩模屏蔽的部 分形成肖特基陽極區；清除第一和第二掩模； 使該器件退火以激活摻雜劑；將第三掩模定位在該器件的源極層和被注入的漂移層部分上； 通過選擇性地蝕刻穿過該器件的注入層以暴露第 一導電型的材 料，形成柵極區以及可選擇地形成邊緣端部結構； 清除第三掩模；將電介質材料澱積在該器件的被暴露的蝕刻表面上； 蝕刻電介質材料以暴露所述源極區；選擇性地蝕刻穿過在所述柵極區之上的電介質材料以暴露注入 的材料；將金屬澱積在暴露的源極區和柵極區上以分別形成源極歐姆觸 點和棚-極歐姆觸點；與所述漂移層相對地將金屬澱積在襯底上以形成漏極歐姆觸點； 選擇性地蝕刻穿過在SBD陽極區之上的電介質材料，以暴露第 一導電型的材料；將肖特基金屬層澱積在肖特基陽極區中並與所述源極歐姆觸點接觸；將金屬層澱積在所述肖特基金屬層和柵極歐姆觸點上以形成電 接觸焊盤；與所述漂移層相對地在襯底上形成金屬層以形成漏極歐姆觸點；和在所述漏極歐姆觸點上形成金屬層以形成漏極電接觸焊盤；其中該器件包括包含源極、柵極和漏極的JFET和包含陰極和陽 極的SBD,其中JFET的漏極也用作SBD的陰極，JFET的源極也用 作SBD的陽極。
21. 權利要求20的方法，其中第三掩模覆蓋所述肖特基陽極區。
22. 權利要求20的方法，其中第三掩模不覆蓋所述肖特基陽極 區，其中形成柵極區以及可選擇地形成邊緣端部結構的步驟包括在所 述肖特基陽極區中蝕刻所述漂移層。
23. 權利要求20的方法，其中所述漂移層包括設置在所述襯底 上的第 一導電型的漂移區和設置在所述漂移區上的同樣為第 一導電 型的溝道區，其中所述源極區設置在所述溝道區上。
24. 權利要求23的方法，其中所述肖特基金屬層被澱積在該器件的肖特基陽極區中的溝道區上。
25. 權利要求24的方法，其中所述肖特基金屬層被澱積在該器件的肖特基陽極區中的漂移區上。
全文摘要
本發明描述了一種將具有蝕刻且注入的柵極的自對準的垂直結場效應電晶體和集成的反向平行的肖特基勢壘二極體組合在一起的開關元件。二極體的陽極連接到該器件級的電晶體的源極以降低由雜散電感引起的耗損。SBD陽極區中的SiC表面通過幹法蝕刻被調節以實現低肖特基勢壘高度，從而降低與SBD的接通電壓相關的功率耗損。
文檔編號H01L29/15GK101103464SQ200580023029
公開日2008年1月9日 申請日期2005年7月8日 優先權日2004年7月8日
發明者約瑟夫·N·梅裡特, 麥可·S·馬佐拉 申請人:半南實驗室公司;密西西比州立大學