一種基於silicontuner技術的DVBC信號和DVBT信號綜合測量終端的製作方法

2023-10-05 09:13:49 2

本實用新型屬於信號綜合測量終端技術領域，尤其涉及一種基於silicon tuner技術的DVBC信號和DVBT信號綜合測量終端。

背景技術：

目前，現有測量終端包括DVBC測量終端、DVBT測量終端、DVBT測量終端、ISDBT測量終端，現有技術存在集成度低、擴展能力差以及工程人員調試和測量的工作效率低的問題。

技術實現要素：

本實用新型提供一種基於silicon tuner技術的DVBC信號和DVBT信號綜合測量終端，以解決上述背景技術中提出了現有技術存在集成度低、擴展能力差以及工程人員調試和測量的工作效率低的問題。

本實用新型所解決的技術問題採用以下技術方案來實現：一種基於silicon tuner技術的DVBC信號和DVBT信號綜合測量終端，包括DVBC信號和DVBT信號高衰混頻電路和IF中頻信號處理電路，所述IF中頻信號處理電路包括DVBC和DVBT信號分離單元、解調控制單元、峰值檢波控制單元、中央處理單元、顯示單元；

所述DVBC信號和DVBT信號分離單元分別輸出於解調控制單元和峰值檢波控制單元，所述解調控制單元和峰值檢波控制單元分別輸出於中央處理單元，所述中央處理單元輸出於顯示單元。

進一步，所述DVBC信號和DVBT信號高衰混頻電路包括DVBC信號和DVBT信號混頻電路、阻抗匹配電路和高頻混頻電路、幹線電壓採樣電路；

所述DVBC信號和DVBT信號混頻電路輸出於阻抗匹配電路，所述阻抗匹配電路輸出於高頻混頻電路。

進一步，所述DVBC和DVBT信號分離單元包括基於silicon tuner技術的DVBC信號匹配電路和基於silicon tuner技術的DVBT信號匹配電路、第一本振電路、TS碼流電路、低噪聲放大電路、第二濾波器、CVBS視頻信號處理電路；

所述峰值檢波控制單元包括第二本振電路、中頻混頻電路、峰值檢波電路、AD轉換電路；

所述中央處理單元包括數字視頻解碼電路、中央處理器；

所述解調控制單元包括DVBC解調電路、DVBT解調電路；

所述顯示單元包括LCD；

所述高頻混頻電路的一個信號輸出端輸出於基於silicon tuner技術的DVBC信號匹配電路的輸入端，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於低噪聲放大電路的一個輸入端，所述低噪聲放大電路的輸出端輸出於第二濾波器的輸入端，所述第二濾波器的輸出端輸出於中頻混頻電路的信號輸入端，所述中頻混頻電路的輸出端輸出於峰值檢波電路的輸入端，所述峰值檢波電路的輸出端輸出於AD轉換電路的輸入端，所述AD轉換電路的輸出端輸出於中央處理器的數位訊號輸入端，所述中央處理器的數位訊號輸出端輸出於LCD，所述第二本振電路的輸出端輸出於中頻混頻電路的本振輸入端，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於TS碼流電路的輸入端，所述TS碼流電路的輸出端輸出於數字視頻解碼電路輸入端，所述數字視頻解碼電路輸出端輸出於LCD，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於CVBS視頻信號處理電路輸入端，所述CVBS視頻信號處理電路輸出端輸出於LCD；

所述高頻混頻電路的另一個信號輸出端輸出於基於silicon tuner技術的DVBT信號匹配電路的一個輸入端，所述基於silicon tuner技術的DVBT信號匹配電路的輸出端分別輸出於DVBC解調電路和DVBT解調電路的輸入端，所述DVBC解調電路和DVBT解調電路的輸出端分別輸出於中央處理器的DVBC解調端和DVBT解調端，所述第一本振電路的一個輸出端輸出於基於silicon tuner技術的DVBC信號匹配電路，所述第一本振電路的另一個輸出端輸出於基於silicon tuner技術的DVBT信號匹配電路的另一個輸入端。

進一步，所述中央處理器採用LPC1769處理器。

進一步，所述DVBC和DVBT信號高衰混頻電路承載於第一電路板，所述IF中頻信號處理電路承載於第二電路板。

進一步，所述第一電路板的接地層經銅柱連接於相對而置的第二電路板的接地層。

進一步，所述高頻混頻電路的帶寬為8M。

有益技術效果：

1、本專利採用所述高頻混頻電路的一個信號輸出端輸出於基於silicon tuner技術的DVBC信號匹配電路的輸入端，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於低噪聲放大電路的一個輸入端，所述低噪聲放大電路的輸出端輸出於第二濾波器的輸入端，所述第二濾波器的輸出端輸出於中頻混頻電路的信號輸入端，所述中頻混頻電路的輸出端輸出於峰值檢波電路的輸入端，所述峰值檢波電路的輸出端輸出於AD轉換電路的輸入端，所述AD轉換電路的輸出端輸出於中央處理器的數位訊號輸入端，所述中央處理器的數位訊號輸出端輸出於LCD，所述第二本振電路的輸出端輸出於中頻混頻電路的本振輸入端，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於TS碼流電路的輸入端，所述TS碼流電路的輸出端輸出於數字視頻解碼電路輸入端，所述數字視頻解碼電路輸出端輸出於LCD，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於CVBS視頻信號處理電路輸入端，所述CVBS視頻信號處理電路輸出端輸出於LCD，所述高頻混頻電路的另一個信號輸出端輸出於基於silicon tuner技術的DVBT信號匹配電路的一個輸入端，所述基於silicon tuner技術的DVBT信號匹配電路的輸出端分別輸出於DVBC解調電路和DVBT解調電路的輸入端，所述DVBC解調電路和DVBT解調電路的輸出端分別輸出於中央處理器的DVBC解調端和DVBT解調端，所述第一本振電路的一個輸出端輸出於基於silicon tuner技術的DVBC信號匹配電路，所述第一本振電路的另一個輸出端輸出於基於silicon tuner技術的DVBT信號匹配電路的另一個輸入端，在應用中，對於DVBC信號經阻抗匹配電路濾波器與第一本振信號經高頻混頻電路輸出第一降頻信號進行低噪聲放大和濾波處理，然後將信號經分頻器分為相位相差90度的兩路信號，一路輸出給視頻解碼電路進行數字和模擬視頻解調(VIDEO DECODER)另一路與第二本振信號進行混頻，輸出第二降頻信號，然後經峰值檢波電路進行峰值檢波後將RSSI信號輸入到模數轉換電路進行採樣，將採樣得到的數據在CPU中進行傅立葉計算FFT變換，以此完成了基於峰值檢波技術的DVBC信號與DVBT信號綜合測量，同時對現有獨立信號測量終端的有機擴展，並可以更有效地提升工程人員調試和測量的工作效率。

2、本專利採用所述DVBC和DVBT信號高衰混頻電路承載於第一電路板，所述IF中頻信號處理電路承載於第二電路板，所述第一電路板的接地層經銅柱連接於相對而置的第二電路板的接地層，由於一種基於峰值檢波技術的DVBC&DVBT綜合測量終端，該基於峰值檢波技術的DVBC&DVBT綜合測量終端包括：DVBC tunner和DVBT tunner信號分離電路，所述DVBC和DVBT信號分離電路包括兩個通過銅柱相連的印刷電路基板，且所述兩個印刷電路基板的接地層相對而置，其中一個印刷電路基板上的電路為DVBC/DVBT信號高衰混頻電路，另一個印刷電路基板的電路為IF中頻信號處理電路，與所述DVBC tunner和DVBT tunner信號分離電路連接的峰值檢波控制單元，以及與所述峰值檢波控制單元信號連接的中央處理器，輸入信號經過阻抗匹配電路和高衰混頻射頻板，在ARM的控制下有選擇將DVBC信號與DVBT信號分別走不同tunner電路進行不同處理，為防止高衰混頻電路與IF中頻電路間的互相干擾，我們將兩部分電路分別做在兩塊PCB板上，每塊PCB都為四層板，將這兩塊PCB通過8個直徑6mm的銅柱相連以保證良好的共地效果，同時這兩塊PCB的地層相對，信號通過50歐姆射頻線連接，信號層放在外側，這就保證信號層的高頻信號經過兩個地層的屏蔽後對另外一個信號層的幹擾已經非常微弱了，以提高裝置的抗幹擾能力。

3、本專利採用通過信號分離單元和峰值檢波技術處理，使得兩種信號的測量精度和穩定度都超過1.5dB，測量刷新時間6mS，將原有繁雜得多臺測量儀器合為一體，這就使工程人員的調試和測量節省了大量時間成本，而且使得原本需要採購的多種型號產品，現在只需要採購一款產品就可以了，在採購方面也節省了大量成本，提高了系統的集成度。

4、本專利採用所述高頻混頻電路的帶寬為8M，對於分離後DVBT信號經DVBT tunner和阻抗匹配電路及濾波器將MER和BER信號從IF信號中分離出來進行解調，此處我們面臨的問題是阻抗匹配電路和濾波電路的帶寬選擇，我們將濾波器的帶寬放寬到8MHz左右，以保證MER和BER信號的正常通過，同時又防止外部空間幹擾信號(如手機，無線電波等)的引入。然後我們將解調出的信息送入ARM中進行處理，然後通過ARM處理單元進行顯示。

5、本專利通過信號分離單元和峰值檢波技術處理，使得兩種信號的測量精度和穩定度都超過1.5dB，測量刷新時間6mS，將原有繁雜得多臺測量儀器合為一體，這就使工程人員的調試和測量節省了大量時間成本，同時提高了系統的穩定性。

6、本專利採用8次欠採樣，以提高採樣精度，縮小頻率測量步進到50KHz，另外我們在採樣進行FFT以後進行相干積累處理採用正交雙通道，採樣率大於信號帶寬導致的都卜勒頻率，這樣經過FFT就不會產生都卜勒模糊而導致目標混疊。這樣可以很明顯的提高信號SNR的測量指標，可以更真實準確的反應信號質量和信號電平幅度。在FFT的運算方面LPC1769的FFT內核給我們提供了很大的幫助，利用FFT內核我們直接將AD採樣的數據轉換成實際波形進行處理顯示，提高了系統的精度。

7、本專利對於DVBC&DVBT綜合測量終端接收到的每個符號，(Ij，Qj)是DVBC&DVBT綜合測量終端星座圖中接收到一個符號的理想位置的數值。(δIj，δQj)是誤差矢量，我們定義為選中符號的理想位置(星座圖中定義的符號所在方框的中心)到接收到的實際符號位置的矢量距離。N是一段時間內捕獲符號的點數，它一般比星座圖中的點數多，也就是說接受到的矢量是理想矢量和誤差矢量的和。

理想矢量符號幅度的平方和除以誤差矢量符號幅度的平方和，我們將這個結果用一個以dB表示的功率比，輸出顯示做為調製誤差率MER(Modulation Error Ratio)。在測量時，DVBC&DVBT綜合測量終端首先對被測量數字調製信號進行接收和採樣，解調後與基準矢量信號進行比較。被測矢量信號與基準矢量信號之間的差矢量信號我們稱之為誤差矢量信號，誤差矢量信號中既包含幅度誤差信息，也包含相位誤差信息。我們將MER認為是信噪比測量的一種形式，它能精確表明DVBC&DVBT綜合測量終端對信號的解調能力，因為它不僅包括高斯噪聲，而且包括接收星座圖上所有其它不可校正的損傷。如果信號中出現的有效損傷僅僅是高斯噪聲，那麼MER等於S/N，經實驗我們發現MER的經驗門限值對於64QAM為23.5dB，對於256QAM為28.5dB，低於此值，星座圖將無法鎖定，減小系統誤差的同時提高了系統的解調能力。

附圖說明

圖1是本實用新型一種基於silicon tuner技術的DVBC信號和DVBT信號綜合測量終端的模塊圖；

具體實施方式

以下結合附圖對本實用新型做進一步描述：

圖中：1-DVBC信號和DVBT信號高衰混頻電路，2-IF中頻信號處理電路，3-DVBC和DVBT信號分離單元，4-峰值檢波控制單元，5-中央處理單元，6-顯示單元，7-DVBC信號和DVBT信號混頻電路，8-阻抗匹配電路，9-高頻混頻電路，10-幹線電壓採樣電路，11-基於silicon tuner技術的DVBC信號匹配電路，12-基於silicon tuner技術的DVBT信號匹配電路，13-第一本振電路，14-TS碼流電路，15-低噪聲放大電路，16-第二濾波器，17-CVBS視頻信號處理電路，18-第二本振電路，19-中頻混頻電路，20-峰值檢波電路，21-AD轉換電路，22-數字視頻解碼電路，23-中央處理器，24-LCD，25-解調控制單元，26-DVBC解調電路，27-DVBT解調電路。

實施例：

實施例一：如圖1所示，一種基於silicon tuner技術的DVBC信號和DVBT信號綜合測量終端，包括DVBC信號和DVBT信號高衰混頻電路1和IF中頻信號處理電路2，所述IF中頻信號處理電路2包括DVBC和DVBT信號分離單元3、解調控制單元25、峰值檢波控制單元4、中央處理單元5、顯示單元6；

所述DVBC信號和DVBT信號分離單元分別輸出於解調控制單元25和峰值檢波控制單元4，所述解調控制單元25和峰值檢波控制單元4分別輸出於中央處理單元5，所述中央處理單元5輸出於顯示單元6。

所述DVBC信號和DVBT信號高衰混頻電路1包括DVBC信號和DVBT信號混頻電路7、阻抗匹配電路8和高頻混頻電路9、幹線電壓採樣電路10；

所述DVBC信號和DVBT信號混頻電路7輸出於阻抗匹配電路8，所述阻抗匹配電路8輸出於高頻混頻電路9。

所述DVBC和DVBT信號分離單元3包括基於silicon tuner技術的DVBC信號匹配電路11和基於silicon tuner技術的DVBT信號匹配電路12、第一本振電路13、TS碼流電路14、低噪聲放大電路15、第二濾波器16、CVBS視頻信號處理電路17；

所述峰值檢波控制單元4包括第二本振電路18、中頻混頻電路19、峰值檢波電路20、AD轉換電路21；

所述中央處理單元5包括數字視頻解碼電路22、中央處理器23；

所述解調控制單元25包括DVBC解調電路26、DVBT解調電路27；

所述顯示單元6包括LCD24；

所述高頻混頻電路9的一個信號輸出端輸出於基於silicon tuner技術的DVBC信號匹配電路11的輸入端，所述基於silicon tuner技術的DVBC信號匹配電路11的模擬輸出端輸出於低噪聲放大電路15的一個輸入端，所述低噪聲放大電路15的輸出端輸出於第二濾波器16的輸入端，所述第二濾波器16的輸出端輸出於中頻混頻電路19的信號輸入端，所述中頻混頻電路19的輸出端輸出於峰值檢波電路20的輸入端，所述峰值檢波電路20的輸出端輸出於AD轉換電路21的輸入端，所述AD轉換電路21的輸出端輸出於中央處理器23的數位訊號輸入端，所述中央處理器23的數位訊號輸出端輸出於LCD24，所述第二本振電路18的輸出端輸出於中頻混頻電路19的本振輸入端，所述基於silicon tuner技術的DVBC信號匹配電路11的模擬輸出端輸出於TS碼流電路14的輸入端，所述TS碼流電路14的輸出端輸出於數字視頻解碼電路22輸入端，所述數字視頻解碼電路22輸出端輸出於LCD24，所述基於silicon tuner技術的DVBC信號匹配電路11的模擬輸出端輸出於CVBS視頻信號處理電路17輸入端，所述CVBS視頻信號處理電路17輸出端輸出於LCD24；

所述高頻混頻電路9的另一個信號輸出端輸出於基於silicon tuner技術的DVBT信號匹配電路12的一個輸入端，所述基於silicon tuner技術的DVBT信號匹配電路12的輸出端分別輸出於DVBC解調電路26和DVBT解調電路27的輸入端，所述DVBC解調電路26和DVBT解調電路27的輸出端分別輸出於中央處理器23的DVBC解調端和DVBT解調端，所述第一本振電路13的一個輸出端輸出於基於silicon tuner技術的DVBC信號匹配電路11，所述第一本振電路13的另一個輸出端輸出於基於silicon tuner技術的DVBT信號匹配電路12的另一個輸入端。

所述中央處理器23採用LPC1769處理器。

所述DVBC和DVBT信號高衰混頻電路承載於第一電路板，所述IF中頻信號處理電路2承載於第二電路板。

所述第一電路板的接地層經銅柱連接於相對而置的第二電路板的接地層。

所述高頻混頻電路9的帶寬為8M。

工作原理：

本專利通過所述高頻混頻電路的一個信號輸出端輸出於基於silicon tuner技術的DVBC信號匹配電路的輸入端，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於低噪聲放大電路的一個輸入端，所述低噪聲放大電路的輸出端輸出於第二濾波器的輸入端，所述第二濾波器的輸出端輸出於中頻混頻電路的信號輸入端，所述中頻混頻電路的輸出端輸出於峰值檢波電路的輸入端，所述峰值檢波電路的輸出端輸出於AD轉換電路的輸入端，所述AD轉換電路的輸出端輸出於中央處理器的數位訊號輸入端，所述中央處理器的數位訊號輸出端輸出於LCD，所述第二本振電路的輸出端輸出於中頻混頻電路的本振輸入端，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於TS碼流電路的輸入端，所述TS碼流電路的輸出端輸出於數字視頻解碼電路輸入端，所述數字視頻解碼電路輸出端輸出於LCD，所述基於silicon tuner技術的DVBC信號匹配電路的模擬輸出端輸出於CVBS視頻信號處理電路輸入端，所述CVBS視頻信號處理電路輸出端輸出於LCD，所述高頻混頻電路的另一個信號輸出端輸出於基於silicon tuner技術的DVBT信號匹配電路的一個輸入端，所述基於silicon tuner技術的DVBT信號匹配電路的輸出端分別輸出於DVBC解調電路和DVBT解調電路的輸入端，所述DVBC解調電路和DVBT解調電路的輸出端分別輸出於中央處理器的DVBC解調端和DVBT解調端，所述第一本振電路的一個輸出端輸出於基於silicon tuner技術的DVBC信號匹配電路，所述第一本振電路的另一個輸出端輸出於基於silicon tuner技術的DVBT信號匹配電路的另一個輸入端，在應用中，對於DVBC信號經阻抗匹配電路濾波器與第一本振信號經高頻混頻電路輸出第一降頻信號進行低噪聲放大和濾波處理，然後將信號經分頻器分為相位相差90度的兩路信號，一路輸出給視頻解碼電路進行數字和模擬視頻解調(VIDEO DECODER)另一路與第二本振信號進行混頻，輸出第二降頻信號，然後經峰值檢波電路進行峰值檢波後將RSSI信號輸入到模數轉換電路進行採樣，將採樣得到的數據在CPU中進行傅立葉計算FFT變換，以此完成了基於峰值檢波技術的DVBC信號與DVBT信號綜合測量，本實用新型解決了現有技術存在集成度低、擴展能力差以及工程人員調試和測量的工作效率低的問題，具有有效地提升工程人員調試和測量的工作效率、提高了系統的集成度、提高了系統的穩定性、提高了系統的精度、減小系統誤差的同時提高了系統的解調能力的有益技術效果。

利用本實用新型的技術方案，或本領域的技術人員在本實用新型技術方案的啟發下，設計出類似的技術方案，而達到上述技術效果的，均是落入本實用新型的保護範圍。