一種可編程邏輯器件的升級方法及系統的製作方法
2023-10-08 21:34:34
專利名稱：一種可編程邏輯器件的升級方法及系統的製作方法
技術領域：
本發明涉及電子技術領域，尤其涉及一種可編程邏輯器件(Programmable Logic Device, PLD)的升級方法及系統。
背景技術：
可編程邏輯器件因為能夠提供範圍廣泛的多種邏輯能力、特性、速度和電壓特性， 因此得到廣泛的應用，例如在一個節點設備上可以使用多片可編程邏輯器件。在節點設備等使用可編程邏輯器件較多的設備上，需要對設備中的多片可編程控制器件進行升級來規避某個漏洞(BUG)。在對設備中的多片可編程邏輯器件升級時，可以進行遠程操作，通過設備中的串口、USB 口或者乙太網口進行升級，具體升級過程包括節點設備中的中央處理器(CPU)將對可編程邏輯器件升級的邏輯代碼，通過與CPU連接的串口、USB 口或乙太網口寫入到CPU 的內存中，之後在CPU的控制下，將該邏輯代碼從內存寫入到每片可編程邏輯器件中。由於節點設備中包括多片可編程邏輯器件，因此現有技術在對節點設備中的可編程邏輯器件進行升級時，未考慮到當節點設備中包括多片可編程邏輯器件時，如果對每片可編程邏輯器件進行升級，並且現有的可編程邏輯器件升級方法只是針對非易失性存儲器和SRAM的可編程邏輯器件，沒有普遍的適用性，或者，在對可編程邏輯器件進行升級時，需要額外佔用一片可編程邏輯器件，無法對第一片可編程邏輯器件進行升級。
發明內容
本發明提供一種可編程邏輯器件的升級方法及系統，用以解決現有技術中可編程邏輯器件的升級方法適用性差，無法對多片可編程邏輯器件進行升級的問題。本發明提供一種可編程邏輯器件的升級系統，所述系統包括中央處理器、多片可編程邏輯器件及與可編程邏輯器件數量對應的通斷控制電路；中央處理器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能；中央處理器將獲取的升級文件，加載到待升級的可編程邏輯器件中，對該可編程邏輯器件升級。本發明提供一種包括上述系統的可編程邏輯器件的升級方法，該方法包括中央處理器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能；將獲取的升級文件，加載到待升級的可編程邏輯器件中，對該可編程邏輯器件升級。本發明提供一種可編程邏輯器件的升級方法及系統，該系統包括CPU、多片可編程邏輯器件和與可編程邏輯器件數量對應的通斷控制電路，CPU在對可編程邏輯器件進行升級時，打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能；將獲取的升級文件，加載到待升級的可編程邏輯器件中，對該可編程邏輯器件升級。由於本發明中通過控制通斷控制電路的使能，實現對對應每片可編程邏輯器件的升級，並且每次只需驅動一片可編程邏輯器件，無需考慮驅動能力的限制。
此處所說明的附圖用來提供對本發明的進一步理解，構成本發明的一部分，本發明的示意性實施例及其說明用於解釋本發明，並不構成對本發明的不當限定。在附圖中圖1為本發明提供的可編程邏輯器件的升級系統結構示意圖；圖2為本發明提供的電平轉換通斷控制電路所在器件741v8t245的結構示意圖；圖3為本發明提供的可編程邏輯器件的升級過程示意圖。
具體實施例方式為了使本發明所要解決的技術問題、技術方案及有益效果更加清楚、明白，以下結合附圖和實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。為了擴大可編程邏輯器件升級方法的適用性，並且可以實現對多片可編程邏輯器件進行升級，本發明提供了一種可編程邏輯器件的升級方法及系統。下面結合說明書附圖，對本發明進行詳細說明。圖1為本發明提供的可編程邏輯器件的升級系統結構示意圖，該系統包括中央處理器11、多片可編程邏輯器件12及與可編程邏輯器件數量對應的通斷控制電路13。本發明中該可編程邏輯器件的升級系統的拓撲結構是總線型，而非傳統的菊花鏈結構。其中，每片可編程邏輯器件12的TMS (測試模式選擇)引腳、TCK (測試時鐘輸入) 引腳和TRST (測試復位)引腳掛載在中央處理器11的輸入輸出IO線上，TDI (測試數據輸入)引腳和TDO(測試數據輸出)引腳通過對應的通斷控制電路13掛載在中央處理器11 的IO線上。具體的，在發明中該通斷控制電路13為帶電平轉換通斷控制電路。該帶電平轉換通斷控制電路能夠起到兼容各種電平的可編程邏輯器件的聯合測試行為組織(Joint Test Action Group, JTAG)接口標準。基於上述可編程邏輯器件的升級系統，在對每片可編程邏輯器件進行升級時，中央處理器11打開與待升級的可編程邏輯器件12連接的通斷控制電路13的使能，並關閉與其他可編程邏輯器件12連接的每個通斷控制電路13的使能；中央處理器11將獲取的升級文件，加載到待升級的可編程邏輯器件12中，對該可編程邏輯器件12升級。 本發明的可編程邏輯器件的升級系統中，在對多片可編程邏輯器件進行升級時， 中央處理器通過選中與待升級的可編程邏輯器件的通斷控制電路，打開該通斷控制電路的使能，並且將啟用它通斷控制電路的使能關閉，只對一片可編程邏輯器件升級。在本發明中能夠同時升級的可編程邏輯器件的數量，在滿足中央處理器引腳的條件下可以足夠多，並且無需考慮中央處理器的驅動能力，其每次只驅動一片可編程邏輯器件。在系統中中央處理器11為了控制每片可編程邏輯器件12的升級，輸出片選信號。 當系統中可編程邏輯器件的數量不大於4片時，中央處理器11的輸入輸出IO 口作為打開和關閉通斷控制電路13的使能片選信號。或者，在本發明的可編程邏輯器件的升級系統中還包括解碼器14，如圖1所示。通過解碼器14輸出的信號作為打開和關閉通斷控制電路 13的使能片選信號。
另外，在本發明中解碼器的輸入通道數m和可編程邏輯器件的數量η之間滿足 2m^n < 2m+1。在本發明中帶電平轉換通斷控制電路是一類轉換電路的統稱，例如對於1.8V、 2. 5V、3. 3V和5V電平接口轉換，可以選用741v8t245，如圖2所示的該電平轉換通斷控制電路所在器件741v8t245的結構示意圖，該器件採用雙電源供電，可以雙向操作，從而滿足多種電平需求。圖3為本發明提供的可編程邏輯器件的升級過程，該過程包括以下步驟S301 中央處理器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能， 並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能。具體的，中央處理器通過解碼器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能。S302:將獲取的升級文件，加載到待升級的可編程邏輯器件中，對該可編程邏輯器件升級。例如，在設備中包括三個可編程邏輯器件，分別為第一可編程邏輯器件、第二可編程邏輯器件和第三可編程邏輯器件，與第一可編程邏輯器件連接的為第一帶電平轉換通斷控制電路，與第二可編程邏輯器件連接的為第二帶電平轉換通斷控制電路，與第三可編程邏輯器件連接的為第三帶電平轉換通斷控制電路。第一可編程邏輯器件、第二可編程邏輯器件和第三可編程邏輯器件的TMS引腳、 TCK引腳和TRST引腳掛載在中央處理器的輸入輸出IO線上，TDI引腳和TDO引腳通過對應的通斷控制電路掛載在中央處理器的IO線上。中央處理器與解碼器連接，解碼器作為片選信號的輸出端與每個帶電平轉換通斷控制電路連接。當中央處理器需要對第一可編程邏輯器件進行升級時，中央處理器打開第一帶電平轉換通斷控制電路的使能，並關閉第一和第二帶電平轉換通斷控制電路的使能，之後中央處理器將獲取的對該第一可編程邏輯器件升級的邏輯代碼，加載到第一可編程邏輯器件中，對該第一可編程邏輯器件升級。當對第二可編程邏輯器件進行升級時，打開第二帶電平轉換通斷控制電路的使能，並關閉第一和第三帶電平轉換通斷控制電路的使能，之後中央處理器將獲取的對該第二可編程邏輯器件升級的邏輯代碼，加載到第二可編程邏輯器件中，對該第二可編程邏輯器件升級。對第三可編程邏輯器件升級的過程與上述過程相似。當對每個可編程邏輯器件升級成功後，中央處理器關閉升級通道，重啟系統。本發明提供一種可編程邏輯器件的升級方法及系統，該系統包括CPU、多片可編程邏輯器件和與可編程邏輯器件數量對應的通斷控制電路，CPU在對可編程邏輯器件進行升級時，打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能；將獲取的升級文件，加載到待升級的可編程邏輯器件中，對該可編程邏輯器件升級。由於本發明中通過控制通斷控制電路的使能，實現對對應每片可編程邏輯器件的升級，並且每次只需驅動一片可編程邏輯器件，無需考慮驅動能力的限制。
上述說明示出並描述了本發明的一個優選實施例，但如前所述，應當理解本發明並非局限於本文所披露的形式，不應看作是對其他實施例的排除，而可用於各種其他組合、 修改和環境，並能夠在本文所述發明構想範圍內，通過上述教導或相關領域的技術或知識進行改動。而本領域人員所進行的改動和變化不脫離本發明的精神和範圍，則都應在本發明所附權利要求的保護範圍內。
權利要求
1.一種可編程邏輯器件的升級系統，其特徵在於，所述系統包括中央處理器、多片可編程邏輯器件及與可編程邏輯器件數量對應的通斷控制電路；中央處理器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能；中央處理器將獲取的升級文件，加載到待升級的可編程邏輯器件中，對該可編程邏輯器件升級。
2.如權利要求1所述的系統，其特徵在於，每片可編程邏輯器件的TMS引腳、TCK引腳和TRST引腳掛載在中央處理器的輸入輸出IO線上，TDI引腳和TDO引腳通過對應的通斷控制電路掛載在中央處理器的IO線上。
3.如權利要求1所述的系統，其特徵在於，當所述系統中可編程邏輯器件的數量不大於4片時，所述中央處理器的輸入輸出IO 口作為打開和關閉通斷控制電路的使能片選信號。
4.如權利要求1所述的系統，其特徵在於，所述系統還包括解碼器；所述解碼器輸出的信號作為打開和關閉通斷控制電路的使能片選信號。
5.如權利要求4所述的系統，其特徵在於，所述系統中解碼器的輸入通道數m，與可編程邏輯器件的數量η之間滿足2m≤η < 2m+1。
6.一種包括上述權利要求1 5任一所述系統的可編程邏輯器件的升級方法，其特徵在於，該方法包括中央處理器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能；將獲取的升級文件，加載到待升級的可編程邏輯器件中，對該可編程邏輯器件升級。
7.如權利要求6所述的方法，其特徵在於，所述中央處理器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能，包括所述中央處理器通過解碼器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能。
8.如權利要求7所述的方法，其特徵在於，所述解碼器的輸入通道數m，與可編程邏輯器件的數量η之間滿足2m≤η < 2m+1。
全文摘要
本發明提供一種可編程邏輯器件的升級方法及系統，該系統包括CPU、多片可編程邏輯器件和與可編程邏輯器件數量對應的通斷控制電路，CPU在對可編程邏輯器件進行升級時，打開與待升級的可編程邏輯器件連接的通斷控制電路的使能，並關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能；將獲取的升級文件，加載到待升級的可編程邏輯器件中，對該可編程邏輯器件升級。由於本發明中通過控制通斷控制電路的使能，實現對對應每片可編程邏輯器件的升級，並且每次只需驅動一片可編程邏輯器件，無需考慮驅動能力的限制。
文檔編號G06F9/445GK102289381SQ20111024814
公開日2011年12月21日 申請日期2011年8月24日 優先權日2011年8月24日
發明者常輝, 王勇, 王法, 鄒鵬 申請人:中興通訊股份有限公司