用於估計睡眠時鐘頻率的設備及方法

2023-10-08 13:33:34

專利名稱：用於估計睡眠時鐘頻率的設備及方法
技術領域：
本發明涉及用於估計睡眠時鐘頻率的設備及方法，且更特定來說涉及使用諸如溫
度補償晶體振蕩器(TCXO)等高效能時鐘估計睡眠時鐘頻率的方法及設備。
背景技術：
諸如行動電話等移動收發器通常採用經溫度補償的振蕩器(TCXO)，其為所述設 備中的包括保持系統時間在內的各種功能提供極為精確的計時。然而，諸如TCXO等 時鐘耗費相當大量的功率，汲取約1.5mA的電流。為提高移動收發器的電池壽命，已 知將所述設備內的大多數電流消耗單元置於功率節約模式且使用低功率睡眠電路來維 持系統時間。由於TCXO的高電流汲取，因而使用這一設備來維持睡眠電路的系統時 間並不能量高效。
相應地，已知通過使用比TCXO設備具有低得多的功率消耗(例如200 uA電流 汲取的時鐘)及較低頻率(例如30-60 kHZ)的睡眠控制器來保持睡眠或功率節約模式期 間的系統計時。這通常用一成本有效的晶體振蕩時鐘來實現，代價是由於所述時鐘頻 率往往波動，因而時間保持精確度降低。所述時鐘又稱為"睡眠時鐘"或"慢時鐘"。
當收發器從睡眠模式中醒來時，具有由所述睡眠時鐘所保持的精確的系統時間是 重要的。由於在睡眠模式期間使用慢時鐘進行系統計時，因而當所述移動收發器醒來 時在重新獲得基於從無線網絡(例如基於CDMA的網絡)接收的信息的計時之前，所述 時鐘的計時精確度將直接影響所述系統時間。因此希望正確地估計慢時鐘的頻率。然 而，行動裝置所用的已知計時估計通常僅用於最初的校準，而所述慢時鐘時間追蹤僅 取決於偽噪聲(PN)碼計時。然而，在某些不採用PN計時的無線系統(例如正交分頻多 路復用(OFDM))中，所述計時不可用。因此，在所述系統中，睡眠時鐘計時的精確度 更加重要。特定來說，在OFDM的情況下，所述系統更易受到計時誤差影響，例如同 步計時因符號間幹擾而變得更差。

發明內容
本文現在揭示通過使用快時鐘來確定對睡眠時鐘頻率的精確估計來提供所述估 計的設備及方法。在一個實例中，揭示一種睡眠時鐘頻率估計器，其包括一個經配置 以計數睡眠時鐘同步脈衝並當睡眠時鐘同步脈衝的數量達到預定數量時輸出至少一個 滿計數信號的第一計數器，所述睡眠時鐘同步脈衝具有對應於睡眠時鐘周期的周期並
同步於快時鐘。所述估計器進一步包括第二計數器，其經配置以接收所述滿計數信 號，並針對所接收的每一滿計數信號將計數遞增1;及第三計數器，其經配置以計數 快時鐘循環，並針對每一慢時鐘循環將所述快時鐘循環數量的值輸出到至少一個第一 寄存器以供所述第一寄存器存儲。
根據另一個實例，揭示一種時鐘頻率估計器，其具有同步器，所述同步器經配置 以接收第一時鐘信號及第二時鐘信號，並針對所述第二時鐘的每一循環輸出同步於所 述第一時鐘的至少一個時鐘同步脈衝。所述時鐘頻率估計器還包括第一計數器，其經 配置以接收所述至少一個時鐘同步脈衝，其中所述第一計數器經配置以針對每一所接 收的時鐘同步脈衝遞增第一計數，並當所述第一計數達到預定數量時輸出滿計數信號。 此外，所述時鐘頻率估計器還包括第二計數器，其經配置以接收所述滿計數信號並 每當接收到所述滿計數信號時均將計數遞增1;及第三計數器，其經配置以接收所述 第一時鐘信號，針對所接收的每一第一時鐘循環遞增第二計數，並輸出所述第二計數； 及至少一個寄存器，其經配置以針對所述第一計數器所接收的每一時鐘同步脈衝而存 儲所述第二計數。
在再一個所揭示實例中， 一種用於無線收發器中的處理電路包括同步器，其經 配置以接收由快時鐘輸出的快時鐘信號及由睡眠時鐘輸出的睡眠時鐘信號，並針對所 述睡眠時鐘的每一循環輸出同步於所述快時鐘的至少一個睡眠時鐘同步脈衝；睡眠時 鍾頻率估計器，其包括第一計數器，其經配置以計數睡眠時鐘同步脈衝並當睡眠時 鍾同步脈衝的數量達到預定數量時輸出至少一個滿計數信號，所述睡眠時鐘同步脈衝 具有對應於睡眠時鐘周期的周期並同步於快時鐘；第二計數器，其經配置以接收所述
滿計數信號並針對所接收的每一滿計數信號將計數遞增1;及第三計數器，其經配置
以計數快時鐘循環並針對每一慢時鐘循環將所述快時鐘循環數量的值輸出到至少一個
第一寄存器以供所述第一寄存器存儲；及處理器，其經配置以從所述至少一個寄存器 接收在測量時間周期期間快時鐘循環的計數並確定在所述測量周期期間發生的快時鐘 循環的數量，從所述第一及第二計數器接收計數並確定在所述測量時間周期期間發生 的睡眠時鐘循環的計數，並基於快及慢時鐘循環的所確定的計數確定所述睡眠時鐘頻 率的估計。
在再一個實例中，揭示一種用於移動通信網絡中的無線裝置，其包括同步器，所 述同步器經配置以接收由快時鐘輸出的快時鐘信號及由睡眠時鐘輸出的睡眠時鐘信 號，並針對所述睡眠時鐘的每一循環輸出同步於所述快時鐘的至少一個睡眠時鐘同步 脈衝。此外，所述裝置包括睡眠時鐘頻率估計器，所述睡眠時鐘頻率估計器具有第
一計數器，其經配置以計數睡眠時鐘同步脈衝並當睡眠時鐘同步脈衝數量達到預定數 量時輸出至少一個滿計數信號，所述睡眠時鐘同步脈衝具有對應於睡眠時鐘周期的周
期並同步於快時鐘；第二計數器，其經配置以接收所述滿計數信號，並針對所接收的 每一滿計數信號將計數遞增1;及第三計數器，其經配置以計數快時鐘循環，並針對 每一慢時鐘循環將所述快時鐘循環數量的值輸出到至少一個第一寄存器以供所述第一
寄存器存儲。最後，所述無線裝置包括處理器，所述處理器經配置以從所述至少一 個寄存器接收在一測量時間周期期間所述快時鐘循環的計數，並確定在所述測量周期 期間發生的快時鐘循環的數量；從所述第一計數器及第二計數器接收計數並確定在所 述測量時間周期期間發生的睡眠時鐘循環的計數；及基於快及慢時鐘循環的所述所確 定的計數確定對所述睡眠時鐘頻率的估計。
在再一個實例中，揭示一種用所揭示的快時鐘估計睡眠時鐘的頻率的方法。所述 方法包括針對在預定測量周期期間發生的所述睡眠時鐘的每一循環遞增睡眠時鐘計 數器，所述預定測量周期是由預定數量的慢時鐘循環所確定；針對所述快時鐘的每一 循環遞增快時鐘計數器以確定快時鐘循環計數，並將在所述預定測量周期的每一慢時 鍾循環期間發生的快時鐘循環的所計數數量存儲於至少一個寄存器中；確定所述睡眠 時鐘計數器的睡眠時鐘循環的數量及所述至少一個寄存器中所存儲的快時鐘循環的數 量；及基於睡眠時鐘循環的所述所確定數量及所述至少一個寄存器中所存儲的快時鐘 循環的所確定數量來確定所述睡眠時鐘的估計頻率。
在另一個所揭示的實例中， 一種其上存儲有指令的計算機可讀媒體，所述所存儲 指令在由處理器執行時致使所述處理器實施用快時鐘估計睡眠時鐘的頻率的方法。所 實施方法包括針對在預定測量周期期間發生的所述睡眠時鐘的每一循環遞增睡眠時 鍾計數器，所述預定測量周期是由預定數量的慢時鐘循環所確定；針對所述快時鐘的 每一循環遞增快時鐘計數器以確定快時鐘循環計數，並將所述預定測量周期的每一慢 時鐘循環期間發生的快時鐘循環的所計數數量存儲於至少一個寄存器中；確定所述睡 眠時鐘計數器的睡眠時鐘循環的數量及所述至少一個寄存器中所存儲的快時鐘循環的 數量；及基於睡眠時鐘循環的所確定數量及所述至少一個寄存器中所存儲的快時鐘循
環的所確定數量來確定所述睡眠時鐘的估計頻率。
根據再一個實例， 一種用於用快時鐘估計睡眠始終的頻率的設備包括用將睡眠
時鐘與快時鐘同步並針對每一慢時鐘循環形成與所述快時鐘同步的同步脈衝的裝置； 用於針對在預定測量周期期間發生的所述睡眠時鐘的每一循環遞增睡眠時鐘計數的裝 置，其中所述預定測量周期是由預定數量的慢時鐘循環所確定；用於針對所述快時鐘
的每一循環遞增快時鐘計數以確定快時鐘循環計數的裝置；用於存儲在所述預定測量 周期的每一慢時鐘循環期間發生的快時鐘循環的所計數數量的裝置；用於根據所述睡
眠時鐘計數確定睡眠時鐘循環的數量的裝置；用於確定所述存儲裝置中所存儲的快時 鍾循環的數量的裝置；及用於基於睡眠時鐘循環的所確定數量及快時鐘循環的所確定 數量來確定所述睡眠時鐘的估計頻率的裝置。


圖1是使用根據本發明的睡眠時鐘頻率估計器的實例性無線裝置的方塊圖。 圖2圖解說明測量誤差與所述誤差的測量時間之間的關係的曲線圖。
圖3是圖1的慢時鐘頻率估計器的實例性構造的方塊圖。
圖4是圖3的估計器所發生信號之間的關係的時序圖。
圖5圖解說明根據本發明的另一個實例性睡眠時鐘頻率估計器的方塊圖。
圖6是圖解說明圖5估計器中所發生的各種信號及計數的時序圖。
圖7是用於估計睡眠時鐘頻率的方法的實例的流程圖。
圖8是用於估計睡眠時鐘頻率的設備的另一個實例的方塊圖。
具體實施例方式
本申請案揭示用於使用另一更精確類型的時鐘(例如TCXO快時鐘)估計第一類型 的時鐘(例如慢時鐘或睡眠時鐘)的頻率的設備及方法。此外，所揭示的方法及設備提 供在最小化所述第一類時鐘的時鐘漂移效應的預定長度期間所測量的最新連續估計。
圖1圖解說明一種用於行動網路中的實例性無線設備100，例如移動收發器。無 線設備100經由天線101接收無線通信信號並將無線通信信號傳輸到其它裝置，例如 基站。無線設備100包括用於使用快時鐘估計慢時鐘頻率的慢時鐘頻率估計器或睡眠 時鐘頻率估計器102。如圖所示，時鐘估計器102分別從快時鐘108及慢時鐘110接 收時鐘信號104及106。快時鐘108是TCXO或類似設備，其以與慢時鐘110相比相 當高的頻率(例如44.4 MHz或66.6 MHz)操作且具有較高的計時精確度。相比之下，慢 時鐘110是一種以較低頻率(例如30-60kHZ)操作並消耗較少功率的振蕩器，從而使得 其對於睡眠計時來說更理想。
快時鐘108及慢時鐘110互相獨立且異步地操作。慢時鐘頻率估計器102經配置 以通過計數快時鐘循環來計數慢時鐘循環的數量，從而提供估計實際慢時鐘頻率的更 高精確度。由於所述慢時鐘與快時鐘異步，因而估計器102包括使所述快時鐘與所述 慢時鐘同步的同步器(在所述圖中未顯示)。然後，估計器102可使用所述快時鐘來確 定慢時鐘的循環數量的計數(Nsc)，以及在所述數量的慢時鐘循環期間發生的快時鐘循 環數量的計數(Nrc)。估計器102將所述信息提供給微處理器112，微處理器112實際 上可簡單地從估計器102內的寄存器讀取計數數據以確定Nsc及NFc並推導出慢時鐘 頻率的最新估計。在一個實例中，可在任一時刻實施所述計數數據的讀取，這是因為 估計器102始終在活動或喚醒模式下操作。在一個實例中，舉例來說，所述微處理器 將在微處理器112指示系統100進入睡眠模式前讀取所述數據，以便在將移動臺100 置於睡眠前設定所述睡眠模式計時器。
根據所述實例，只要移動臺100醒著，估計器102即連續計數慢時鐘110，以便 最小化量化誤差以及慢時鐘波動誤差。由於所述快時鐘與慢時鐘之間的異步，NFC的 測量誤差介於從-1到+1快時鐘晶片或循環之間。所估計的慢時鐘頻率fsc可由微處理 器112來計算並基於如下關係推導出
formula see original document page 12 (1)
其中frc是快時鐘頻率，Nsc是所計數的慢時鐘循環的數量，而Npc是所計數的快 時鐘循環的數量。Nsc及Nrc是從估計器102中的寄存器中讀取(稍後將論述)。 此外，應注意可通過如下關係確定根據本發明的估計器102的估計誤差
formula see original document page 12 (2)
其中Tn^皿e是由移動臺100的喚醒時間界定的連續測量時間；E K是快時鐘的誤
差，例如由TCXO快時鐘108的自動頻率控制(AFC)引起；而ese是慢時鐘110的誤 差，例如睡眠時鐘漂移。如果忽略快時鐘AFC誤差及睡眠時鐘漂移(假設連續測量時 間短得不足以發生顯著漂移)，則由±1量化所致的誤差可表達為formula see original document page 12 (3)如從方程式(3)中可見，所述誤差與所述連續測量時間及所述快時鐘頻率成反比。 因此，隨著所述連續測量時間或快時鐘頻率增加，所述誤差將減小。圖2圖解說明這 一關係的曲線圖，其顯示所述誤差(以百萬分率(ppm)測量)因較長的測量時間而迅速減 小，且假定的時鐘頻率越高(例如曲線200顯示44.4 MHz，而曲線202顯示66.6 MHz)， 所述誤差越小。作為實例，如果所述快時鐘頻率是44.4 MHz且所述測量時間是4 msec(其將等於5個OFDM符號，作為實例)，所述估計誤差將是約5.5 ppm，而如果 將所述測量時間遞增到40 msec,則所述誤差將減少為約0.55 ppm。
因此根據圖2顯而易見測量時間越長，估計精確度越高。然而，較長測量時間 的優勢因如下因素而減小如果測量時間過度增加，則由於睡眠時鐘的頻率漂移而導 致可能再次引入估計誤差。因而，根據本發明的估計器102經配置以平衡測量時間過 長及過短的缺點。因此，估計器102經設計以在移動臺IOO喚醒後立刻開始計數且只 要TCXO快時鐘108是在啟動狀態便保持計數，以最大化所述測量時間。另一方面， 如較舊的測量超過預定長度，則丟棄，以便最小化所述慢時鐘漂移效應。因此，估計 器102中的寄存器內所保存的測量是最新的。所揭示估計器102之其它特徵系可在被 要求之任何時間(即無延遲)提供測量，且始終不會中斷所述計數過程，以便最大程度 地減小量化誤差。
應注意，圖1的無線裝置100還可包括存儲器裝置114或任何其它合適的計算機 可讀媒體，其存儲用於使處理器112執行用以實施所述睡眠時鐘估計的方法或算法的 指令。如所指示，存儲器裝置114提供存儲以供遞送到處理器112，如連接116所指 示。另一選擇是，如果估計器102經配置以能夠執行軟體，則存儲器裝置114還可使 所述估計器實施所述方法或算法，如虛線118所指示。
圖3圖解說明圖1的慢時鐘頻率估計器102的實例性配置的方塊圖。如上文所述， 慢時鐘110與快時鐘108是異步，且因而必須首先使所述慢時鐘與所述快時鐘同步以
用所述快時鐘來測量所述慢時鐘的頻率。因此，估計器102包括同步器300,其接收 快時鐘信號104及慢時鐘信號106兩者。同步器300接收信號104、 106，使所述慢時 鍾同步於所述快時鐘，並針對慢時鐘110的每一循環輸出睡眠時鐘同步脈衝302，其 中所述時鐘同步脈衝具有與快時鐘信號的上升或下降沿同步的上升沿。可使用雙寄存 器、延遲寄存器或任一用於使兩個異步信號同步的其它已知裝置來實施同步器300。
慢時鐘計數器304從同步器300接收睡眠時鐘同步脈衝302，並在接收到脈衝302 時進行計數。針對每一慢時鐘循環，換句話說針對每一睡眠時鐘同步脈衝302，慢時 鍾計數器304計數另一慢時鐘循環。在一個實例中，慢時鐘計數器304可具有Msc個 位的容量，並因此而具有為2Mse數量的最大或預定計數，所述計數部分地用來限制所 述測量時間。作為進一步的定量實例，如果計數器304的位數量是ll(也就是Msc=ll)， 則所述預定計數是2048個慢時鐘循環。然而所述數量可依據希望更長或更短的測量時 間而可大於或小於2048。
估計器102還包括快時鐘計數器306，其從快時鐘108接收所述快時鐘信號104 並計數快時鐘循環。針對每一慢時鐘循環，換句話說針對每一睡眠時鐘同步脈衝302， 慢時鐘計數器304計數另一循環，且由睡眠時鐘同步脈衝302(或經延遲的睡眠時鐘同 步脈衝來觸發以確保計入在所述慢時鐘循環期間發生的所有所述快時鐘循環，如稍後 結合圖5的實例所解釋)觸發所述快時鐘計數器306以便經由連接312將快時鐘計數器 306的計數讀取到標明為"寄存器l"的存儲寄存器310中。針對每一慢時鐘循環將快時 鍾計數器306的當前計數值讀取到寄存器310直至慢時鐘計數器304的計數達到所述 預定計數。應注意，計數器306可持續遞增而不重置。因此，針對每一慢時鐘循環讀 取到寄存器310(寄存器1)的值均蓋寫先前存儲於寄存器310中的值。然而，所屬技術 領域的技術人員應了解，可利用替代配置來實施計數在每預定數量的慢時鐘循環期間 發生的快時鐘循環的數量。舉例來說，可針對每一慢時鐘循環而重置計數器306，且 寄存器310可替代地是累積式計數器，其將計數器306的當前值添加到從計數器306 接收的計數值的先前總和，直至慢時鐘計數器304已達到其預定限制。
在慢時鐘計數器304達到所述預定限制(例如翻轉)之後，慢時鐘計數器304經由 連接316發送最高有效位(MSB)信號(例如，指示計數器304的所述最高有效位已達到 T值的位值T)到最高有效位(MSB)計數器314,這遞增MSB計數器314。因而，MSB 計數器314有效地計數慢時鐘計數器翻轉(也就是每一次MSB變成"r)的次數。與發 出MSB的同時，慢時鐘計數器304(如於圖3的實例中所顯示)經由連接320用MSB 觸發快時鐘計數器306，以將快時鐘計數器306的當前值經由連接321讀入標示為"寄 存器2"的另一個第二寄存器318中。此外，當MSB計數器314遞增時，經由連接320 將第一寄存器310重置為計數零(0)。在所述實例中，使用第一寄存器310以確保可在 任一時間(例如緊在微處理器112進入一睡眠模式之前)獲得直至最後一慢時鐘循環前 發生的快時鐘循環的精確計數以用於獲得NFC。因此，未必需要睡眠時鐘循環結束才 能獲得當前計數。 然而，圖4圖解說明當移動臺100在慢時鐘循環結束前進入睡眠模式時，快時鐘 的部分計數丟失。不過，所述計數精確度最差將是土l慢時鐘循環。特定來說，圖4 圖解說明快時鐘信號108、慢時鐘或睡眠時鐘信號110及睡眠時鐘同步脈衝302之間 關係的時序圖，睡眠時鐘同步脈衝302使寄存器310能夠存儲快時鐘計數器306的計 數。如時間線400所指示，當新慢時鐘循環開始時，脈衝402使寄存器310存儲及自 快時鐘計數器306拉出當前計數。如果在稍後的下一慢時鐘循環中，所述微處理器確 定將移動臺100置入睡眠模式(如時間線404所指示)，則在箭頭406所指示的中間周 期期間發生的快時鐘脈衝的當前數量未存儲到寄存器310中。不過，計數直至上一慢 時鐘循環(即時間線400)結束的快時鐘脈衝的數量Nrc，這是最差為士l慢時鐘循環的 精確度。
返回參照圖3，估計器102還包括多個額外的到數量"N"的寄存器，所示最後寄存 器"N"以參考編號322來標示。額外寄存器2(318)到N(322)的使用確保至少2Mse(N—l) 個對應於快時鐘計數的慢時鐘循環的計數在喚醒周期期間大於慢時鐘循環的數量。此 外，通過將寄存器的數量限制於數量"N"來僅提供慢時鐘循環的最新計數。作為實例， 假設慢時鐘110的頻率是約32 kHz，慢時鐘計數器304的Msc位的數量是11並將N 限制為兩個(2)寄存器，則最大計數周期將約等於2MsVfscXN—211/32 kHz)X2=128 msec。這僅是一個實例，且可使用多於兩個的寄存器來實現更長的測量時間。此外， 所屬技術領域的技術人員應了解，可在圖3的估計器中利用單個寄存器(例如寄存器 1(310))，但此將僅提供對應於快時鐘計數的最大為2Mse慢循環的短測量時間(約64 msec)。應進一步注意，可將快時鐘計數器306與寄存器1到N的組合實施為結合MSB 計數器314在慢時鐘計數器304的測量周期期間計數快時鐘循環的單個單元。所述單 個單元應經配置以便可獲得直至最後發生的滿慢時鐘循環前的當前快時鐘循環計數。 同樣，慢時鐘計數器304及MSB計數器314可配置為計數睡眠時鐘同步脈衝302的 單個單元。
圖3進一步圖解說明分別計算快時鐘計數Npc及慢時鐘計數Nsc的加法器324及 326。在快時鐘計數Nrc的情況下，讀出寄存器l-N(例如310、 318、 322)中的每一者 內所存儲的計數，並通過加法器324將其加到一起以推導出NFC。在慢時鐘或睡眠時 鍾計數Nsc的情況下，由加法器326總計來自慢時鐘計數器及MSB計數器314的計數。 MSB計數器314僅遞送最高有效位，每一最高有效位均表示已計數的2M"個慢時鐘循 環，然後將所述最高有效位添加到所述慢時鐘計數器的當前計數以提供在所述最大(最 大限度)時間測量周期期間的總慢時鐘循環。在一個實例中，可使用移位寄存器330將 MSB計數器314的計數移位到加法器326。應注意，加法器324及326(及移位寄存器 330)並未顯示為估計器102的一部分，並可實施於微處理器112內或與估計器102及 微處理器112兩者皆分離。另一選擇是，加法器324、 326可邏輯包含於容納(舉例來 說)估計器102的ASIC中。
作為實例，當微處理器112決定將行動裝置100置於睡眠模式時，微處理器112
獲得快時鐘計數Npc及慢時鐘計數Nsc，並根據上述方程式(l)由所述數量計算出對慢 時鐘頻率的估計。當微處理器112醒來時，所有所述寄存器及計數器均由每當移動臺 醒來時來自微處理器112的喚醒信號重置。估計器102將保持不間斷運行直至移動臺 110睡眠。
注意估計器102中用以推導出計數NFc及Nsc的部分是快時鐘域的所有部分，如 圖3的虛線328所指示。此確保估計器102僅使用快時鐘108來實施計數，以實現較 使用精確度較著、功率消耗較少的慢時鐘iio所獲得的估計更為精確的估計。
在圖5及圖6中顯示類似於圖3的估計器102的慢時鐘頻率估計器的另一實例。 圖5的實例包括估計器502,其接收快時鐘信號(fast—clk)、慢時鐘信號(slow—clk)及(舉 例來說)來自諸如微處理器112等微處理器的喚醒信號。類似於圖3的實例，同步器504 接收所述slow一clk信號，使所述slov^clk信號同步於所述fast—dock信號，並輸出標 示為slow_clk_sync的睡眠時鐘同步脈衝506，所述脈衝類似於圖3實例中的信號302。 fast一clk及slow—clk_sync信號輸入到估計器502的快時鐘域部分508。此外，所述估 計器包括使睡眠時鐘同步脈衝506延遲預定時間量(例如一個快時鐘周期)的延遲電路 510。延遲電路510輸出slow—clk_sync_delay脈衝511，用以使第一寄存器512能夠從 快時鐘計數器514接收計數，如稍後將闡述。應注意，延遲電路510可由任一適於以 某一預定延遲周期輸出信號輸入的裝置來實施。
類似於圖3的實例，估計器502包括慢時鐘或睡眠時鐘計數器516,所述睡眠時 鍾計數器516具有Msc個數量的位，提供達2^￡ (N-l)個值的限制的計數(假設計數從 零(0)開始)。在所示特定實例中，睡眠時鐘計數器516包括睡眠時鐘寄存器517及加法 器519。寄存器517僅存儲從加法器519輸入的計數值。所述加法器通過經由到'T'輸 入端的反饋連接將寄存器517所輸出的先前存儲的計數值累加以確定所述計數值，所 述'T'輸入端鄰接slow_clk_sync脈衝506。因此，slow—clk_sync脈衝506有效地遞增 計數器516。
在慢時鐘計數器516達到其限制之後，計數器516以僅一個數據位(也就是最高有 效位)設置MSB計數器518，如從總線連接522所推導出的為睡眠時鐘計數器516的 輸出的連接521所圖解。MSB計數器518反過來又將所述MSB提供回睡眠時鐘計數 器516以將計數重置為零，或更具體來說，將所述睡眠時鐘寄存器517重置為零值。 所述慢時鐘計數器516及MSB計數器518將各自的計數522及位遞送到加法器524 以確定所述慢時鐘循環的數量Nsc，加法器524在所述快時鐘域外部(且估計器502在 其中不含有加法邏輯)。
快時鐘計數器514連續計數快時鐘循環的數量。如在圖5中可見，快時鐘計數器 514包括快時鐘寄存器525、加法器527及多路復用器520，多路復用器520接收MSB 的輸入。當所述MSB的值尚未達到所述值(也就是所述睡眠時鐘計數器516尚未計數 2Mse數量的慢時鐘循環)時，多路復用器520輸出存在於輸入端"0"處的任何值。相應地， 當所述MSB具有值一(1)時，多路復用器520輸出存在於輸入端'1'處的任何值。在圖
5的所述實例中，所輸入值是'T'，其用於將快時鐘寄存器525重置為值"1"。
如在圖5中可見，加法器527自快時鐘寄存器525的輸出接收輸入及值'T'。因此， 當MSB為零時，加法器527將快時鐘寄存器525的當前值與值1的總和輸出到多路 復用器輸入端"O"，如圖所示通過fast_Clk信號觸發快時鐘寄存器525所存儲值的輸出。 因此，加法器527用於針對每一快時鐘循環遞增快時鐘計數。將加法器527的輸出遞 送到多路復用器520的輸入端0，穿過多路復用器520以便輸入供存儲於快時鐘寄存 器525中，並藉此更新存儲於快時鐘寄存器525中的計數。
所述第一寄存器512包括由sIow—clk_sync—delay脈衝511觸發的啟用("EN")輸入 端。當接收脈衝511時，第一寄存器512接收或讀取快時鐘計數器514的寄存器525 內所存儲的計數。由於寄存器512是由slow—elk—syindelay脈衝511觸發，因此將從 寄存器525中讀取計數延遲由延遲電路510設定的預定時間段。通過延遲從快時鐘計 數器514中讀取所述計數，這確保所述快時鐘計數包括所述睡眠時鐘周期內的所有所 述快時鐘循環，以計入快時鐘計數器514中的計數延遲。在圖6中由箭頭600圖解說 明所述計時一致，其顯示計數信息從快時鐘計數器514到所述第一寄存器的移位發生 於所述快時鐘計數器514已開始為下一慢時鐘循環計數之後。當慢時鐘計數器516達 到由2Mse所確定的計數限制時，使用MSB將所述第一寄存器512重置為值零(O)。同 時，在通過多路復用器520的操作將寄存器525重置為'T'之前，所述MSB使第二寄 存器526(稱為"寄存器2")能夠讀取快時鐘寄存器525中所存儲的計數。因此，所述第 二寄存器526存儲在所述第一2Mse數量的慢時鐘循環期間發生的快時鐘循環的數量。
應注意，圖5圖解說明具有設置為二 (2)的數量N的估計器。也就是，採用前 文關於圖3所述的假設，將所述最大計數周期限定為約128 msec的周期。因此，在圖 5中僅圖解說明第一寄存器512及第二寄存器526(也就是，N=2)。如於圖6中可見， 所述slow_clock_sync—delay脈衝與所述MSB位一致。因此，不會漏掉所述快計數器 的經計數循環，且從所述快時鐘計數器514到所述第二寄存器526的計數移位不中斷 所述快時鐘計數器514，如圖6的箭頭602所示。然後，類似於圖3的實例，將所述 第一寄存器512及第二寄存器526中所存儲的計數被饋送到加法器528以確定所述快 時鐘循環Nrc的數量。
應進一步注意，總體重置電路530接收從處理器112發送的喚醒信號，總體重置 電路530發出總體重置信號532以重置估計器502的快時鐘域508內的所有寄存器及 計數器的所有計數值。通常在其中併入估計器502的行動裝置的喚醒模式開始或稍後 時刻發送所述喚醒信號。總體重置電路530是由來自同步器504的slow—clk_sync信號 506進行重置，其重置電路530直至接收下一喚醒信號，例如在下一喚醒模式開始時。
圖5及圖6的實例性實施方案尤其確保在所述移位操作期間所述快時鐘計數過程 (例如從所述快時鐘計數器到所述第一寄存器的計數信息移位)不中斷。
圖7圖解說明圖3及圖5估計器的方法或操作的流程圖。如圖所示，過程700開 始於塊702。流程繼續塊704,在此處通過(例如)圖3的同步器300或圖5的同步器510
使所述慢時鐘同步於所述快時鐘。 一旦所述快時鐘與所述慢時鐘同步，則所述估計器 開始僅依據所述快時鐘的使用計數慢時鐘脈衝及快時鐘脈衝。如前文所述，慢時鐘計
數器針(例如304或516)對每一慢時鐘同步脈衝(例如302或506)而遞增，如塊706中 所圖解說明。伴隨地，所述快時鐘計數器(例如306或514)針對每一快時鐘循環而遞增， 且針對每一慢時鐘同步脈衝將所述計數從所述快時鐘計數器傳遞到所述第一寄存器 (例如310或512)，如塊708中所指示。
然後，流程繼續到決定塊710，在此處，所述估計器配置確定所述慢時鐘計數器 是否已達到其預定限制。應注意，在圖3及5的實例中，作為硬體配置的結果而發生 這一確定且未必需要邏輯裝置進行這一確定。如果所述慢時鐘計數器尚未達到其限制， 則所述流程向後循環，以執行塊706及708的過程。相反，當達到所述慢時鐘計數器 的限制時，流程圖繼續塊712，在此處，所述慢時鐘計數器(304或516)達到最大計數(也 就是所述MSB變成'T')，然後所述MSB計數器(例如314或518)遞增，如在塊712中 所示。同時，將所述快時鐘計數讀取到隨後或下一寄存器(例如318、 322或526)，且 將所述第一寄存器重置為零(O)，並將所述快時鐘計數設回為一(l)，如在塊714中所指 示。所述流程繼續返回到塊706及708之前，重複所述過程。注意每當所述微處理器 將所述行動裝置置入睡眠時，過程700的流程圖均結束(未顯示)，並在所述行動裝置 被喚醒後重新開始。
圖8圖解說明供使用睡眠時鐘頻率估計的通信系統中使用的無線設備的另一個實 例。如圖所示，設備800包括天線802以實施無線通信信號的接收及傳輸。如所圖解 說明，設備800包括快時鐘804及睡眠時鐘或慢時鐘806。用於同步的裝置808接收 所述快時鐘信號及慢時鐘信號，並因此針對每一慢時鐘循環形成與所述快時鐘同步的 同步脈衝。作為實例，可用圖3中所示的同步器300實施這一同步裝置808。同步裝 置808將所述同步脈衝遞送到用於遞增睡眠時鐘計數的裝置810,所述裝置針對預定 測量周期期間發生的睡眠時鐘的每一循環遞增所述睡眠時鐘計數，所述預定測量周期 是由預定數量的慢始終循環(例如，2Mse個)所確定。作為實例，可使用圖3中所圖 解說明的慢時鐘計數器304及MSB計數器314實施所述裝置810。
設備800還包括用於遞增快時鐘計數的裝置812，其針對快時鐘的每一循環來遞 增所述快時鐘計數。可通過(舉例來說)圖3所示的快時鐘計數器306來實施裝置812。 用於存儲快時鐘循環的所計數數量的裝置814與所述用於遞增所述快時鐘計數的裝置 812通信。作為實例，可通過圖3的寄存器1到N(310、 318、 322)來實施存儲裝置814。
此外，設備800包括用於確定來自所述睡眠時鐘計數的睡眠時鐘循環數量的裝置 816。作為實例，可用圖3中所圖解說明的加法器326實施這一裝置816，但其可包括 其它用於確定計數的合適的邏輯或裝置。設備800包括用於確定快時鐘循環數量的補 充裝置818，以確定存儲於所述用於存儲的裝置814中的快時鐘循環的數量。舉例來 說，可通過諸如圖3所示的加法器324等加法器來實施此裝置818。同樣，此裝置324 並不限於加法器，而是可包括其它用於確定計數的合適的邏輯或裝置。最後，設備800
包括用於確定所述睡眠時鐘的所估計頻率的裝置820。與裝置816及818通信的裝置 820基於睡眠時鐘循環的所確定的數量及快時鐘循環的所確定的數量來確定所估計頻 率。舉例來說，可用圖1所圖解說明的處理器112或任何其它能夠計算或執行算法的 合適的裝置來實施所述裝置820。
目前所揭示的上述估計器無需計算，並因此可單獨實施於硬體中(除加法器外，其 可實施於所述微處理器中)。與基於TCXO的睡眠時鐘頻率估計器的當前設計相比較， 目前所揭示的睡眠時鐘頻率估計器通過在每當所述微處理器需要時給所述微處理器提 供具有最長可能且適當測量周期的最新估計值來改進估計精確度。此外，所述所揭示 的不斷運行的估計器消除了由於所述快時鐘計數過程的不斷中斷而引起的額外土l誤 差。而且，所述所揭示的估計器無需來自微處理器的幹預(也就是，所述微處理器無需 指示所述估計器何時開始計數及何時停止計數)。
本文結合所揭示實例所描述的方法或算法可直接實施於硬體、可由處理器執行的 軟體模塊、固件或這些中的兩者或兩者以上的組合內。軟體模塊可駐留於RAM存儲 器、快閃記憶體、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬碟、 可裝卸磁碟、CD-ROM或此項技術中已知的任一其它形式的存儲媒體中。實例性存儲 媒體耦合到所述處理器，以便所述處理器可從所述存儲媒體讀取信息且可將信息寫入 到所述存儲媒體。在替代方案中，所述存儲媒體可與所述處理器成一體式。所述處理 器及存儲媒體可駐留於ASIC中。所述ASIC可駐留於用戶終端中。在替代方案中，所 述處理器及存儲媒體可作為離散組件駐留於用戶終端中。
上述實例僅是實例性，且所屬技術領域的技術人員可在不背離本文所揭示的發明 性概念的前提下以各種方式利用及偏離上述實例。所屬技術領域的技術人員易於明了 對所述實例的各種修改，且本文所界定的一般原理也可用於其它實例，例如，在即時 消息服務或任何通用無線數據通訊應用中，這並不背離本文所描述的新穎方面的精神 或範圍。因此，本發明的範圍並不希望限定為本文所示的實例，而是希望賦予其與本 文所揭示的原理及新穎特徵相一致的最寬廣範圍。詞語"實例性"專用於本文中，意指" 用作實例、示例或例證"。在本文中，任何描述為"實例性"的實例均未必應視為比其它 實例更為優選或有利。因此，僅通過隨附權利要求書的範圍來界定本文所描述的新穎 方面。
權利要求
1、一種睡眠時鐘頻率估計器，其包含第一計數器，其經配置以計數睡眠時鐘同步脈衝並當睡眠時鐘同步脈衝的數量達到預定數量時輸出至少一個滿計數信號，所述睡眠時鐘同步脈衝具有對應於睡眠時鐘周期的周期並同步於一個快時鐘；第二計數器，其經配置以接收所述滿計數信號，並針對所接收的每一滿計數信號將計數遞增1；及第三計數器，其經配置以計數快時鐘循環，並針對每一慢時鐘循環將所述快時鐘循環數量的值輸出到至少一第一寄存器以供所述第一寄存器存儲。
2、 如權利要求1所述的睡眠時鐘頻率估計器，其進一步包含同步器，其經配置以接收睡眠時鐘信號及所述快時鐘信號，基於所述快時鐘信號 使所述睡眠時鐘信號同步於所述快時鐘信號，且基於所述睡眠時鐘信號與所述快時鐘 信號的所述同步將所述睡眠時鐘同步脈衝中的一者或一者以上輸出到所述第一計數 器。
3、 如權利要求1所述的睡眠時鐘頻率估計器，其中所述第一寄存器經配置以將 所存儲的計數輸出到第一加法器，以用於確定在測量時間周期期間快時鐘循環的計數， 且所述第一及第二計數器經配置以將當前計數輸出到加法器，以確定在所述測量時間 周期期間發生的慢時鐘循環的計數。
4、 如權利要求1所述的睡眠時鐘頻率估計器，其進一步包含至少一個額外寄存器，其經配置以在將所述第二計數器遞增1時存儲由所述第三 計數器計數的所述快時鐘循環數量的所述值。
5、 如權利要求1所述的睡眠時鐘頻率估計器，其進一步包含包括所述第一寄存 器及至少一個額外寄存器在內的"N"數量的寄存器，其中所述估計器的所述總測量 時間是基於所述"N"數量的寄存器確定的。
6、 如權利要求1所述的睡眠時鐘頻率估計器，其中所述第一寄存器的存儲是通 過延遲脈衝觸發，所述延遲脈衝在頻率上對應於所述睡眠時鐘同步脈衝，但在所述睡 眠時鐘同步脈衝後延遲一預定延遲。
7、 如權利要求6所述的睡眠時鐘頻率估計器，其中所述預定延遲等於一個快時 鍾循環。'
8、 如權利要求1所述的睡眠時鐘頻率估計器，其中所述快時鐘是溫度補償晶體振蕩器。
9、 如權利要求1所述的睡眠時鐘頻率估計器，其中所述第一計數器、所述第二 計數器、所述第三計數器及所述第一寄存器均可在所述快時鐘驅動的快時鐘域內操作。
10、 一種時鐘頻率估計器，其包含同步器，其經配置以接收第一時鐘信號及第二時鐘信號，並針對所述第二時鐘的 每一循環輸出同步於所述第一時鐘的至少一個時鐘同步脈衝；第一計數器，其經配置以接收所述至少一個時鐘同步脈衝，其中所述第一計數器 經配置以隨著每一所接收的時鐘同步脈衝而遞增第一計數，且在所述第一計數達到預 定數量時輸出滿計數信號；第二計數器，其經配置以接收所述滿計數信號並每次接收到所述滿計數信號時均 將計數遞增l;第三計數器，其經配置以接收所述第一時鐘信號，針對所接收的每一第一時鐘循 環而遞增第二計數，並輸出所述第二計數；及至少一個寄存器，其經配置以針對由所述第一計數器接收的每一時鐘同步脈衝而 存儲所述第二計數。
11、 如權利要求10所述的時鐘頻率估計器，其中所述至少一個寄存器經配置以 將所存儲的計數輸出到第一加法器，以用於確定在測量時間周期期間第一時鐘循環的 計數，且所述第一及第二計數器經配置以各自將當前計數輸出到加法器，以確定在所 述測量時間周期期間發生的第二時鐘循環的計數。
12、 如權利要求10所述的時鐘頻率估計器，其進一步包含至少一個額外寄存器，其經配置以針對來自所述第一及第二計數器中的一者的每 一滿計數信號順序地從所述第三計數器逐一接收所述第二計數。
13、 如權利要求12所述的時鐘頻率估計器，其進一步包含包括所述第一寄存器 及至少一個額外寄存器在內的"N"數量的寄存器，其中所述估計器的所述總測量時 間是基於所述"N"數量的寄存器確定的。
14、 如權利要求10所述的時鐘頻率估計器，其中所述第一寄存器的存儲是通過 延遲脈衝觸發，所述延遲脈衝在頻率上對應於所述睡眠時鐘同步脈衝，但在所述睡眠 時鐘同步脈衝後延遲一預定延遲。
15、 如權利要求14所述的時鐘頻率估計器，其中所述預定延遲等於所述第一時 鍾信號的一個循環。
16、 如權利要求10所述的時鐘頻率估計器，其中所述第一時鐘是溫度補償晶體振蕩器o
17、 如權利要求10所述的時鐘頻率估計器，其中所述第一時鐘信號具有大於所 述第二時鐘信號的頻率。
18、 如權利要求10所述的時鐘頻率估計器，其中所述第一計數器、所述第二計 數器、所述第三計數器及所述至少一個寄存器均可在由所述第一時鐘驅動的電路域內 操作。
19、 一種供在無線收發器中使用的處理電路，其包含同步器，其經配置以接收由快時鐘輸出的快時鐘信號及由睡眠時鐘輸出的睡眠時 鍾信號，並針對所述睡眠時鐘的每一循環輸出同步於所述快時鐘的至少一個睡眠時鐘同步脈衝；睡眠時鐘頻率估計器，其包括第一計數器，其經配置以計數睡眠時鐘同步脈衝且在睡眠時鐘同步脈衝的數 量達到預定數量時輸出至少一個滿計數信號，所述睡眠時鐘同步脈衝具有對應於睡眠 時鐘周期的周期並同步於快時鐘；第二計數器，其經配置以接收所述滿計數信號，並針對所接收的每一滿計數信號 將計數遞增l;及第三計數器，其經配置以計數快時鐘循環，並針對每一慢時鐘循環將所述快時鐘 循環數量的值輸出到至少一第一寄存器以供所述第一寄存器存儲；及處理器，其經配置以從所述至少一個寄存器接收在測量時間周期期間的快時鐘 循環的計數並確定在所述測量周期期間發生的快時鐘循環的數量；從所述第一及第二 計數器接收計數並確定在所述測量時間周期期間發生的睡眠時鐘循環的計數；且基於 所述確定的快及慢時鐘循環的計數來確定所述睡眠時鐘頻率的估計。
20、 如權利要求19所述的處理電路，其中所述估計器進一步包含 至少一個額外寄存器，其經配置以針對來自所述第一及第二計數器中的至少一者的每一滿計數信號順序地從所述第三計數器逐一接收所述第二計數。
21、 如權利要求20所述的處理電路，其進一步包含包括所述第一寄存器及至少 一個額外寄存器在內的"N"數量的寄存器，其中所述估計器的所述總測量時間是基 於所述"N"數量的寄存器確定的。
22、 如權利要求19所述的處理電路，其中預定延遲等於一個快時鐘循環。
23、 如權利要求22所述的處理電路，其進一步包含經配置以發出延遲脈衝的延 遲電路。
24、 如權利要求19所述的處理電路，其中所述快時鐘是溫度補償晶體振蕩器。
25、 如權利要求19所述的處理電路，其中所述處理器經配置以在將所述電路置 於睡眠模式之前確定所述慢時鐘頻率的估計值。
26、 如權利要求19所述的處理電路，其中所述第一計數器、所述第二計數器、 所述第三計數器及所述第一寄存器均可在所述快時鐘驅動的快時鐘域內操作。
27、 一種供在移動通信網絡中使用的無線裝置，其包含同步器，其經配置以接收由快時鐘輸出的快時鐘信號及由睡眠時鐘輸出的睡眠時 鍾信號，並針對所述睡眠時鐘的每一循環輸出同步於所述快時鐘的至少一個睡眠時鐘 同步脈衝；睡眠時鐘頻率估計器，其包括第一計數器，其經配置以計數睡眠時鐘同步脈衝且在睡眠時鐘同步脈衝 的數量達到預定數量時輸出至少一個滿計數信號，所述睡眠時鐘同步脈衝具有對應於 睡眠時鐘周期的周期並同步於快時鐘；第二計數器，其經配置以接收所述滿計數信號，並針對所接收的每一滿計數 信號將計數遞增l;及第三計數器，其經配置以計數快時鐘循環，並針對每一慢時鐘循環將所述快 時鐘循環數量的值輸出到至少一第一寄存器以供所述第一寄存器存儲；及處理器，其經配置以從所述至少一個寄存器接收在測量時間周期期間的快 時鐘循環的計數並確定在所述測量周期期間發生的快時鐘循環的數量；從所述第一及 第二計數器接收計數並確定在所述測量時間周期期間發生的睡眠時鐘循環的計數；且基於所述確定的快及慢時鐘循環的計數來確定所述睡眠時鐘頻率的估計。
28、 如權利要求27所述的無線裝置，其中所述睡眠時鐘頻率估計器進一步包含 至少一個額外寄存器，其經配置以針對來自所述第一及第二計數器中的至少一者的每一滿計數信號順序地從所述第三計數器逐一接收所述第二計數。
29、 如權利要求28所述的無線裝置，其進一步包含包括所述第一寄存器及至少 一個額外寄存器在內的"N"數量的寄存器，其中所述估計器的所述總測量時間是基 於所述"N"數量的寄存器確定的。
30、 如權利要求27所述的無線裝置，其中所述第一寄存器的存儲是通過延遲脈 衝觸發，所述延遲脈衝在頻率上對應於所述睡眠時鐘同步脈衝，但在所述睡眠時鐘同 步脈衝後延遲一預定延遲。
31、 如權利要求30所述的無線裝置，其中所述預定延遲等於一個快時鐘循環。
32、 如權利要求27所述的無線裝置，其進一步包含延遲電路，所述延遲電路經 配置以用在所述睡眠時鐘同步脈衝後的預定延遲發出經延遲的睡眠時鐘同步脈衝且經 配置以觸發所述第一寄存器的存儲。
33、 如權利要求27所述的無線裝置，其中所述快時鐘是溫度補償晶體振蕩器。
34、 如權利要求27所述的無線裝置，其中所述處理器經配置以在將所述電路置 於睡眠模式之前確定所述慢時鐘頻率的估計值。
35、 如權利要求27所述的無線裝置，其中所述第一計數器、所述第二計數器、 所述第三計數器及所述第一寄存器均可在所述快時鐘驅動的快時鐘域內操作。
36、 一種用於用快時鐘估計睡眠時鐘的頻率的方法，其包含 針對在預定測量周期期間發生的所述睡眠時鐘的每一循環遞增睡眠時鐘計數器，所述預定測量周期是通過預定數量的慢時鐘循環確定的；針對所述快時鐘的每一循環遞增快時鐘計數器以確定快時鐘循環計數，並將在所述預定測量周期的每一慢時鐘循環期間發生的所述計數的快時鐘循環的數量存儲於至 少一個寄存器中；確定所述睡眠時鐘計數器的睡眠時鐘循環的數量及所述至少一個寄存器中存儲 的快時鐘循環的數量；及基於所述確定的睡眠時鐘循環的數量及所述確定的所述至少一個寄存器中存儲 的快時鐘循環的數量來確定所述睡眠時鐘的所估計頻率。
37、 如權利要求36所述的方法，其中基於設定數量的待計數慢循環確定所述預 定測量周期。
38、 如權利要求37所述的方法，其進一步包含-其中所述設置數量的慢循環大於所述慢時鐘計數器的計數限制；當超過所述慢時鐘的所述計數限制時，將所述第一寄存器中存儲的所述計數移位到至少一第二寄存器；及設置最高有效位計數器以計數超過所述計數限制的每一次發生。
39、 一種其上存儲有指令的計算機可讀媒體，所述存儲的指令在由處理器執行時致使所述處理器實施用快時鐘估計睡眠時鐘的頻率的方法，所述方法包含針對在預定測量周期期間發生的所述睡眠時鐘的每一循環遞增睡眠時鐘計數器，所述預定測量周期是通過預定數量的慢時鐘循環確定的；針對所述快時鐘的每一循環遞增快時鐘計數器以確定快時鐘循環計數，並將在所述預定測量周期的每一慢時鐘循環期間發生的所述計數的快時鐘循環的數量存儲於至 少一個寄存器中；確定所述睡眠時鐘計數器的睡眠時鐘循環的數量及所述至少一個寄存器中存儲 的快時鐘循環的數量；及基於所述確定的睡眠時鐘循環的數量及所述確定的所述至少一個寄存器中存儲 的快時鐘循環的數量來確定所述睡眠時鐘的所估計頻率。
40、 如權利要求39所述的計算機可讀媒體，其中所述預定測量周期是基於所設 置數量的待計數慢循環確定的。
41、 如權利要求40所述的計算機可讀媒體，其進一步包含 其中所述設置數量的慢循環大於所述慢時鐘計數器的計數限制； 當超過所述慢時鐘的所述計數限制時，將所述第一寄存器中存儲的所述計數移位到至少一第二寄存器；及設置最高有效位計數器以計數超過所述計數限制的每一次發生。
42、 一種用於用快時鐘估計睡眠時鐘的頻率的設備，其包含 用於使睡眠時鐘與快時鐘同步且針對每一慢時鐘循環形成與所述快時鐘同步的同步脈衝的裝置；用於針對在預定測量周期期間發生的所述睡眠時鐘的每一循環遞增睡眠時鐘計 數的裝置，所述預定測量周期是通過預定數量的慢時鐘循環確定的；用於針對所述快時鐘的每一循環遞增快時鐘計數以確定快時鐘循環計數的裝置； 用於存儲在所述預定測量周期的每一慢時鐘循環期間發生的所述計數的快時鐘 循環的數量的裝置；用於根據所述睡眠時鐘計數確定睡眠時鐘循環的數量的裝置； 用於確定所述用於存儲的裝置中存儲的快時鐘循環的數量的裝置；及 用於基於所述確定的睡眠時鐘循環的數量及所述確定的快時鐘循環的數量來確 定所述睡眠時鐘的所估計頻率的裝置。
43、 如權利要求42所述的設備，其中所述預定測量周期是基於設置數量的待計 數慢循環確定的。
44、 如權利要求43所述的設備，其進一步包含用於在超過所述慢時鐘的所述計數限制時將所述第一寄存器中存儲的所述計數 移位到至少一第二寄存器的裝置；及用於設置最高有效位計數器以計數超過所述計數限制的每一次發生的裝置；且 其中所述設置數量的慢循環大於所述慢時鐘計數器的計數限制。
全文摘要
本發明揭示一種使用快時鐘(例如，溫度補償晶體振蕩器)來估計睡眠或慢時鐘的頻率的設備及方法。所揭示的設備包括具有第一計數器的估計器，所述第一計數器接收在睡眠時鐘周期的每一循環發出但同步於快時鐘的睡眠時鐘同步脈衝。對所述慢時鐘同步脈衝進行計數到高達預定數量；隨之發出滿計數信號。第二計數器接收所述滿計數信號並在每次接收到所述滿計數信號時遞增。第三計數器計數快時鐘循環直至出現所述滿計數信號。基於所述慢時鐘循環及快時鐘循環的計數數量，僅使用所述快時鐘的用於實施測量的域便可確定所述慢時鐘的頻率，從而維繫所述測量的精確性與所述快時鐘的精確性。所述揭示的設備還包括集成電路及採用所述揭示的估計器的收發器。本文還揭示對應的方法。
文檔編號H04B1/16GK101366188SQ200680050365
公開日2009年2月11日 申請日期2006年11月9日 優先權日2005年11月9日
發明者白金霞, 麥可·茂·王, 欽納帕·K·加納帕蒂 申請人:高通股份有限公司