自舉式反相電路的製作方法
2023-10-08 07:50:29 1
專利名稱：自舉式反相電路的製作方法
技術領域：
本發明涉及一種自舉式(bootstrap)反相電路，更詳細地說，涉及一種可降低電壓舉升點的電壓的自舉式反相電路。
背景技術：
近年來薄膜電晶體液晶顯示器(Thin-Film Transistor Liquid CrystalDisplay；TFT LCD)已經十分普遍應用於個人計算機顯示器、電視、行動電話以及數字相機等產品中。為降低生產成本，製作薄膜電晶體陣列時一般均採用單一工藝技術，如PMOS工藝或是NMOS工藝以簡化製作流程。這些薄膜電晶體陣列應用在液晶顯示器時，需要穩定且較高的驅動電壓，因此原本一般電路的邏輯電平必須先經過一外圍驅動電路，轉換為更高的電壓後才能提供所需的液晶驅動電壓。
如圖1A所示，其繪示的是現有的一自舉式反相電路圖，是由N型電晶體所組成，其包含一輸入端Vin、一第一電容101、一第二電容103以及一輸出端Vout。圖中的接點105為該自舉式反相電路的電壓舉升點。同時參照圖1B，其組件符號107是圖1A的輸出端Vout的電壓波形，而組件符號109是接點105電壓波形。此波形圖是將所有N型電晶體的臨界電壓(Vth)設為4伏特，第一電源VDD設為20V，第二電源VSS設為0V，第一電容101設為0.2pF以及第二電容103設為1pF的實驗環境下所獲得的波形。當輸入端Vin輸入一低壓信號時，輸出端Vout的電壓信號將會轉換至第一電源VDD的電壓電平，而接點105的電壓將會舉升到2VDD-Vth的電壓電平，也就是大約36V的電壓。電壓電平如此高的電壓舉升點將可能會破壞電晶體的結構，連帶影響該自舉式反相電路的穩定性以及可靠性。
綜上所述，若以單一工藝技術來製作自舉式反相電路會有電壓舉升點發電壓較高的問題，因此要如何將自舉式反相電路的電壓舉升點發電壓降低，以解決電路的穩定性以及可靠性降低的問題，實為業界所要面對的重要課題。
發明內容
本發明發一目的在於提供一種以一同型電晶體組成的自舉式反相電路，包含一第一電晶體、一第二電晶體、一箝位電路以及一輸出端。該第一電晶體包含一柵極、一第一極及一第二極；該第二電晶體包含一柵極、一第一極及一第二極；該箝位電路包含一第一節點及一第二節點，用以控制該第二電晶體的該柵極的一電壓。該第一電晶體的該柵極及該第一極連接至一第一電源，該第二電晶體的該柵極連接至該箝位電路的該第二節點，該第二電晶體的該第一極連接至該第一電源，該第二電晶體的該第二極連接至該輸出端，該箝位電路的該第一節點連接至該第一電源，該箝位電路的該第二節點連接至該第一電晶體的該第二極。
本發明的另一目的在於提供一種以一同型電晶體組成的自舉式反相電路，包含一第一電晶體、一第二電晶體、一穩定電晶體、一箝位電路以及一輸出端。該第一電晶體包含一柵極、一第一極及一第二極；該第二電晶體包含一柵極、一第一極及一第二極；該穩定電晶體包含一柵極、一第一極及一第二極；該箝位電路包含一第一節點及一第二節點，用以控制該第二電晶體的該柵極的一電壓。該穩定電晶體的該柵極及該第一極連接至一第一電源，該第一電晶體的該柵極及該第一極連接至該穩定電晶體的該第二極，該第二電晶體的該柵極連接至該箝位電路的該第二節點，該第二電晶體的該第一極連接至該第一電源，該第二電晶體的該第二極連接至該輸出端，該箝位電路的該第一節點連接至該第一電源，該箝位電路的該第二節點連接至該第一電晶體的該第二極。
本發明的電路可以有效地以上述的箝位電路降低自舉式反相電路的電壓舉升點的電壓，也就是第二電晶體的柵極電壓，如此將可達到穩定自舉式反相電路的目的。
在參閱圖式及隨後描述的實施方式後，該技術領域具有通常知識者便可了解本發明的其它目的，以及本發明的技術手段及實施態樣。
圖1A為現有的一自舉式反相電路圖；圖1B為現有的自舉式反相電路電壓舉升點及輸出端的電壓波形圖；圖2A為本發明的第一實施例的電路圖；
圖2B為本發明的第一實施例的自舉式反相電路電壓舉升點及輸出端的電壓波形圖；圖3A為本發明的第二實施例的電路圖；圖3B為本發明的第二實施例的自舉式反相電路電壓舉升點及輸出端的電壓波形圖；圖4為本發明的第三實施例的電路圖以及圖5為本發明的第四實施例的電路圖。
附圖符號說明101第一電容 103第二電容101a第一電容的第一節點101b第一電容的第二節點103a第二電容的第一節點103b第二電容的第二節點105電壓舉升點 107輸出端Vout的電壓波形109電壓舉升點的電壓波形 201第一電晶體203第二電晶體 205第三電晶體207第五電晶體 201a第一電晶體的第一極201b第一電晶體的第二極201c第一電晶體的柵極203a第二電晶體的第一極203b第二電晶體的第二極203c第二電晶體的柵極 205a第三電晶體的第一極205b第三電晶體的第二極205c第三電晶體的柵極207a第五電晶體的第一極207b第五電晶體的第二極207c第五電晶體的柵極 209箝位電路211輸出端Vout的電壓波形 213電壓舉升點的電壓波形301第四電晶體 301a第四電晶體的第一極301b第四電晶體的第二極301c第四電晶體的柵極303輸出端Vout的電壓波形 305電壓舉升點的電壓波形401穩定電晶體 401a穩定電晶體的第一極401b穩定電晶體的第二極401c穩定電晶體的柵極Vin輸入端 VDD第一電源Vout輸出端VSS第二電源N01箝位電路的第一節點N02箝位電路的第二節點
具體實施例方式
圖2A所示為本發明的自舉式反相電路的第一實施例，其包含一輸入端Vin、一第一電晶體201、一第二電晶體203、一箝位電路209、一第五電晶體207、一第一電容101、一第二電容103以及一輸出端Vout。輸入端Vin用以輸入一低壓信號，第一電晶體201包含一柵極201c、一第一極201a及一第二極201b；第二電晶體203包含一柵極203c、一第一極203a及一第二極203b；箝位電路209是由一以二極體方式連接的第三電晶體205所組成；第三電晶體205包含一柵極205c、一第一極205a及一第二極205b；第五電晶體207包含一柵極207c、一第一極207a及一第二極207b；第一電容101包含一第一節點101a以及一第二節點101b；第二電容103包含一第一節點103a以及一第二節點103b；第一電晶體201、第二電晶體203、第三電晶體205以及第五電晶體207皆為N型薄膜電晶體或皆為P型薄膜電晶體。
第一實施例的組件間的連接關係如下第一電晶體201的柵極201c及第一極201a連接至一第一電源VDD；第二電晶體203的柵極203c連接至電壓箝制電路209的第二節點N2，即連接至第三電晶體205的第一極205a，第二電晶體203的第一極203a連接至第一電源VDD，第二電晶體203的第二極203b連接至輸出端Vout；電壓箝制電路209的第一節點N1(即第三電晶體205的第二極205b)連接至第一電源VDD，電壓箝制電路209的第二節點N2(即第三電晶體205的第一極205a以與門極205c)連接至第一電晶體201的第二極201b；第一電容101的第一節點101a連接至第二電晶體203的柵極203c，第一電容101的第二節點101b連接至輸出端Vout；第五電晶體207的第1極207a連接至輸出端Vout，第五電晶體207的柵極207c連接至輸入端Vin，第五電晶體207的第二極207b連接至一第二電源VSS；第二電容103的第一節點103a連接至輸出端Vout，第二電容103的第二節點103b連接至第二電源VSS。由上述連接關係可知，第一電容101也可視為第二電晶體203的柵極203c與第二極203b之間的寄生電容，而第二電容103可視為輸出端Vout的負載。
該自舉式反相電路的電壓舉升點為電壓箝制電路209的第二節點N2。參閱圖2B，其組件符號211是圖2A的輸出端Vout的電壓波形，而組件符號213是電壓舉升點N2的電壓波形。此波形圖是將所有N型電晶體的臨界電壓設為4伏特，第一電源VDD設為20V，第二電源VSS設為0V，第一電容101設為0.2pF以及第二電容103設為1pF的實驗環境下所獲得的波形。由此波形圖可以看出電壓舉升點N2的電壓將會舉升到VDD+Vth的電壓電平，也就是大約24V的電壓，解決了現有技術的電壓舉升點電壓電平過高的問題。
本發明的第二實施例如圖3A所示，此自舉式反相電路大致與第一實施例的自舉式反相電路相同。不同處在於第二實施例的箝位電路209更包含一第四電晶體301，其包含一柵極301c、一第一極301a及一第二極301b，第四電晶體301與第一電晶體201、第二電晶體203、第三電晶體205以及第五電晶體207為同型薄膜電晶體。如圖所示，第四電晶體301的第一極301a與門極301c連接至第三電晶體205的第二極205b，而第三電晶體205的第二極205b不再連接至電壓箝制電路209的第一節點N1，改由第四電晶體301的第二極301b連接至第一節點N1，第三電晶體205與第四電晶體301是以二極體連接方式控制第二電晶體203的柵極電壓。參閱圖3B，其組件符號303是圖3A的輸出端Vout的電壓波形，而組件符號305是電壓舉升點N2的電壓波形。此波形圖是將所有N型電晶體的臨界電壓設為4伏特，第一電源VDD設為20V，第二電源VSS設為0V，第一電容101設為0.2pF以及第二電容103設為1pF的實驗環境下所獲得的波形。由此波形圖可以看出節點N2的電壓將會舉升到VDD+2Vth的電壓電平，也就是大約28V的電壓，相較於第一實施例，雖然稍稍增加了電壓舉升點的電壓，但是第二實施例的箝位電路209可以加強第二電晶體203的電流供應能力，使得電路更快速地工作。
本發明的第三實施例如圖4所示，此自舉式反相電路大致與第二實施例的自舉式反相電路相同。不同處在於第三實施例更包含一穩定電晶體401，其包含一柵極401c、一第一極401a及一第二極401b，該穩定電晶體401與第一電晶體201、第二電晶體203、第三電晶體205，第四電晶體301以及第五電晶體207為同型電晶體。如圖所示，第一電晶體201的柵極201c及第一極201a不再連接至第二電晶體203的第一極203a以及第一電源VDD，而是連接至穩定電晶體401的第二極401b，而電壓箝制電路209的第一節點N1與第一電源VDD則是連接至穩定電晶體401的柵極401c以及第一極401a，而第二電晶體203的第一極203a改為連接至穩定電晶體401的柵極401c以及第一極401a。
本發明的第四實施例如圖5所示，此自舉式反相電路大致與第三實施例的自舉式反相電路相同。不同處在於此實施例的箝位電路209僅包含第三電晶體205，第三電晶體205的第二極205b連接至穩定電晶體401的第一極401a與門極401c，其餘連接關係已在第一實施例及圖5中揭露，故不贅述。
綜上所述，本發明揭露了以同型薄膜電晶體來製作自舉式反相電路，以降低其電壓舉升點的電壓，而且本發明的自舉式反相電路結構簡單，可容易地整合到薄膜電晶體陣列中，無論在提升電路穩定性以及可靠性、簡化晶片工藝、減少顯示器外框厚度方面均可獲得相當優良的效果。
上述所列舉的實施例僅用來例舉本發明的實施態樣，以及闡釋本發明的技術特徵，並非用來限制本發明的範疇。任何熟悉此項技藝的人士均可在不違背本發明的技術原理及精神的情況下，對上述實施例進行修改及變化，因此本案的權利範圍應以下述申請專利範圍所主張的內容為依據。
權利要求
1.一種以一同型電晶體組成的自舉式反相電路，包含一第一電晶體，包含一柵極、一第一極及一第二極；一第二電晶體，包含一柵極、一第一極及一第二極；一箝位電路，用以控制該第二電晶體的該柵極的一電壓，包含一第一節點及一第二節點；以及一輸出端；其中，該第一電晶體的該柵極及該第一極連接至一第一電源，該第二電晶體的該柵極連接至該箝位電路的該第二節點，該第二電晶體的該第一極連接至該第一電源，該第二電晶體的該第二極連接至該輸出端，該箝位電路的該第一節點連接至該第一電源，該箝位電路的該第二節點連接至該第一電晶體的該第二極。
2.如權利要求1所述的自舉式反相電路，其中，該箝位電路更包含一第三電晶體，包含一柵極、一第一極及一第二極，該第三電晶體的該第二極連接至該第一節點，該第三電晶體的該柵極及該第一極連接至該第二節點。
3.如權利要求1所述的自舉式反相電路，其中，該箝位電路更包含一第三電晶體，包含一柵極、一第一極及一第二極；以及一第四電晶體，包含一柵極、一第一極及一第二極；其中，該第三電晶體的該柵極及該第一極連接至該第二節點，該第四電晶體的該第二極連接至該第一節點，該第四電晶體的該柵極及該第一極連接至該第三電晶體的該第二極。
4.如權利要求2或3所述的自舉式反相電路，更包含一輸入端；一第一電容，包含一第一節點及第二節點；以及一第五電晶體，包含一柵極、一第一極及一第二極；其中，該第一電容的該第一節點連接至該箝位電路的該第二節點，該第一電容的該第二節點連接至該輸出端，該第五電晶體的該第一極連接至該輸出端，該第五電晶體的該柵極連接至該輸入端，該第五電晶體的該第二極連接至一第二電源。
5.如權利要求4所述的自舉式反相電路，更包含一第二電容，該第二電容包含一第一節點及第二節點，該第二電容的該第一節點連接至該輸出端，該第二電容的該第二節點連接的該第二電源。
6.如權利要求1所述的自舉式反相電路，其中，該同型電晶體為N型電晶體。
7.如權利要求1所述的自舉式反相電路，其中，該同型電晶體為P型電晶體。
8.如權利要求1所述的自舉式反相電路，其中，該箝位電路是以二極體方式控制該第二電晶體的該柵極的該電壓。
9.一種以一同型電晶體組成的自舉式反相電路，包含一第一電晶體，包含一柵極、一第一極及一第二極；一第二電晶體，包含一柵極、一第一極及一第二極；一穩定電晶體，包含一柵極、一第一極及一第二極；一箝位電路，用以控制該第二電晶體的該柵極的一電壓，包含一第一節點及一第二節點；以及一輸出端；其中，該穩定電晶體的該柵極及該第一極連接至一第一電源，該第一電晶體的該柵極及該第一極連接至該穩定電晶體的該第二極，該第二電晶體的該柵極連接至該箝位電路的該第二節點，該第二電晶體的該第一極連接至該第一電源，該第二電晶體的該第二極連接至該輸出端，該箝位電路的該第一節點連接至該第一電源，該箝位電路的該第二節點連接至該第一電晶體的該第二極。
10.如權利要求9所述的自舉式反相電路，其中，該箝位電路更包含一第三電晶體，包含一柵極、一第一極及一第二極，該第三電晶體的該第二極連接至該第一節點，該第三電晶體的該柵極及該第一極連接至該第二節點。
11.如權利要求9所述的自舉式反相電路，其中，該箝位電路更包含一第三電晶體，包含一柵極、一第一極及一第二極；以及一第四電晶體，包含一柵極、一第一極及一第二極；其中，該第三電晶體的該柵極及該第一極連接至該第二節點，該第四電晶體的該第二極連接至該第一節點，該第四電晶體的該柵極及該第一極連接至該第三電晶體的該第二極。
12.如權利要求10或11所述的自舉式反相電路，更包含一輸入端；一第一電容，包含一第一節點及第二節點；以及一第五電晶體，包含一柵極、一第一極及一第二極；其中，該第一電容的該第一節點連接至該箝位電路的該第二節點，該第一電容的該第二節點連接至該輸出端，該第五電晶體的該第一極連接至該輸出端，該第五電晶體的該柵極連接至該輸入端，該第五電晶體的該第二極連接至一第二電源。
13.如權利要求12所述的自舉式反相電路，更包含一第二電容，該第二電容包含一第一節點及第二節點，該第二電容的該第一節點連接至該輸出端，該第二電容的該第二節點連接的該第二電源。
14.如權利要求9所述的自舉式反相電路，其中，該同型電晶體為N型電晶體。
15.如權利要求9所述的自舉式反相電路，其中，該同型電晶體為P型電晶體。
16.如權利要求9所述的自舉式反相電路，其中，該箝位電路是以二極體方式控制該第二電晶體的該柵極的該電壓。
全文摘要
一種以一同型電晶體組成的自舉式反相電路，包含一第一電晶體、一第二電晶體、一箝位電路以及一輸出端。箝位電路包含一第一節點及一第二節點，用以控制第二電晶體的柵極的電壓。第一電晶體的柵極及第一極連接至一電源，第二電晶體的柵極連接至箝位電路的第二節點，第二電晶體的第一極連接至該電源，第二電晶體的第二極連接至輸出端，箝位電路的第一節點連接至該電源，箝位電路的第二節點連接至第一電晶體的第二極。
文檔編號G02F1/133GK1829093SQ200610075309
公開日2006年9月6日 申請日期2006年4月12日 優先權日2006年4月12日
發明者尤建盛 申請人:友達光電股份有限公司